KR20130069048A - 유기 발광 표시 장치 및 그 제조방법 - Google Patents

Abstract

유기 발광 표시 장치와 그 제조방법이 개시된다. 개시된 유기 발광 표시 장치는, 상호 상하로 겹치는 오버랩 영역을 형성하면서 픽셀의 박막트랜지스터에 각각 연결되는 하부 측의 제1배선 및 상부 측의 제2배선을 구비하며, 제1배선과 제2배선 사이에 절연막이 복수 층 개재된다. 이러한 구조에 의하면 배선간의 쇼트 발생의 위험을 줄일 수 있으며, 결과적으로 제품의 불량률을 낮추는 효과를 얻을 수 있다.

Description

유기 발광 표시 장치 및 그 제조방법{Organic light emitting display device and the manufacturing method thereof}

본 발명은 쇼트 발생 방지에 유리하도록 배선 구조가 개선된 유기 발광 표시 장치 및 그 제조방법에 관한 것이다.

일반적으로 유기 발광 표시 장치는 박막트랜지스터(Thin Film Transistor:TFT)와, 그 박막트랜지스터에 의해 구동되며 화상을 구현하는 유기 전계 발광 소자(이하 EL소자) 등을 구비하고 있다. 즉, 박막트랜지스터를 통해 EL소자에 전류가 공급되면, 그 EL소자 내에서 발광 동작이 일어나면서 화상이 구현되는 것이다.

한편, 상기 유기 발광 표시 장치에는 상기 박막트랜지스터와 연결된 각종 배선들이 복수 층에 마련되어 있는데, 그 중에서 통상 ELVdd 배선으로 불리는 전원전압공급배선은 다른 배선들에 비해 매우 넓은 폭으로 형성된다.

그런데, 이렇게 넓은 폭의 배선이 형성되면 다른 층에 배치된 배선과 오버랩되는 영역이 그만큼 넓어지게 되어, 배선 간 쇼트가 발생할 위험이 커지게 된다. 특히, 이 전원전압공급배선의 폭을 가로지르며 인접 층에 배치되는 보상제어신호배선(일명 Global Control 배선)과의 쇼트 발생이 큰 문제점으로 대두되고 있다.

따라서, 이러한 배선간의 쇼트 발생의 위험을 효율적으로 줄일 수 있는 방안이 요구되고 있다.

본 발명의 실시예는 배선 간 쇼트 발생 방지에 유리하도록 구조가 개선된 유기 발광 표시 장치 및 그 제조방법을 제공한다.

본 발명의 실시예에 따른 유기 발광 표시 장치는, 상호 상하로 겹치는 오버랩 영역을 형성하면서 픽셀의 박막트랜지스터에 각각 연결되는 하부 측의 제1배선 및 상부 측의 제2배선을 구비하며, 상기 제1배선과 상기 제2배선 사이에는 절연막이 복수 층 개재된다.

상기 제1배선은 보상제어신호배선일 수 있고, 상기 제2배선은 전원전압공급배선일 수 있다.

상기 보상제어신호배선은 상기 박막트랜지스터의 활성층과 동일층에 형성될 수 있다.

상기 보상제어신호배선은 폴리실리콘 재질을 포함할 수 있다.

또한, 본 발명의 실시예에 따른 유기 발광 표시 장치의 제조방법은, 기판 상에 픽셀의 박막트랜지스터와 연결되는 제1배선을 형성하는 단계와, 상기 제1배선의 윗층에 복수 층의 절연막을 형성하는 단계와, 상기 복수 층의 절연막 윗층에 상기 제1배선과 오버랩되며 상기 박막트랜지스터와 연결되는 제2배선을 형성하는 단계를 포함한다.

상기 제1배선은 보상제어신호배선일 수 있고, 상기 제2배선은 전원전압공급배선일 수 있다.

상기 보상제어신호배선은 상기 박막트랜지스터의 활성층과 동일층에 형성될 수 있다.

상기 보상제어신호배선은 폴리실리콘 재질을 포함할 수 있다.

상기한 바와 같은 본 발명의 유기 발광 표시 장치 및 그 제조방법에 의하면, 전원전압공급배선과 보상제어신호배선간의 쇼트 발생의 위험을 줄일 수 있게 되며, 결과적으로 제품의 불량률을 낮추는 효과를 얻을 수 있다.

도 1은 일반적인 유기 발광 표시 장치의 한 픽셀에 대한 배선 연결 구조를 보인 회로도이다.
도 2는 본 발명의 실시예에 따른 유기 발광 표시 장치를 도시한 평면도이다.
도 3은 본 발명의 실시예에 따른 유기 발광 표시 장치를 도시한 단면도이다.
도 4a 내지 도 4e는 도 3에 도시된 유기 발광 표시 장치의 제조과정을 순차적으로 도시한 도면이다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도면상의 동일한 부호는 동일한 요소를 지칭한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

도 1은 유기 발광 표시 장치의 한 픽셀에 대한 배선 연결 구조를 보인 회로도이고, 도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 도시한 평면도이다.

먼저, 도 1에 도시된 바와 같이, 각 픽셀은 스위칭용 박막트랜지스터인 제 1 TFT(TR1)와, 구동용 박막트랜지스터인 제 2 TFT(TR2), 보상신호용 박막트랜지스터인 제 3 TFT(TR3), 그리고 저장 요소인 캐패시터(Cst, Cvth)와, 상기 제 1,2,3 TFT(TR1)(TR2)(TR3)에 의해 구동되는 유기 전계 발광 소자(이하 EL소자:EL) 등을 구비하고 있다. 여기서, 상기와 같은 박막트랜지스터(TR1,2,3) 및 캐패시터(Cst, Cvth)의 개수는 반드시 이에 한정되는 것은 아니며, 이보다 더 많은 수의 박막트랜지스터(TR1,TR2,TR3) 및 캐패시터(Cst, Cvth)를 구비할 수 있음은 물론이다.

이중에서 상기 박막트랜지스터들의 기능을 살펴보면, 먼저 상기 제 1 TFT(TR1)는 스캔배선(S)에 인가되는 스캔(Scan) 신호에 의해 구동되어 데이터배선(D)에 인가되는 데이터(data) 신호를 전달하는 역할을 한다.

그리고, 상기 제 2 TFT(TR2)는 상기 제 1 TFT(TR1)를 통해 전달되는 데이터 신호에 따라서 전원전압공급배선(Vdd)을 통해 EL소자(EL)로 유입되는 전류량을 결정하는 역할을 한다.

또, 제 3 TFT(TR3)는 보상제어신호배선과 연결되어 문턱전압을 보상하는 역할을 한다.

이와 같은 박막트랜지스터(TR1,TR2,TR3)와 보상제어신호배선(GC) 및 전원전압공급배선(Vdd) 등이 실제 유기 발광 표시 장치의 기판 상에 배치된 구조를 개략적인 평면도로 도시하면 도 2와 같다.

도면에서 참조부호 TFT는 상기 제1,2,3TFT(TR1,TR2,TR3) 및 캐패시터(Cst, Cvth)를 포함한 박막트랜지스터가 배치된 영역을 나타내며, EL은 EL소자를 나타낸 것이다. 실제로는 EL소자(EL)와 박막트랜지스터(TFT)가 서로 연결되어 있지만 여기서는 개략적인 블록으로 표시하였다.

그리고, 참조부호 GC는 전술한 바와 같이 박막트랜지스터(TFT)의 제3TFT(TR3)에 연결되는 보상제어신호배선(이하 제1배선이라 칭함)을 나타내며, 참조부호 Vdd는 상기한 전원전압공급배선(이하 제2배선이라 칭함)을 나타낸다.

여기서 알 수 있듯이, 상기 제1배선(GC)은 제2배선(Vdd)의 넓은 폭을 가로질러서 박막트랜지스터(TFT)와 연결되므로 당연히 두 배선(GC)(Vdd)간에 오버랩 영역이 형성될 수밖에 없다. 바로 이 오버랩 영역에서 쇼트가 발생되기 쉬운데, 본 실시예에서는 이러한 우려를 해소하기 위해 제1배선(GC)과 제2배선(Vdd) 사이에 복수 층의 절연막을 배치하고 있다.

즉, 상기 각 요소들의 개략적인 단면 구조를 도시한 도 3을 참조하면, 상기 제1배선(GC)과 제2배선(Vdd) 사이에는 제1절연막(11)과 제2절연막(12)을 포함한 복수 층의 절연막이 형성되어 있다. 이렇게 되면, 제1배선(GC)과 제2배선(Vdd)이 한 층의 절연막만 있던 기존의 구조에 비해 2배 많은 복층 절연막(11)(12)을 사이에 두고 이격되어 있기 때문에, 오버랩 영역에서 쇼트가 생길 가능성이 상당히 줄어들게 된다. 그리고, 제1배선(GC)을 박막트랜지스터(TFT)의 활성층(21)과 같은 층에 동일 재질로 형성하기 때문에, 기존보다 제조 공정이 더 복잡해지거나 하는 일도 없다.

이러한 배선 연결 구조는 도 4a 내지 도 4e와 같이 형성할 수 있다.

먼저, 도 4a에 도시된 바와 같이 기판(1) 상에 버퍼층(2)을 형성하고, 그 위에 박막트랜지스터(TFT)의 활성층(21)과 캐패시터(Cst)의 하부전극(22) 및 상기 제1배선(GC)을 동일 재질인 폴리실리콘으로 같은 층에 형성한다.

그리고, 도 4b에 도시된 바와 같이, 제1절연막(11)을 형성한 후 ITO층(31,32,33)과 금속층(41,42,43)을 차례로 형성하고, 다시 그 위에 제2절연막(12)을 형성한다. 여기서 31,41층은 EL소자(EL)의 화소전극, 32,42층은 박막트랜지스터(TFT)의 게이트전극, 33,43층은 캐패시터(Cst)의 상부전극에 각각 해당된다.

이어서, 도 4c에 도시된 바와 같이 에칭을 통해 제2절연막(12)에 복수의 홀(H1,H2,H3,H4,H5)을 형성한 다음, 도 4d와 같이 박막트랜지스터(TFT)의 소스드레인전극(51,52) 및 상기 제2배선(Vdd)을 동일층에 동일 재질로 형성한다. 이렇게 되면 전술한 바와 같이 제1배선(GC)과 제2배선(Vdd)이 복수 층의 절연막(11)(12)을 사이에 두고 이격 배치되게 되므로, 두 배선(GC)(Vdd) 간에 쇼트가 발생할 가능성은 극히 낮아진다.

이후에 화소정의막(13)과 EL소자(EL)의 발광층(60) 및 대향전극(70)을 형성하면 도 4e와 같은 구조가 만들어진다.

이상에서 설명한 바와 같은 본 실시예에 따른 유기 발광 표시 장치의 특징을 정리하면 다음과 같다.

상기 전원전압공급배선인 제2배선(Vdd)은 유기 발광 표시 장치에 구비되는 배선들 중 폭이 가장 넓은 배선이기 때문에, 그와 오버랩되는 인접 층의 다른 배선과의 사이에서 쇼트가 발생할 확률이 상대적으로 높다. 그런데, 기존의 구조는 상기 보상제어신호배선인 제1배선(GC)이 제2절연막(12) 하나만 사이에 두고 바로 인접 배치되기 때문에, 두 배선(GC)(Vdd) 간에 쇼트가 일어날 확률도 높다. 그러나, 본 실시예의 구조와 같이 제1배선(GC)과 제2배선(Vdd)이 복수 층의 절연막(11)(12)을 사이에 두고 이격되게 만들면, 그만큼 쇼트가 발생할 가능성도 크게 줄어들게 된다.

그러므로, 상기한 실시예와 같은 유기 발광 표시 장치는 전원전압공급배선과 보상제어신호배선간의 쇼트 발생의 위험이 줄어들게 되며, 결과적으로 제품의 불량률을 낮추는 효과를 얻을 수 있다.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

EL...EL소자 GC...보상제어신호배선(제1배선)
TFT...박막트랜지스터 Vdd...전원전압공급배선(제2배선)
1...기판 2...버퍼층
11,12...제1,2절연막 13...화소정의막
21...활성층

Claims (8)

1. 상호 상하로 겹치는 오버랩 영역을 형성하면서 픽셀의 박막트랜지스터에 각각 연결되는 하부 측의 제1배선 및 상부 측의 제2배선을 구비하며,
   상기 제1배선과 상기 제2배선 사이에는 절연막이 복수 층 개재된 유기 발광 표시 장치.
   
2. 제 1 항에 있어서,
   상기 제1배선은 보상제어신호배선이고, 상기 제2배선은 전원전압공급배선인 유기 발광 표시 장치.
   
3. 제 2 항에 있어서,
   상기 보상제어신호배선은 상기 박막트랜지스터의 활성층과 동일층에 형성되는 유기 발광 표시 장치.
   
4. 제 3 항에 있어서,
   상기 보상제어신호배선은 폴리실리콘 재질을 포함하는 유기 발광 표시 장치.
   
5. 기판 상에 픽셀의 박막트랜지스터와 연결되는 제1배선을 형성하는 단계와,
   상기 제1배선의 윗층에 복수 층의 절연막을 형성하는 단계와,
   상기 복수 층의 절연막 윗층에 상기 제1배선과 오버랩되며 상기 박막트랜지스터와 연결되는 제2배선을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조방법.
   
6. 제 5 항에 있어서,
   상기 제1배선은 보상제어신호배선이고, 상기 제2배선은 전원전압공급배선인 유기 발광 표시 장치의 제조방법.
   
7. 제 6 항에 있어서,
   상기 보상제어신호배선은 상기 박막트랜지스터의 활성층과 동일층에 형성되는 유기 발광 표시 장치의 제조방법.
   
8. 제 7 항에 있어서,
   상기 보상제어신호배선은 폴리실리콘 재질을 포함하는 유기 발광 표시 장치의 제조방법.

Images