KR20220132712A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220132712A
KR20220132712A KR1020210037417A KR20210037417A KR20220132712A KR 20220132712 A KR20220132712 A KR 20220132712A KR 1020210037417 A KR1020210037417 A KR 1020210037417A KR 20210037417 A KR20210037417 A KR 20210037417A KR 20220132712 A KR20220132712 A KR 20220132712A
Authority
KR
South Korea
Prior art keywords
layer
transmission line
voltage transmission
display area
substrate
Prior art date
Application number
KR1020210037417A
Other languages
English (en)
Inventor
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210037417A priority Critical patent/KR20220132712A/ko
Priority to US17/560,725 priority patent/US20220310773A1/en
Priority to CN202210257488.0A priority patent/CN115117125A/zh
Publication of KR20220132712A publication Critical patent/KR20220132712A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 표시 장치는 영상을 표시하는 표시 영역과 상기 표시 영역 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역과 연결된 복수의 연결선들, 그리고 상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역에 신호를 전달하는 전압 전달선을 포함하고, 상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 서로 중첩하는 제1 층과 제2 층을 포함하고, 상기 제1 층은 상기 제1 방향을 따라 상기 복수의 연결선들과 중첩하지 않고, 상기 제2 층은 상기 제1 방향을 따라 상기 복수의 연결선들 중 일부분과 중첩할 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
평판 표시 장치는 액정 표시 장치(liquid crystal display: LCD), 플라즈마 표시 장치(plasma display panel: PDP), 유기 발광 표시 장치(organic light emitting diode device: OLED device), 전계 효과 표시 장치(field effect display: FED), 전기 영동 표시 장치(electrophoretic display device) 등을 포함한다.
한편, 표시 장치의 화면 대 몸체 비율(screen-to-body ratio), 즉 표시 장치를 정면에서 볼 때 화면이 차지하는 비율을 증가시키기 위하여, 표시 영역 주변에 위치하는 비표시 영역의 폭을 줄이고자 하는 노력이 가해지고 있다.
또한, 표시 장치의 제조 공정 중 발생할 수 있는 정전기에 의해 표시 장치에 신호를 전달하기 위한 신호선이 손상될 수 있다.
실시예들은 표시 장치의 비표시 영역의 폭을 줄이면서도 정전기에 의한 손상을 방지할 수 있는 표시 장치를 제공하기 위한 것이다.
본 발명의 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
실시예에 따른 표시 장치는 영상을 표시하는 표시 영역과 상기 표시 영역 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역과 연결된 복수의 연결선들, 그리고 상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역에 신호를 전달하는 전압 전달선을 포함하고, 상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 서로 중첩하는 제1 층과 제2 층을 포함하고, 상기 제1 층은 상기 제1 방향을 따라 상기 복수의 연결선들과 중첩하지 않고, 상기 제2 층은 상기 제1 방향을 따라 상기 복수의 연결선들 중 일부분과 중첩할 수 있다.
상기 전압 전달선은 상기 비표시 영역에서 상기 표시 영역을 둘러싸도록 위치할 수 있다.
상기 전압 전달선의 상기 제1 층은 서로 이격되어 있는 제1 부분과 제2 부분을 포함할 수 있다.
상기 전압 전달선의 상기 제2 층은 상기 제1 방향을 따라 상기 서로 이격되어 있는 상기 제1 부분 및 상기 제2 부분과 중첩할 수 있다.
상기 전압 전달선의 상기 제2 층의 폭은 상기 전압 전달선의 상기 제1 층의 폭보다 넓을 수 있다.
상기 표시 장치는 상기 표시 영역에 위치하는 반도체층, 상기 반도체층과 중첩하는 게이트 전극, 상기 반도체층과 연결되는 소스 전극 및 드레인 전극, 상기 소스 전극에 연결되어 있는 데이터선을 더 포함할 수 있고, 상기 복수의 연결선들은 상기 게이트 전극과 같은 층으로 이루어질 수 있다.
상기 전압 전달선의 상기 제1 층은 상기 소스 전극 및 상기 드레인 전극과 같은 층으로 이루어질 수 있다.
상기 전압 전달선의 상기 제2 층은 상기 데이터선과 같은 층으로 이루어질 수 있다.
상기 표시 장치는 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역에 상기 전압 전달선과 다른 신호를 전달하는 제1 전압 전달선을 더 포함할 수 있고, 상기 제1 전압 전달선은 상기 데이터선과 같은 층으로 이루어질 수 있다.
상기 제1 전압 전달선은 상기 상기 소스 전극 및 상기 드레인 전극과 같은 층으로 이루어진 제1 서브 층과 상기 데이터선과 같은 층으로 이루어진 제2 서브 층을 포함할 수 있다.
한 실시예에 따른 표시 장치는 영상을 표시하는 표시 영역과 상기 표시 영역 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역과 연결된 복수의 연결선들, 그리고 상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역에 신호를 전달하는 전압 전달선을 포함하고, 상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 상기 복수의 연결선들과 중첩하지 않는 제1 영역과 상기 복수의 연결선들 중 일부분과 중첩하는 제2 영역을 포함할 수 있다.
상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 서로 중첩하는 제1 층과 제2 층을 포함하고, 상기 제1 영역은 상기 제1 방향을 따라 상기 제1 층과 상기 제2 층이 서로 중첩하는 제1 서브 영역과 상기 제1 층과 상기 제2 층이 서로 중첩하지 않는 제2 서브 영역을 포함할 수 있다.
상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 서로 중첩하는 제1 층과 제2 층을 포함하고, 상기 제2 영역에는 상기 제2 층이 위치할 수 있다.
실시예들에 따른 표시 장치에 따르면, 표시 장치의 비표시 영역의 폭을 줄이면서도 정전기에 의한 손상을 방지할 수 있다.
본 발명의 효과는 상술한 효과에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
도 1은 한 실시예에 따른 표시 장치의 평면도이다.
도 2는 한 실시예에 따른 표시 장치의 일부를 도시한 평면도이다.
도 3은 도 1의 일부 영역의 단면을 간략하게 도시한 단면도이다.
도 4 내지 도 6은 도 1의 일부 영역의 신호선의 배치를 순차적으로 도시한 평면도이다.
도 7 및 도 8은 실시예에 따른 표시 장치의 일부를 개념적으로 도시한 단면도이다.
도 9는 다른 한 실시예에 따른 표시 장치의 일부를 도시한 단면도이다.
도 10은 다른 한 실시예에 따른 표시 장치의 일부를 도시한 단면도이다.
도 11은 다른 한 실시예에 따른 표시 장치의 평면도이다.
도 12는 다른 한 실시예에 따른 표시 장치의 일부를 도시한 평면도이다.
도 13은 도 11의 영역(A)의 단면을 간략하게 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 것만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 것, 물리적으로 연결되는 것뿐만 아니라 전기적으로 연결되는 것, 또는 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 일체인 것을 의미할 수 있다.
도 1을 참고하여, 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 1은 한 실시예에 따른 표시 장치의 평면도이다.
도 1을 참고하면, 본 실시예에 따른 표시 장치(1000)는 복수의 화소를 포함하고 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 외곽에 위치하는 비표시 영역(NDA)을 포함한다.
비표시 영역(NDA)은 표시 영역(DA)에 신호를 전달하는 구동부(600)가 위치하는 구동 영역(PA)을 포함한다. 예를 들어, 구동 영역(PA)에는 구동 칩과 같은 외부 장치가 실장되거나, 연성 회로 기판을 통해 외부 장치와 연결될 수 있다.
비표시 영역(NDA)에는 구동 전압을 전달하는 제1 전압 전달선(400)과 제2 전압 전달선(500)이 위치한다. 비표시 영역(NDA)에는 외부 장치와 전기적으로 연결되는 패드 전극들과 이에 연결된 복수의 연결선들이 위치할 수 있다. 복수의 연결선들은 구동 영역(PA)으로부터 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 전달받아 표시 영역(DA)에 전달할 수 있다. 복수의 연결선들은 팬 아웃(fan out) 부분일 수 있다.
도시한 실시예에 따르면, 제1 전압 전달선(400)은 제1 방향(D1)을 따라 뻗어 있는 형태이고, 제2 전압 전달선(500)은 구동부(600)로부터 시작되어 비표시 영역(NDA)을 따라 표시 영역(DA)을 둘러싸고 있는 형태이지만, 이는 한 예로서, 제1 전압 전달선(400)과 제2 전압 전달선(500)의 배치는 이에 한정되지 않는다.
도시하지는 않았지만, 구동 영역(PA)은 제2 방향(D2)을 따라 양측에 위치할 수도 있다.
그러면, 도 2를 참고하여, 제2 전압 전달선(500)에 대하여 설명한다. 도 2는 한 실시예에 따른 표시 장치의 일부를 도시한 배치도이다.
도 1과 함께 도 2를 참고하면, 제2 전압 전달선(500)은 비표시 영역(NDA)을 따라 표시 영역(DA)을 둘러싸고 있는 형태를 가지고, 서로 중첩하는 제1 층(500a)과 제2 층(500b)을 포함한다.
제2 전압 전달선(500)의 제1 층(500a)은 서로 이격되어 연결되지 않는 제1 부분(500a1)과 제2 부분(500a2)으로 구분될 수 있다.
보다 구체적으로, 제1 부분(500a1)의 제1 끝 부분(50a)과 제2 부분(500a2)의 제2 끝 부분(50b)은 서로 이격되어 있고 서로 마주하도록 배치될 수 있다.
제2 전압 전달선(500)의 제1 층(500a)은 제2 전압 전달선(500)의 제2 층(500b)과 중첩할 수 있고, 제1 접촉구(C1)를 통해 서로 연결될 수 있다.
제2 전압 전달선(500)의 제1 층(500a)의 폭은 제2 전압 전달선(500)의 제2 층(500b)의 폭보다 좁을 수 있다.
그러면, 도 1 및 도 2와 함께, 도 3 및 도 4 내지 도 6을 참고하여 한 실시예에 따른 표시 장치의 표시 영역(DA)과 비표시 영역(NDA)의 층간 구조에 대하여 설명한다. 도 3은 도 1의 일부 영역의 단면을 간략하게 도시한 단면도이다. 도 4 내지 도 6은 도 1의 일부 영역의 신호선의 배치를 순차적으로 도시한 평면도이다. 도 3은 도 1의 영역(A)의 단면을 간략하게 도시한 단면도이다.
앞서 설명한 바와 같이, 표시 장치(1000)는 표시 영역(DA)과 비표시 영역(NDA)을 포함한다.
한 실시예에 따른 표시 장치(1000)는 기판(110)을 포함하고, 기판(110)은 플렉시블(flexible)할 수 있다. 도시하지는 않았지만, 기판(110)은 서로 중첩하는 복수의 절연 필름을 포함할 수 있고, 중첩하는 절연 필름들 사이에 위치하는 배리어 필름을 더 포함할 수 있다.
기판(110) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)은 질화 규소(SiNx)와 산화 규소(SiOx)와 같은 절연막의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiOx)가 적층된 복수의 다층막을 포함할 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지한다.
표시 영역(DA)의 버퍼층(120) 위에 제1 반도체층(135)과 제2 반도체층(136)이 위치한다.
제1 반도체층(135)과 제2 반도체층(136)은 폴리 실리콘 또는 산화물 반도체를 포함할 수 있다. 이때, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 또는 이들의 복합 산화물 중 어느 하나를 포함할 수 있다.
제1 반도체층(135)은 제1 채널 영역(1355)과 제1 채널 영역(1355)의 양측에 각각 위치하는 제1 소스 영역(1356) 및 제1 드레인 영역(1357)을 포함한다. 이와 유사하게 제2 반도체층(136)은 제2 채널 영역(1365)과 제2 채널 영역(1365)의 양측에 각각 위치하는 제2 소스 영역(1366) 및 제2 드레인 영역(1367)을 포함한다. 제1 반도체층(135)의 제1 채널 영역(1355)과 제2 반도체층(136)의 제2 채널 영역(1365)은 불순물이 도핑되지 않은 영역이고, 제1 반도체층(135)의 제1 소스 영역(1356) 및 제1 드레인 영역(1357)과 제2 반도체층(136)의 제2 소스 영역(1366) 및 제2 드레인 영역(1367)은 도전성 불순물이 도핑된 영역일 수 있다.
제1 반도체층(135)과 제2 반도체층(136) 위에는 제1 게이트 절연막(140)이 위치한다.
표시 영역(DA)의 제1 게이트 절연막(140) 위에는 제1 게이트 전극(125)과 제2 게이트 전극(126)이 위치한다.
제1 게이트 전극(125)은 제1 채널 영역(1355)과 중첩하고, 제2 게이트 전극(126)은 제2 채널 영역(1365)과 중첩한다.
비표시 영역(NDA)의 제1 게이트 절연막(140) 위에는 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)이 위치한다.
복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)은 제2 방향(D2)을 따라 뻗다가 제1 방향(D1) 및 제2 방향(D2)에 경사진 방향으로 굽어질 수 있고, 서로 이격되어 있다.
복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 제1 게이트 전극(125) 및 제2 게이트 전극(126)은 같은 층으로 함께 형성될 수 있다. 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 제1 게이트 전극(125) 및 제2 게이트 전극(126)은 제1 금속층으로 이루어질 수 있다.
제1 금속층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 보다 구체적으로, 제1 금속층은 몰리브덴(Mo)으로 이루어진 단일층일 수 있다.
도 4는 비표시 영역(NDA)의 제1 금속층인 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)을 도시한다.
제1 게이트 전극(125) 및 제2 게이트 전극(126), 그리고 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 위에는 제2 게이트 절연막(142)이 위치한다.
제1 게이트 절연막(140)과 제2 게이트 절연막(142)은 산화 규소(SiOx), 질화 규소(SiNx)를 포함하는 단일막 또는 이들이 적층된 다층막일 수 있다.
표시 영역(DA)의 제2 게이트 절연막(142) 위에는 스토리지 전극(127)이 위치한다.
스토리지 전극(127) 위에는 제1 층간 절연막(150)이 위치한다. 제1 층간 절연막(150)은 산화 규소(SiOx), 질화 규소(SiNx)를 포함하는 단일막 또는 이들이 적층된 다층막일 수 있다.
제1 게이트 절연막(140), 제2 게이트 절연막(142), 그리고 제1 층간 절연막(150)에는 제1 반도체층(135)의 제1 소스 영역(1356)과 중첩하는 제1 접촉 구멍(56), 제1 반도체층(135)의 제1 드레인 영역(1357)과 중첩하는 제2 접촉 구멍(57), 제2 반도체층(136)의 제2 소스 영역(1366)과 중첩하는 제3 접촉 구멍(66), 제2 반도체층(136)의 제2 드레인 영역(1367)과 중첩하는 제4 접촉 구멍(67)이 형성되어 있다.
표시 영역(DA)의 제1 층간 절연막(150) 위에는 제1 소스 전극(76), 제1 드레인 전극(77), 제2 소스 전극(86), 제2 드레인 전극(87)이 위치한다.
제1 소스 전극(76)은 제1 접촉 구멍(56)을 통해 제1 반도체층(135)의 제1 소스 영역(1356)과 연결되고, 제1 드레인 전극(77)은 제2 접촉 구멍(57)을 통해 제1 반도체층(135)의 제1 드레인 영역(1357)과 연결되고, 제2 소스 전극(86)은 제3 접촉 구멍(66)을 통해 제2 반도체층(136)의 제2 소스 영역(1366)과 연결되고, 제2 드레인 전극(87)은 제4 접촉 구멍(67)을 통해 제2 반도체층(136)의 제2 드레인 영역(1367)과 연결된다. 도시하지는 않았지만, 제1 드레인 전극(77)은 제2 게이트 전극(126)에 연결된다.
비표시 영역(NDA)의 제1 층간 절연막(150) 위에는 제1 전압 전달선(400)의 제1 층(400a)과 제2 전압 전달선(500)의 제1 층(500a)이 위치한다.
제1 전압 전달선(400)의 제1 층(400a)은 제1 방향(D1)으로 뻗어 있는 부분과 이로부터 확장되어 구동 영역(PA) 쪽으로 뻗어 있는 부분을 포함하고, 제1 전압 전달선(400)의 제1 층(400a)은 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 서로 중첩한다.
제2 전압 전달선(500)의 제1 층(500a)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 중첩하지 않는다.
표시 영역(DA)의 제1 소스 전극(76), 제1 드레인 전극(77), 제2 소스 전극(86), 그리고 제2 드레인 전극(87)은 비표시 영역(NDA)의 제1 전압 전달선(400)의 제1 층(400a) 및 제2 전압 전달선(500)의 제1 층(500a)과 같은 층으로 함께 형성될 수 있다. 제1 소스 전극(76), 제1 드레인 전극(77), 제2 소스 전극(86), 제2 드레인 전극(87), 제1 전압 전달선(400)의 제1 층(400a) 및 제2 전압 전달선(500)의 제1 층(500a)은 제2 금속층으로 이루어질 수 있다.
제2 금속층은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제2 금속층은 티타늄(Ti)으로 이루어진 하부층, 알루미늄(Al)으로 이루어진 중간층, 티타늄(Ti)으로 이루어진 상부층을 포함하는 삼중층 구조일 수 있다.
도 5는 비표시 영역(NDA)의 제1 금속층인 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 제2 금속층인 제1 전압 전달선(400)의 제1 층(400a) 및 제2 전압 전달선(500)의 제1 층(500a)을 도시한다.
앞서 설명한 바와 같이, 제1 전압 전달선(400)의 제1 층(400a)은 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 서로 중첩하고, 제2 전압 전달선(500)의 제1 층(500a)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 중첩하지 않는다.
도 2에 도시한 바와 같이, 제2 전압 전달선(500)의 제1 층(500a)은 서로 이격되어 연결되지 않는 제1 부분(500a1)과 제2 부분(500a2)으로 구분될 수 있다.
제1 소스 전극(76), 제1 드레인 전극(77), 제2 소스 전극(86), 제2 드레인 전극(87), 제1 전압 전달선(400)의 제1 층(400a) 및 제2 전압 전달선(500)의 제1 층(500a) 위에는 제2 층간 절연막(160)이 위치한다. 제2 층간 절연막(160)은 유기 물질을 포함할 수 있고, 표면이 거의 평탄한 평탄화 막일 수 있다.
표시 영역(DA)의 제2 층간 절연막(160)에는 제1 소스 전극(76)과 중첩하는 제5 접촉 구멍(71), 제2 소스 전극(86)과 중첩하는 제6 접촉 구멍(72), 제2 드레인 전극(87)과 중첩하는 제7 접촉 구멍(73)이 형성되어 있다. 제1 층간 절연막(150)과 제2 층간 절연막(160)에는 스토리지 전극(127)과 중첩하는 제8 접촉 구멍(74)이 형성되어 있다. 비표시 영역(NDA)의 제2 층간 절연막(160)에는 제2 전압 전달선(500)의 제1 층(500a)과 중첩하는 제8 접촉 구멍(C1)과 제1 전압 전달선(400)의 제1 층(400a)과 중첩하는 제9 접촉 구멍(C2)이 형성되어 있다.
표시 영역(DA)의 제2 층간 절연막(160) 위에는 데이터선(171), 구동 신호선(172), 출력 부재(173)가 위치한다.
표시 영역(DA)의 데이터선(171)은 제5 접촉 구멍(71)을 통해 제1 소스 전극(76)과 연결되고, 구동 신호선(172)은 제6 접촉 구멍(72)을 통해 제2 소스 전극(86)과 연결되고, 제8 접촉 구멍(74)을 통해 스토리지 전극(127)과 연결된다. 출력 부재(173)는 제7 접촉 구멍(73)을 통해 제2 드레인 전극(87)과 연결된다.
비표시 영역(NDA)의 제2 층간 절연막(160) 위에는 제1 전압 전달선(400)의 제2 층(400b) 및 제2 전압 전달선(500)의 제2 층(500b)이 위치한다.
제1 전압 전달선(400)의 제2 층(400b)은 제3 방향(D3)을 따라 제1 전압 전달선(400)의 제1 층(400a)과 서로 중첩하고, 제2 전압 전달선(500)의 제2 층(500b)은 제3 방향(D3)을 따라 제2 전압 전달선(500)의 제1 층(500a)과 중첩한다.
제1 전압 전달선(400)의 제2 층(400b)은 제9 접촉 구멍(C2)을 통해 제1 전압 전달선(400)의 제1 층(400a)과 연결되고, 제2 전압 전달선(500)의 제2 층(500b)은 제8 접촉 구멍(C1)을 통해 제2 전압 전달선(500)의 제1 층(500a)과 연결된다.
제2 전압 전달선(500)의 제2 층(500b)의 폭은 제2 전압 전달선(500)의 제1 층(500a)의 폭보다 넓을 수 있다.
비표시 영역(NDA)의 제1 전압 전달선(400)의 제2 층(400b) 및 제2 전압 전달선(500)의 제2 층(500b)은 표시 영역(DA)의 데이터선(171), 구동 신호선(172), 출력 부재(173)와 같은 층으로 동시에 형성될 수 있다.
데이터선(171), 구동 신호선(172), 출력 부재(173), 제1 전압 전달선(400)의 제2 층(400b) 및 제2 전압 전달선(500)의 제2 층(500b)은 제3 금속층으로 이루어질 수 있다. 제3 금속층은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제3 금속층은 티타늄(Ti)으로 이루어진 하부층, 알루미늄(Al)으로 이루어진 중간층, 티타늄(Ti)으로 이루어진 상부층을 포함하는 삼중층 구조일 수 있다.
도 6은 비표시 영역(NDA)의 제1 금속층인 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10), 제2 금속층인 제1 전압 전달선(400)의 제1 층(400a) 및 제2 전압 전달선(500)의 제1 층(500a), 제3 금속층인 제1 전압 전달선(400)의 제2 층(400b) 및 제2 전압 전달선(500)의 제2 층(500b)을 도시한다.
제1 전압 전달선(400)의 제2 층(400b) 및 제2 전압 전달선(500)의 제2 층(500b)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 중첩한다.
표시 영역(DA)의 데이터선(171), 구동 신호선(172), 출력 부재(173) 위에는 제3 층간 절연막(180)이 위치하고, 비표시 영역(NDA)에는 스페이서(SP)를 이루는 제1 스페이서부(SP1)가 위치한다.
제3 층간 절연막(180)과 제1 스페이서부(SP1)는 유기물을 포함할 수 있고, 같은 층으로 동시에 형성될 수 있다. 제3 층간 절연막(180)은 표면이 거의 평탄한 평탄화 막일 수 있다.
표시 영역(DA)에 위치하는 제3 층간 절연막(180) 위에는 화소 전극(710)이 위치한다. 화소 전극(710)은 제3 층간 절연막(180)에 형성되어 있는 제9 접촉 구멍(81)을 통해, 출력 부재(173)와 연결된다.
화소 전극(710)은 유기 발광 소자의 애노드 전극일 수 있다.
표시 영역(DA)의 화소 전극(710) 위에는 화소 정의막(190)이 위치한다. 화소 정의막(190)은 화소 전극(710)과 중첩하는 화소 개구부(195)를 가진다. 화소 정의막(190)의 화소 개구부(195)는 표시 영역(DA)에 위치하고, 화소 정의막(190)은 주로 표시 영역에 위치한다.
비표시 영역(NDA)에는 스페이서(SP)를 이루는 제2 스페이서부(SP2)가 위치한다.
화소 정의막(190)과 제2 스페이서부(SP2)는 서로 같은 층으로 동시에 형성될 수 있다.
화소 정의막(190)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함할 수 있고, 검은색 안료 또는/및 염료를 포함하여 외광을 흡수함으로써, 외광의 반사율을 감소시켜 표시 장치의 콘트라스트 비를 높일 수 있다.
표시 영역(DA)에 위치하는 화소 정의막(190)의 화소 개구부(195)에는 유기 발광층(720)이 위치한다.
유기 발광층(720)은 발광층과 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층일 수 있다. 유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
화소 정의막(190) 및 유기 발광층(720) 위에는 공통 전극(730)이 위치한다. 공통 전극(730)은 유기 발광 소자의 캐소드 전극이 된다. 따라서 화소 전극(710), 유기 발광층(720) 및 공통 전극(730)은 유기 발광 소자(70)를 이룬다.
공통 전극(730)은 표시 영역(DA)의 전면에 위치하고, 비표시 영역(NDA)까지 확장되어 비표시 영역(NDA)에 위치하는 제2 전압 전달선(500)의 제2 층(500b)과 접촉하여, 제2 구동 전압 전달선(500)으로부터 공통 전압을 인가받을 수 있다.
제1 반도체층(135), 제1 게이트 전극(125), 제1 소스 전극(76) 및 제1 드레인 전극(77)은 제1 트랜지스터를 이루고, 제2 반도체층(136), 제2 게이트 전극(126), 제2 소스 전극(86), 제2 드레인 전극(87)은 제2 트랜지스터를 이룬다. 제1 트랜지스터는 스위칭 트랜지스터일 수 있고, 제2 트랜지스터는 구동 트랜지스터일 수 있다.
제1 게이트 전극(125)에 게이트 온 신호가 인가되고, 데이터선(171)으로부터 데이터 신호가 제1 소스 전극(76)에 인가되면, 데이터 신호가 제1 드레인 전극(77)으로 전달되어, 제2 게이트 전극(126)에 전달된다. 또한, 구동 신호선(172)에 인가된 구동 전압은 제2 소스 전극(86)에 인가되고, 제2 반도체층(136)의 제2 채널 영역(1365)을 통해 제2 드레인 전극(87)으로 해당하는 구동 전류가 흐른다. 제2 드레인 전극(87)에 인가된 전압은 출력 부재(173)를 통해 화소 전극(710)으로 전달되고, 전압 전달선(500)을 통해 공통 전극(730)에 공통 전압이 인가된다. 화소 전극(710)은 정공 주입 전극인 애노드이며, 공통 전극(730)은 전자 주입 전극인 캐소드가 된다. 화소 전극(710) 및 공통 전극(730)으로부터 각각 정공과 전자가 유기 발광층(720) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
축전기(Cst)는 제2 게이트 전극(126)과 스토리지 전극(127) 사이에 연결되어 있다. 이 축전기(Cst)는 제2 게이트 전극(126)에 인가되는 데이터 신호를 충전하여, 이를 유지한다.
공통 전극(730) 및 스페이서(SP) 위에는 봉지층(80)이 위치한다. 봉지층(80)은 하나 이상의 무기층과 하나 이상의 유기층이 교대로 적층되어 형성될 수 있고, 상기 무기층 또는 유기층은 각각 복수 개일 수 있다.
도시한 실시예에서, 봉지층(80)은 제1 무기 봉지층(810a)과 제2 무기 봉지층(810b)을 포함하고, 제1 무기 봉지층(810a)과 제2 무기 봉지층(810b) 사이에 위치하는 유기 봉지층(820)을 포함한다.
제1 무기 봉지층(810a)과 제2 무기 봉지층(810b)은 기판(110) 전면에 형성되어 스페이서(SP)의 위에도 위치하지만, 유기 봉지층(820)은 비표시 영역(NDA) 중 스페이서(SP)의 외곽에는 위치하지 않는다.
유기 봉지층(820)을 형성할 때, 스페이서(SP)는 유기 봉지층(820)을 형성하기 위한 유기 물질이 넘치지 않도록 하는 댐(dam) 역할을 할 수 있고, 유기 물질은 스페이서(SP)의 외곽으로 넘치지 않도록 형성되기 때문에, 유기 봉지층(820)은 스페이서(SP)의 외곽에는 위치하지 않도록 형성될 수 있다.
앞서 도 3에 도시한 표시 장치의 표시 영역(DA)에 위치하는 화소의 구조는 일 예로써, 본 발명의 실시예에 따른 표시 장치의 화소 구조가 도 2에 도시된 구조에 한정되는 것은 아니다. 신호선 및 유기 발광 소자는 해당 기술 분야의 전문가가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다. 예컨대, 도 3에서는, 두 개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 포함하는 표시 장치를 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 따라서, 표시 장치는 박막 트랜지스터의 개수, 축전 소자의 개수 및 배선의 개수가 한정되지 않는다.
앞서 설명한 바와 같이, 비표시 영역(NDA)에 위치하는 제1 전압 전달선(400)과 제2 전압 전달선(500)은 기판(110)의 표면에 수직을 이루는 제3 방향(D3)을 따라 제2 층간 절연막(160)을 사이에 두고 서로 중첩하는 제1 층(400a, 500a)과 제2 층(400b, 500b)을 포함한다.
이처럼, 제1 전압 전달선(400)과 제2 전압 전달선(500)을 제3 방향(D3)을 따라 서로 중첩하는 제1 층(400a, 500a)과 제2 층(400b, 500b)을 포함하도록 형성함으로써, 제1 전압 전달선(400)과 제2 전압 전달선(500)의 폭을 줄이면서도 신호 저항을 줄일 수 있다.
제1 전압 전달선(400)과 제2 전압 전달선(500)의 신호 저항을 줄이면서도 좁은 폭을 가지도록 형성함으로써, 제1 전압 전달선(400)과 제2 전압 전달선(500)이 위치하는 비표시 영역(NDA)의 면적을 줄일 수 있다.
그러면, 도 1 내지 도 6과 함께 도 7 및 도 8을 참고하여, 실시예에 따른 표시 장치(1000)의 제2 전압 전달선(500)에 대하여 보다 구체적으로 설명한다. 도 7 및 도 8은 실시예에 따른 표시 장치의 일부를 개념적으로 도시한 단면도이다.
도 7을 참고하면, 표시 장치(1000)의 제조 공정 중 발생한 정전기 입자(e1)는 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)을 따라 제1 이동(T1)하여 제2 전압 전달선(500)의 제1 층(500a)으로 이동할 수 있고, 정전기 입자(e1)는 다시 제2 전압 전달선(500)의 제2 층(500b)으로 제2 이동(T2)할 수 있고, 이에 의해 제2 전압 전달선(500)은 손상될 수 있다.
표시 장치(1000)의 제1 전압 전달선(400)은 제1 방향(D1)을 따라 뻗어 양쪽 끝 부분을 통해 정전기가 제거될 수 있으나, 제2 전압 전달선(500)은 비표시 영역(NDA)을 따라 표시 영역(DA)을 둘러싸고 있는 형태를 가지는 바, 정전기가 제거되기 어렵다.
앞서 설명한 바와 같이, 제1 전압 전달선(400)의 제1 층(400a)은 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 서로 중첩하지만, 제2 전압 전달선(500)의 제1 층(500a)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 중첩하지 않는다. 또한, 제2 전압 전달선(500)의 제1 층(500a)은 서로 이격되어 연결되지 않는 제1 부분(500a1)과 제2 부분(500a2)으로 구분될 수 있고, 제1 부분(500a1)의 제1 끝 부분(50a)과 제2 부분(500a2)의 제2 끝 부분(50b)은 서로 이격되어 있고 서로 마주하도록 배치될 수 있다.
이처럼, 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 상대적으로 가까운 제2 전압 전달선(500)의 제1 층(500a)은 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 중첩하지 않은 바, 도 8에 도시한 바와 같이, 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)을 따라 이동 가능한 정전기 입자(e1)들이 제2 전압 전달선(500)의 제1 층(500a)으로 이동하기 어렵다. 또한, 제2 전압 전달선(500)의 제1 층(500a)은 서로 이격되어 연결되지 않는 제1 부분(500a1)과 제2 부분(500a2)으로 구분되도록 형성함으로써, 제2 전압 전달선(500)의 제1 층(500a)으로 이동될 수 있는 정전기 입자(e1)는 제1 부분(500a1)의 제1 끝 부분(50a)과 제2 부분(500a2)의 제2 끝 부분(50b)으로 제거될 수 있고, 제2 전압 전달선(500)의 제2 층(500b)까지 이동하지 않을 수 있다.
제2 전압 전달선(500)의 제2 층(500b)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 중첩하도록, 제2 전압 전달선(500)의 제2 층(500b)의 폭을 제2 전압 전달선(500)의 제1 층(500a)의 폭보다 넓게 형성함으로써, 제2 전압 전달선(500)의 신호 저항을 줄이면서도 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)을 따라 이동 가능한 정전기 입자(e1)들이 제2 전압 전달선(500)을 따라 이동하는 것을 방지하여 정전기에 따른 제2 전압 전달선(500)의 손상을 방지할 수 있다.
다음으로 도 9를 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 9는 다른 한 실시예에 따른 표시 장치의 일부를 도시한 단면도이다.
도 9를 참고하면, 본 실시예에 따른 표시 장치는 앞서 설명한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
앞서 설명한 실시예에 따른 표시 장치와는 다르게, 본 실시예에 따른 표시 장치의 제1 구동 신호 전달선(400)은 하나의 층으로 이루어질 수 있고, 제1 구동 신호 전달선(400)은 표시 영역(DA)의 데이터선(171), 구동 신호선(172) 및 비표시 영역(NDA)의 제2 전압 전달선(500)의 제2 층(500b)과 같이 제3 금속층으로 이루어질 수 있다.
또한, 제1 전압 전달선(400)은 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 서로 중첩하지만, 제2 전압 전달선(500)의 제1 층(500a)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 중첩하지 않고, 제2 전압 전달선(500)의 제2 층(500b)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 중첩할 수 있다.
앞서 도 1 내지 도 8을 참고로 설명한 실시예에 따른 표시 장치의 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
다음으로 도 10을 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 10은 다른 한 실시예에 따른 표시 장치의 일부를 도시한 단면도이다.
도 10을 참고하면, 본 실시예에 따른 표시 장치는 앞서 설명한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
앞서 설명한 실시예에 따른 표시 장치와는 다르게, 본 실시예에 따른 표시 장치의 제1 구동 신호 전달선(400)은 하나의 층으로 이루어질 수 있고, 제1 구동 신호 전달선(400)은 표시 영역(DA)의 제1 소스 전극(76), 제1 드레인 전극(77), 제2 소스 전극(86), 제2 드레인 전극(87) 및 비표시 영역(NDA)의 제1 전압 전달선(400)의 제1 층(400a)과 같이 제2 금속층으로 이루어질 수 있다.
또한, 제1 전압 전달선(400)은 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 서로 중첩하지만, 제2 전압 전달선(500)의 제1 층(500a)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 중첩하지 않고, 제2 전압 전달선(500)의 제2 층(500b)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 중첩할 수 있다.
앞서 도 1 내지 도 8을 참고로 설명한 실시예에 따른 표시 장치의 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면, 도 11 내지 도 13을 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 11은 다른 한 실시예에 따른 표시 장치의 평면도이고, 도 12는 다른 한 실시예에 따른 표시 장치의 일부를 도시한 배치도이고, 도 13은 도 11의 영역(A)의 단면을 간략하게 도시한 단면도이다.
도 11 내지 도 13을 참고하면, 본 실시예에 따른 표시 장치는 앞서 도 1 내지 도 6을 참고로 설명한 실시예에 따른 표시 장치와 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 11 내지 도 13을 참고하면, 본 실시예에 따른 표시 장치(2000)는 복수의 화소를 포함하고 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 외곽에 위치하는 비표시 영역(NDA)을 포함한다.
비표시 영역(NDA)에는 구동 전압을 전달하는 제1 전압 전달선(400)과 제2 전압 전달선(500)이 위치한다. 비표시 영역(NDA)에는 외부 장치와 전기적으로 연결되는 패드 전극들과 이에 연결된 복수의 연결선들이 위치할 수 있다. 복수의 연결선들은 구동 영역(PA)으로부터 데이터 신호, 스캔 신호, 발광 신호, 전원 전압, 터치 센싱 신호 등을 전달받아 표시 영역(DA)에 전달할 수 있다.
제2 전압 전달선(500)은 비표시 영역(NDA)을 따라 표시 영역(DA)을 둘러싸고 있는 형태를 가지고, 서로 중첩하는 제1 층(500a)과 제2 층(500b)을 포함한다.
제2 전압 전달선(500)의 제1 층(500a)은 서로 이격되어 연결되지 않는 제1 부분(500a1)과 제2 부분(500a2)으로 구분될 수 있다.
보다 구체적으로, 제1 부분(500a1)의 제1 끝 부분(50a)과 제2 부분(500a2)의 제2 끝 부분(50b)은 서로 이격되어 있고 서로 마주하도록 배치될 수 있다.
제2 전압 전달선(500)의 제1 층(500a)은 제2 전압 전달선(500)의 제2 층(500b)과 중첩할 수 있고, 제1 접촉구(C1)를 통해 서로 연결될 수 있다.
제2 전압 전달선(500)의 제1 층(500a)의 폭은 제2 전압 전달선(500)의 제2 층(500b)의 폭보다 좁을 수 있다.
그러나, 도 1 내지 도 6을 참고로 설명한 실시예에 따른 표시 장치(1000)와 다르게, 본 실시예에 따른 표시 장치(2000)의 비표시 영역(NDA)에는 광학 장치와 중첩하는 홀(H)이 형성될 수 있고, 이러한 홀(H)의 주변에서 비표시 영역(NDA)에 위치하는 제2 전압 전달선(500)의 굽어진 부분들(n, n1, n2)을 포함하고, 굽어진 부분들(n, n1, n2)에서 그 폭이 감소할 수 있고, 이에 의해 홀(H)의 주변에 위치하는 제2 전압 전달선(500)의 좁은 폭 부분까지 정전기 입자가 전달될 경우, 정전기 입자에 의해 제2 전압 전달선(500)의 손상이 쉬워질 수 있다.
또한, 표시 장치(2000)의 비표시 영역(NDA)에는 쇼팅바(SB)가 위치할 수 있으나, 쇼팅바(SB)는 홀(H)의 주변에서 절단되어 있을 수 있고, 이에 의해 제2 전압 전달선(500)의 굽어진 부분들(n, n1, n2)에 인접한 복수의 연결선들은 쇼팅바(SB)에 연결될 수 없고, 쇼팅바(SB)와 연결되지 않은 부분을 통해 정전기가 이동될 수 있다.
그러나, 본 실시예에 따른 표시 장치(2000)는 앞서 도 1 내지 도 6을 참고로 설명한 표시 장치(1000)와 같이, 비표시 영역(NDA)에 위치하는 제1 전압 전달선(400)과 제2 전압 전달선(500)은 기판(110)의 표면에 수직을 이루는 제3 방향(D3)을 따라 제2 층간 절연막(160)을 사이에 두고 서로 중첩하는 제1 층(400a, 500a)과 제2 층(400b, 500b)을 포함하고, 제1 전압 전달선(400)은 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 서로 중첩하지만, 제2 전압 전달선(500)의 제1 층(500a)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)과 중첩하지 않고, 제2 전압 전달선(500)의 제2 층(500b)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 중첩할 수 있다.
또한, 제2 전압 전달선(500)의 제1 층(500a)은 서로 이격되어 연결되지 않는 제1 부분(500a1)과 제2 부분(500a2)으로 구분되도록 형성하고, 제2 전압 전달선(500)의 제2 층(500b)은 기판(110) 표면과 수직을 이루는 제3 방향(D3)을 따라 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10) 중 일부의 연결선들(f)과 중첩하도록, 제2 전압 전달선(500)의 제2 층(500b)의 폭을 제2 전압 전달선(500)의 제1 층(500a)의 폭보다 넓게 형성한다.
이처럼, 제1 전압 전달선(400)과 제2 전압 전달선(500)을 제3 방향(D3)을 따라 서로 중첩하는 제1 층(400a, 500a)과 제2 층(400b, 500b)을 포함하도록 형성함으로써, 제1 전압 전달선(400)과 제2 전압 전달선(500)의 폭을 줄이면서도 신호 저항을 줄일 수 있다.
제1 전압 전달선(400)과 제2 전압 전달선(500)의 신호 저항을 줄이면서도 좁은 폭을 가지도록 형성함으로써, 제1 전압 전달선(400)과 제2 전압 전달선(500)이 위치하는 비표시 영역(NDA)의 면적을 줄일 수 있다.
또한, 복수의 연결선들(f1, f2, f3, f4, f5, f6, f7, f8, f9, f10)을 따라 이동 가능한 정전기 입자들이 제2 전압 전달선(500)을 따라 이동하여, 상대적으로 폭이 좁아지는 부분에서 제2 전압 전달선(500)이 손상되는 것을 방지할 수 있다.
앞서 도 1 내지 도 10을 참고하여 설명한 실시예들에 따른 표시 장치들의 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1000, 2000: 표시 장치 110: 기판
120: 버퍼층 125, 126: 게이트 전극
127: 스토리지 전극 135, 136: 반도체층
140, 142: 게이트 절연막 150: 절연층
160, 180: 층간 절연막 171: 데이터선
172: 구동 신호선 190: 화소 정의막
400: 제1 전압 전달선 500: 제2 전압 전달선
400a, 500a: 제1 층 400b, 500b: 제2 층
500a1: 제1 부분 500a2: 제2 부분
600: 구동부 710: 화소 전극
720: 유기 발광층 730: 공통 전극
SP: 스페이서 f: 연결선

Claims (20)

  1. 영상을 표시하는 표시 영역과 상기 표시 영역 주변에 위치하는 비표시 영역을 포함하는 기판,
    상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역과 연결된 복수의 연결선들, 그리고
    상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역에 신호를 전달하는 전압 전달선을 포함하고,
    상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 서로 중첩하는 제1 층과 제2 층을 포함하고,
    상기 제1 층은 상기 제1 방향을 따라 상기 복수의 연결선들과 중첩하지 않고,
    상기 제2 층은 상기 제1 방향을 따라 상기 복수의 연결선들 중 일부분과 중첩하는 표시 장치.
  2. 제1항에서,
    상기 전압 전달선은 상기 비표시 영역에서 상기 표시 영역을 둘러싸도록 위치하는 표시 장치.
  3. 제2항에서,
    상기 전압 전달선의 상기 제1 층은 서로 이격되어 있는 제1 부분과 제2 부분을 포함하는 표시 장치.
  4. 제3항에서,
    상기 전압 전달선의 상기 제2 층은 상기 제1 방향을 따라 상기 서로 이격되어 있는 상기 제1 부분 및 상기 제2 부분과 중첩하는 표시 장치.
  5. 제4항에서,
    상기 전압 전달선의 상기 제2 층의 폭은 상기 전압 전달선의 상기 제1 층의 폭보다 넓은 표시 장치.
  6. 제1항에서,
    상기 표시 영역에 위치하는 반도체층,
    상기 반도체층과 중첩하는 게이트 전극,
    상기 반도체층과 연결되는 소스 전극 및 드레인 전극,
    상기 소스 전극에 연결되어 있는 데이터선을 더 포함하고,
    상기 복수의 연결선들은 상기 게이트 전극과 같은 층으로 이루어진 표시 장치.
  7. 제6항에서,
    상기 전압 전달선의 상기 제1 층은 상기 소스 전극 및 상기 드레인 전극과 같은 층으로 이루어진 표시 장치.
  8. 제7항에서,
    상기 전압 전달선의 상기 제2 층은 상기 데이터선과 같은 층으로 이루어진 표시 장치.
  9. 제8항에서,
    상기 비표시 영역에 위치하고, 상기 기판의 표시 영역에 상기 전압 전달선과 다른 신호를 전달하는 제1 전압 전달선을 더 포함하고,
    상기 제1 전압 전달선은 상기 데이터선과 같은 층으로 이루어진 표시 장치.
  10. 제9항에서,
    상기 제1 전압 전달선은 상기 소스 전극 및 상기 드레인 전극과 같은 층으로 이루어진 제1 서브 층과 상기 데이터선과 같은 층으로 이루어진 제2 서브 층을 포함하는 표시 장치.
  11. 영상을 표시하는 표시 영역과 상기 표시 영역 주변에 위치하는 비표시 영역을 포함하는 기판,
    상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역과 연결된 복수의 연결선들, 그리고
    상기 기판의 상기 비표시 영역에 위치하고, 상기 기판의 표시 영역에 신호를 전달하는 전압 전달선을 포함하고,
    상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 상기 복수의 연결선들과 중첩하지 않는 제1 영역과 상기 복수의 연결선들 중 일부분과 중첩하는 제2 영역을 포함하는 표시 장치.
  12. 제11항에서,
    상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 서로 중첩하는 제1 층과 제2 층을 포함하고,
    상기 제1 영역은 상기 제1 방향을 따라 상기 제1 층과 상기 제2 층이 서로 중첩하는 제1 서브 영역과 상기 제1 층과 상기 제2 층이 서로 중첩하지 않는 제2 서브 영역을 포함하는 표시 장치.
  13. 상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 서로 중첩하는 제1 층과 제2 층을 포함하고,
    상기 제2 영역에는 상기 제2 층이 위치하는 표시 장치.
  14. 제13항에서,
    상기 전압 전달선은 상기 비표시 영역에서 상기 표시 영역을 둘러싸도록 위치하는 표시 장치.
  15. 제14항에서,
    상기 전압 전달선의 상기 제1 층은 서로 이격되어 있는 제1 부분과 제2 부분을 포함하는 표시 장치.
  16. 제15항에서,
    상기 전압 전달선의 상기 제2 층은 상기 제1 방향을 따라 상기 서로 이격되어 있는 상기 제1 부분 및 상기 제2 부분과 중첩하는 표시 장치.
  17. 제16항에서,
    상기 전압 전달선의 상기 제2 층의 폭은 상기 전압 전달선의 상기 제1 층의 폭보다 넓은 표시 장치.
  18. 제11항에서,
    상기 표시 영역에 위치하는 반도체층,
    상기 반도체층과 중첩하는 게이트 전극,
    상기 반도체층과 연결되는 소스 전극 및 드레인 전극,
    상기 소스 전극에 연결되어 있는 데이터선을 더 포함하고,
    상기 복수의 연결선들은 상기 게이트 전극과 같은 층으로 이루어진 표시 장치.
  19. 제18항에서,
    상기 전압 전달선은 상기 기판의 표면과 수직을 이루는 제1 방향을 따라 서로 중첩하는 제1 층과 제2 층을 포함하고,
    상기 전압 전달선의 상기 제1 층은 상기 소스 전극 및 상기 드레인 전극과 같은 층으로 이루어진 표시 장치.
  20. 제19항에서,
    상기 전압 전달선의 상기 제2 층은 상기 데이터선과 같은 층으로 이루어진 표시 장치.
KR1020210037417A 2021-03-23 2021-03-23 표시 장치 KR20220132712A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210037417A KR20220132712A (ko) 2021-03-23 2021-03-23 표시 장치
US17/560,725 US20220310773A1 (en) 2021-03-23 2021-12-23 Display device with dual-layer voltage transmitting lines
CN202210257488.0A CN115117125A (zh) 2021-03-23 2022-03-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210037417A KR20220132712A (ko) 2021-03-23 2021-03-23 표시 장치

Publications (1)

Publication Number Publication Date
KR20220132712A true KR20220132712A (ko) 2022-10-04

Family

ID=83325194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210037417A KR20220132712A (ko) 2021-03-23 2021-03-23 표시 장치

Country Status (3)

Country Link
US (1) US20220310773A1 (ko)
KR (1) KR20220132712A (ko)
CN (1) CN115117125A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021053792A1 (ja) * 2019-09-19 2021-03-25 シャープ株式会社 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537989B1 (ko) * 2015-04-30 2023-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200028567A (ko) * 2018-09-06 2020-03-17 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220310773A1 (en) 2022-09-29
CN115117125A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
KR102492735B1 (ko) 표시 장치
US9466810B2 (en) Organic light emitting diode display
KR102541447B1 (ko) 유기 발광 표시 장치
US9064833B2 (en) Organic light emitting diode display
KR101739526B1 (ko) 유기 발광 표시 장치
KR100995066B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9070896B2 (en) Organic light emitting diode display
KR101073545B1 (ko) 유기 발광 표시 장치
KR100879294B1 (ko) 유기 발광 표시 장치
KR102307432B1 (ko) 표시 장치
KR20180047540A (ko) 유기 발광 표시 장치
US20110198572A1 (en) Organic light emitting diode display and method for manufacturing the same
EP3680888A1 (en) Display device having light transmissive regions
KR102441783B1 (ko) 표시 장치 및 그 제조 방법
US7982386B2 (en) Organic light emitting display device with opaque electrodes
KR20210146489A (ko) 표시 장치
KR101948695B1 (ko) 유기 발광 소자 및 유기 발광 표시 장치
US9704934B2 (en) Thin film transistor, organic light emitting diode display, and method for manufacturing organic light emitting diode display
KR101975957B1 (ko) 유기 발광 표시 장치
KR20150019951A (ko) 유기 발광 표시 장치
KR20220132712A (ko) 표시 장치
KR102269099B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102211066B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100778443B1 (ko) 유기 발광 표시 장치
CN118660510A (zh) 具有基板孔的显示设备

Legal Events

Date Code Title Description
A201 Request for examination