KR20050073300A - 전력 소자의 금속 배선 형성 방법 - Google Patents
전력 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20050073300A KR20050073300A KR1020040001655A KR20040001655A KR20050073300A KR 20050073300 A KR20050073300 A KR 20050073300A KR 1020040001655 A KR1020040001655 A KR 1020040001655A KR 20040001655 A KR20040001655 A KR 20040001655A KR 20050073300 A KR20050073300 A KR 20050073300A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- copper
- metal wiring
- forming
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 39
- 239000002184 metal Substances 0.000 title claims abstract description 39
- 239000010949 copper Substances 0.000 claims abstract description 45
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052802 copper Inorganic materials 0.000 claims abstract description 44
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 36
- 239000010937 tungsten Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 39
- 239000011229 interlayer Substances 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 63
- 238000005530 etching Methods 0.000 abstract description 11
- 239000010409 thin film Substances 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000637 aluminium metallisation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 전력 소자의 금속 배선 형성 방법에 관한 것으로, 선택 텅스텐 플러그와 구리 싱글 다마신 공정을 통해 넓고 깊은 비아 플러그 홀과 금속배선을 형성함으로써, 공정을 단순화 할수 있을 뿐만 아니라 식각방지막 손상에 의한 구리박막의 손상을 미연에 방지할 수 있고, 종래 알루미늄 금속배선 공정보다 제작단가(Cost)를 낮출 수 있고, 웨이퍼 휨 현상을 방지할 수 있으며, 로직 소자와 온 칩화할 경우 비아홀의 디자인 룰의 다양화에 따라 좁은 홀과 넓은 홀이 상존할 경우 발생하는 넓은 홀을 메우기 위한 두께 증가 문제를 해결할 수 있으며, EM 특성이 우수한 텅스텐을 사용함으로써 금속배선의 신뢰성을 향상시킬 수 있는 전력 소자의 금속 배선 형성 방법을 제공한다.
Description
본 발명은 전력 소자의 금속 배선 형성 방법에 관한 것으로, 선택 텅스텐 박막과 구리 싱글 다마신 고정을 이용한 전력 소자 구현 방법에 관한 것이다.
전력 소자 기술은 일반적으로 고전압, 고전류를 요구한다. 일예로 10V 이상의 높은 전압과 10A 이상의 높은 전류를 요구한다. 이를 극복하기 위해 배선의 디자인 률(Design Rule)은 배선의 폭이 수 ㎛이상으로 넓고 두껍고 높다(1㎛이상) 또한 비아홀(Via Hole) 두께도 1㎛이상 높다. 이러한 전력 소자를 구현하기 위해 종래의 알루미늄(Al)공정은 두께 증가로 웨이퍼(Wafer)가 위거나 들뜨게(Lifting) 되는 문제점을 유발하였다. 또한, 구리를 이용할 경우 디자인 률 상 구리 싱글 다마신(Cu Single Damascene) 공정을 각각의 배선층과 비아에 적용해야 함으로 비용이 많이 소요되는 문제가 발생하였다. 또한, 하부의 구리 플러그를 보호하기 위한 식각정지막과 그 상부의 절연막간의 식각선택비가 매우 높지 않을 경우 다량의 폴리머가 발생하게 될 문제점이 있고, 식각 정지막내에 핀홀 또는 마이크로 홀이 발생하여 하부의 구리 플러그에 손상을 주는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 고전압 고전류의 전력 소자의 금속 배선 형성에 있어서, 하부의 플러그를 선택 텅스텐 플러그를 이용하여 형성하고, 그 상부에 구리 싱글 다마신 공정을 이용하여 넓고 깊은 플러그 홀과 배선공정을 수행하여 식각방지막 손상으로 인한 구비 박막의 손실을 개선할 수 있는 전력 소자의 금속 배선 형성 방법을 제공한다.
본 발명에 따른 전력 소자가 형성된 반도체 기판상에 배리어막 및 제 1 층간 절연막을 순차적으로 형성하는 단계와, 상기 배리어막 및 상기 제 1 층간 절연막을 패터닝 하여 비아홀을 형성하는 단계와, 상기 비아홀을 선택 텅스텐으로 매립 평탄화 하여 선택 텅스텐 비아 플러그를 형성하는 단계와, 전체 구조상에 식각정지막 및 제 2 층간 절연막을 형성하는 단계와, 상기 선택 텅스텐 비아 플러그가 노출되도록 상기 식각정지막 및 상기 제 2 층간 절연막을 패터닝 하여 금속배선용 트렌치를 형성하는 단계 및 상기 금속배선용 트렌치를 구리막으로 매립 평탄화 하여 구리 금속배선을 형성하는 단계를 포함하는 전력 소자의 금속 배선 형성 방법을 제공한다.
바람직하게, 상기 선택 텅스텐 비아 플러그는, 전체 구조상에 250 내지 400℃의 온도와 0.01 내지 100Torr의 압력하에서, 10 내지 100sccm의 SiH4가스와 50 내지 5000sccm의 H2 가스와 5 내지 300sccm의 WF6 가스를 유입하여 상기 선택 텅스텐을 형성하는 단계 및 평탄화 공정을 실시하여 상기 제 1 층간 절연막 상의 상기 선택 텅스텐을 제거하는 단계를 포함한다.
바람직하게, 상기 구리 금속배선은, 전체 구조상에 그 단차를 따라 100 내지 500Å 두께의 확산 방지막과 500 내지 1500Å 두께의 구리 씨드막을 형성하는 단계와, 금속도금을 통해 상기 구리 씨드막 상에 15000 내지 20000Å 두께의 상기 구리막을 형성하는 단계와, N2(10L)/H2(1L) 분위기와 약 150℃ 온도하에서 1 내지 180분 동안 열처리 공정을 실시하는 단계 및 평탄화 공정을 실시하여 상기 제 2 층간 절연막 상의 상기 확산 방지막, 상기 구리씨드막 및 상기 구리막을 제거하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1e는 본 발명에 따른 전력 소자의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 웰 , 소자 분리막 및 트랜지스터와 같은 전력 소자(미도시)를 포함하는 여러 요소(반도체 구조물)가 형성된 반도체 기판(10) 상에 반도체 기판(10)을 보호하기 위한 배리어막(20)과 비아홀(40)을 형성하기 위한 제 1 층간 절연막(30)을 형성한다. 제 1 층간 절연막(30)을 패터닝 하여 비아홀(40)을 형성한다.
상기에서, 반도체 기판(10)상에 소정의 이온주입 공정을 실시하여 웰(미도시)을 형성한다. 이때 웰은 N웰, P웰을 포함하는 트리플 형태의 웰을 사용할 수도 있다. LOCOS(Local Oxidation of Silicon) 공정 또는 STI(Shallow Trench Isolation)공정을 통해 소자 분리막(미도시)을 형성한다. 전체 구조상에 게이트 절연막(미도시) 및 도전막(미도시)을 형성한 다음, 이를 패터닝 하여 전력 소자용 게이트 전극(미도시)을 형성한다. 게이트 전극의 양측에 이온주입을 실시하여 전력 소자용 소스/드레인(미도시)을 형성한다. 이때, 전력 소자용 게이트 전극 양측에 측벽 스페이서(미도시)를 형성한 다음 이온주입을 실시하여 LDD 또는 DDD 구조의 접합층(소스/드레인)을 형성할 수도 있다. 게이트 전극과 소스/드레인 상부에 샐리 사이드 공정을 실시하여 실리사이드막(미도시)을 형성할 수도 있다. 하부 구조물을 보호하고, 층간의 절연을 위해 전체 구조상에 산화막 계열을 절연막(미도시)을 형성한 다음, 접합층 상부의 절연막을 패터닝 하고, 이를 매립하여 접합 플러그(미도시)를 형성한다. 상기 접합 플러그 상에 하부 금속배선(미도시)을 형성한다.
배리어막(20)은 하부 구조물 즉, 하부 금속배선의 구리(Cu) 확산을 방지하기 위한 확산방지 물질막을 사용하는 것이 바람직하다. 제 1 층간 절연막(30)은 산화막 계열의 물질막, 질화막 계열의 물질막 및 저 유전율의 물질막을 사용할 수 있다.
비아홀(40)은 제 1 층간 절연막(30) 상에 감광막을 도포한 다음, 감광막 마스크를 이용한 사진식각공정을 실시하여 하부 금속배선 상부 영역의 제 1 층간 절연막(30)을 개방하는 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 제 1 층간 절연막(30)을 식각하여 비아홀(40)을 형성하는 것이 바람직하다. 배리어막(20)은 제 1 층간 절연막(30) 식가시 과도 식각을 통해 제거될 수도 있고, 별도의 배리어막(20) 제거공정을 통해 노출된 배리어막(20)을 제거할 수도 있다.
도 1b를 참조하면, 비아홀(40)을 선택 텅스텐을 이용하여 매립하여 선택 텅스텐 비아 플러그(50)를 형성한다.
텅스텐은 LPCVD(Low Pressure Chemical Vapor Deposition) 반응기를 이용하여 비아홀이 매립되도록 선택적으로 텅스텐 박막을 하지층 구리 위에만 증착하는 것이 바람직하다. 타겟 보다 약 300 내지 500Å 정도 두껍게 증착하여 실리콘 질화막 개방시, 비아홀 개방시의 손상을 방지하는 것이 효과적이다. 선택 텅스텐은 250 내지 400℃의 온도와 0.01 내지 100Torr의 압력하에서, 10 내지 100sccm의 SiH4가스와 50 내지 5000sccm의 H2 가스와 5 내지 300sccm의 WF6 가스를 유입하여 증착하는 것이 바람직하다. 선택 텅스텐의 증착 두께는 디자인 룰에 따라 달라질 수 있다. 본 실시예에서는 1 내지 2㎛ 두께로 형성하는 것이 바람직하다.
선택 텅스텐 비아 플러그(50)를 형성함으로써, 비아 저항을 7 내지 13정도로 줄일 수 있고, 매스(Mass)가 무거워 비아 플러그의 EM(ElectroMigration)특성이 향상되고, 약 3400℃의 융점(Melting Point)을 갖는 텅스텐을 사용함으로 인해 후속 열공정에 매우 강한 특성을 갖는 비아 플러그를 형성할 수 있다. 또한, 고전압과 고전율가 흐르는 전력 소자에 있어서 비아 플러그에 가해지는 전기적 스트레스를 충분히 해소할 수 있다.
또한, 선택 텅스텐 비아 플러그(50) 형성시 종래의 비아 플러그 두께보다 두껍게 증착하여 후속 트렌치 식각시에 식각방지막의 펀치 쓰루(Punch Trough)에 의한 구리 손상을 방지할 수 있다.
도 1c를 참조하면, 선택 텅스텐 비아 플러그(50)가 형성된 전체 구조상에 식각방지막(60)과 제 2 층간 절연막(70)을 순차적으로 형성한 다음, 노광과 식각공정을 실시하여 선택 텅스텐 비아 플러그 상부(50)에 금속배선용 트렌치(80)를 형성한다.
식각방지막(60)은 하부의 제 1 및 제 2 층간 절연막(30 및 70)에 비해 소정의 식각조건에서 높은 식각선택비를 갖는 막을 사용하여 금속배선용 트렌치(80) 형성을 위한 식각시 하부의 제 1 층간 절연막(30)을 보호하는 것이 바람직하다. 식각방지막(60)은 질화막계열의 막이나 SiC계열의 물질막을 사용하는 것이 바람직하다.
제 2 층간 절연막(70)은 금속배선용 트렌치(80)가 형성될 막으로 산화막 계열의 물질막, 질화막 계열의 물질막 및 저 유전율의 물질막을 사용할 수 있다. 바람직하게는 제 2 층간 절연막(70)은 TEOS(Tetra Ethyle Ortho Silicate)막을 사용하는 것이 바람직하다.
제 2 층간 절연막(70) 상에 감광막을 도포한 다음, 마스크를 이용한 사진 식각공정을 실시하여 선택 텅스텐 비아 플러그(50) 상부의 금속배선이 형성될 영역을 개방하는 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 제 2 층간 절연막(70)을 제거하여 금속배선용 트렌치(80)를 형성한다. 제 2 층간 절연막(70)의 제거시 하부의 식각정지막(60)이 손상을 받더라도 하부의 선택 텅스텐 비아 플러그(50)는 기 형성된 구리 박막에 비해 거의 손상을 받지 않는다. 식각정지막(60)은 제 2 층간 절연막(70) 식각시 과도 식각을 통해 제거할 수 있고, 또는 별도의 식각정지막(60) 식각공정을 통해 제거할 수도 있다.
도 1d 및 1e를 참조하면, 전체 구조상에 그 단차를 따라 확산방지막(90)과 구리 씨드막(100)을 형성한다. 금속도금법을 이용하여 구리 씨드막(100) 상에 구리막(110)을 형성한다. 평탄화 공정을 실시하여 제 2 층간 절연막(70) 상의 확산방지막(90), 구리 씨드막(100) 및 구리막(110)을 제거하여 상부 금속배선(120)을 형성한다.
확산 방지막(90)은 Ta 또는 TaN막을 이용하여 100 내지 500Å 두께로 형성하는 것이 바람직하다. 구리 씨드막(100)은 PVD반응기에서 약 500 내지 1500Å 두께로 전체 구조의 단차를 따라 형성하는 것이 바람직하다. 구리막(110)은 전기도금을 통해 약 15000 내지 20000Å 두께로 형성하는 것이 바람직하다. 구리막(110) 형성후, N2(10L)/H2(1L) 분위기와 약 150℃ 온도하에서 1 내지 180분 동안 열처리 공정을 실시하는 것이 바람직하다.
도 2는 본 발명에 따른 전력 소자의 개략도이다.
도 2를 참조하면, 상부 금속배선 상에 와이어 콘택을 위한 최상위 금속배선을 형성한 다음, 패시베이션막을 형성하고, 와이어 콘택을 실시한다. 즉, 도 2는 3층 금속배선을 갖는 전력소자의 단면으로, 10V이상(10 내지 80V)의 높은 전압과 10A이상의 높은 전류에서도 충분히 구동할 수 있는 소자이다. 이를 위해 3층 각각의 비아 플러그를 선택 텅스텐을 이용한 선택 텅스텐 비아 플러그로 형성하고, 그 상부에 구리로 형성된 금속배선들을 각기 형성한다. 즉, 도 1에서 설명한 바와 같이 비아홀을 형성한 다음, 이를 선택 텅스텐을 이용하여 매립하고, 그 상부에 다마신 공정을 통해 구리 금속배선을 각 층의 금속배선마다 적용하여 형성할 수 있다.
이와 같이 선택 텅스텐 비아 플러그와 구리 싱글 다마신 공정으로 로직 소자에 비해 훨씬 배선폭이 넓고 깊은 비아홀과 배선공정을 수행함으로써, 종래 알루미늄 금속배선 공정보다 제작단가(Cost)를 낮출 수 있고, 웨이퍼 휨 현상을 방지할 수 있다. 또한, 로직 소자와 온 칩화할 경우 비아홀의 디자인 룰의 다양화에 따라 좁은 홀과 넓은 홀이 상존할 경우 발생하는 넓은 홀을 메우기 위한 두께 증가 문제를 해결할 수 있다. 또한, EM 특성이 우수한 텅스텐을 사용함으로써 금속배선의 신뢰성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명은 선택 텅스텐 플러그와 구리 싱글 다마신 공정을 통해 넓고 깊은 비아 플러그 홀과 금속배선을 형성함으로써, 공정을 단순화 할수 있을 뿐만 아니라 식각방지막 손상에 의한 구리박막의 손상을 미연에 방지할 수 있다.
또한, 종래 알루미늄 금속배선 공정보다 제작단가(Cost)를 낮출 수 있고, 웨이퍼 휨 현상을 방지할 수 있다.
또한, 로직 소자와 온 칩화할 경우 비아홀의 디자인 룰의 다양화에 따라 좁은 홀과 넓은 홀이 상존할 경우 발생하는 넓은 홀을 메우기 위한 두께 증가 문제를 해결할 수 있다.
또한, EM 특성이 우수한 텅스텐을 사용함으로써 금속배선의 신뢰성을 향상시킬 수 있다.
도 1a 내지 도 1e는 본 발명에 따른 전력 소자의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명에 따른 전력 소자의 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 20 : 배리어막
30, 70 : 층간 절연막 40 : 비아홀
50 : 선택 텅스텐 비아 플러그 60 : 식각정지막
80 : 트렌치 90 : 확산 방지막
100 : 구리 씨드막 110 : 구리막
120 : 금속배선
Claims (3)
- 전력 소자가 형성된 반도체 기판상에 배리어막 및 제 1 층간 절연막을 순차적으로 형성하는 단계;상기 배리어막 및 상기 제 1 층간 절연막을 패터닝 하여 비아홀을 형성하는 단계;상기 비아홀을 선택 텅스텐으로 매립 평탄화 하여 선택 텅스텐 비아 플러그를 형성하는 단계;전체 구조상에 식각정지막 및 제 2 층간 절연막을 형성하는 단계;상기 선택 텅스텐 비아 플러그가 노출되도록 상기 식각정지막 및 상기 제 2 층간 절연막을 패터닝 하여 금속배선용 트렌치를 형성하는 단계; 및상기 금속배선용 트렌치를 구리막으로 매립 평탄화 하여 구리 금속배선을 형성하는 단계를 포함하는 전력 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 선택 텅스텐 비아 플러그는,전체 구조상에 250 내지 400℃의 온도와 0.01 내지 100Torr의 압력하에서, 10 내지 100sccm의 SiH4가스와 50 내지 5000sccm의 H2 가스와 5 내지 300sccm의 WF 6 가스를 유입하여 상기 선택 텅스텐을 형성하는 단계; 및평탄화 공정을 실시하여 상기 제 1 층간 절연막 상의 상기 선택 텅스텐을 제거하는 단계를 포함하는 전력 소자의 금속배선 형성 방법.
- 제 1 항에 있어서, 상기 구리 금속배선은,전체 구조상에 그 단차를 따라 100 내지 500Å 두께의 확산 방지막과 500 내지 1500Å 두께의 구리 씨드막을 형성하는 단계;금속도금을 통해 상기 구리 씨드막 상에 15000 내지 20000Å 두께의 상기 구리막을 형성하는 단계;N2(10L)/H2(1L) 분위기와 약 150℃ 온도하에서 1 내지 180분 동안 열처리 공정을 실시하는 단계; 및평탄화 공정을 실시하여 상기 제 2 층간 절연막 상의 상기 확산 방지막, 상기 구리씨드막 및 상기 구리막을 제거하는 단계를 포함하는 전력 소자의 금속배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040001655A KR100558049B1 (ko) | 2004-01-09 | 2004-01-09 | 전력 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040001655A KR100558049B1 (ko) | 2004-01-09 | 2004-01-09 | 전력 소자의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050073300A true KR20050073300A (ko) | 2005-07-13 |
| KR100558049B1 KR100558049B1 (ko) | 2006-03-07 |
Family
ID=37262430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040001655A KR100558049B1 (ko) | 2004-01-09 | 2004-01-09 | 전력 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100558049B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180006254A (ko) * | 2016-07-08 | 2018-01-17 | 삼성전자주식회사 | 비다마신 비아 상에 높은 종횡비를 갖는 단일 다마신 구리 라인이 형성된 배선 구조 |
-
2004
- 2004-01-09 KR KR1020040001655A patent/KR100558049B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180006254A (ko) * | 2016-07-08 | 2018-01-17 | 삼성전자주식회사 | 비다마신 비아 상에 높은 종횡비를 갖는 단일 다마신 구리 라인이 형성된 배선 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100558049B1 (ko) | 2006-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100416596B1 (ko) | 반도체 소자의 연결 배선 형성 방법 | |
| KR101369361B1 (ko) | 일체형 크랙 스탑 구조물을 구비한 반도체 장치 | |
| KR100482180B1 (ko) | 반도체 소자 제조방법 | |
| US7678690B2 (en) | Semiconductor device comprising a contact structure with increased etch selectivity | |
| US7701004B2 (en) | Semiconductor device and method of manufacturing thereof | |
| KR100860133B1 (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| KR20010004598A (ko) | 반도체 소자의 게이트 형성방법 | |
| US7259083B2 (en) | Local interconnect manufacturing process | |
| US20030186538A1 (en) | Inter-metal dielectric patterns and method of forming the same | |
| KR100827498B1 (ko) | 다마신을 이용한 금속 배선의 제조 방법 | |
| KR20050114784A (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100558049B1 (ko) | 전력 소자의 금속 배선 형성 방법 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| US20240047350A1 (en) | Metal structure having funnel-shaped interconnect and method of manufacturing the same | |
| KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100642413B1 (ko) | 다마신 금속 게이트 형성 방법 | |
| KR100996161B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR19980056165A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100866690B1 (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| KR100532967B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20040025948A (ko) | 반도체 소자의 콘택 전극 형성 방법 | |
| KR100875028B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
| KR100781444B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100641487B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100815940B1 (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180116 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190117 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 15 |