KR20050071584A - 증폭단의 출력신호를 제한하는 장치 - Google Patents

Abstract

전자회로는, 증속 구동없이 동적범위가 비교적 폭넓은 입력전류(I_i)를 자발적으로 제어하도록 한 것이다. 그 전자회로는, 입력전류(I_i)를 수신하는 입력(IP)과 출력전류(I_o)를 공급하는 출력(OP)을 갖는 증폭단(AMPST)을 구비하되, 동작시에, 상기 출력전류(I_o)의 강도는, 입력전류(I_i)의 강도가 입력기준레벨을 초과하지 않는 한 증가하는 입력전류(I_i)의 강도에 따라 증가한다. 상기 출력전류(I_o)의 강도는, 상기 입력전류(I_i)의 강도가 입력기준레벨을 초과하지만 또 다른 입력기준레벨을 초과하지 않은 경우 대략 일정하게 유지된다. 상기 출력전류(I_o)의 강도는, 상기 입력전류(I_i)의 강도가 상기 또 다른 입력기준레벨을 초과한 경우 입력전류(I_i) 강도의 증가에 따라 감소한다. 상기 증폭단(AMPST)은, 입력(IP)을 구성하는 입력과, 출력(OP)을 구성하는 출력과, 공통노드(cn)를 갖는 전류미러(CM)를 구비한다. 상기 증폭단(AMPST)은, 상기 입력(EP)에 접속된 입력과, 공통노드(cn)를 갖는 제 1 제어수단(FCM)을 더 구비한다. 제 1 제어수단(FCM)은, 공통노드(cn)에 전류(I₂)와 공통노드(cn)에서의 전압(V_cn)을 제어한다. 제 1 제어수단(FCM)은 상기 입력전류(I_i)의 강도가 입력기준레벨을 초과한 경우 전류(I₂)를 제한하는 제한수단(LMT)을 구비한다. 그래서, 입력과 출력전류(I_i와 I_o)는 제한된다. 입력(EP)에 전류(I)를 공급하는 전류원(I_s)의 포화상태를 피하기 위해서, 상기 증폭단(AMPST)은 입력신호(I_i)가 입력기준레벨을 초과한 경우 보상전류(I_cmp)를 입력(IP)에 공급하는 제 2 제어수단(SCM)을 구비한다. 전류미러(CM)는, 일반적으로 공지된 것처럼, 전류미러(CM)의 코어를 형성하는 제 1(CP₁) 및 제 2(CP₂) 전류경로를 구비한다. 입력전류(I_i)의 강도가 또 다른 입력기준레벨을 초과한 경우 입력전류(I_i)의 증가하는 강도에 따른 감소는, 제 2 전류경로(CP₂)로부터 전류를 제거하는 제 3 전류경로(CP₃)에 의해 실행된다. 선택적으로, 출력전류(I_o)의 값이 너무 낮아지는 것을 피하기 위해서, 제 4 전류경로(CP₄)는, 전류를 제 2 전류경로(CP₂)에 인가하도록 실행되어도 된다. 본 발명의 전자회로는, 최대 출력신호를 제한하는 수단을 필요로 하는 (CD 장치와 같은) 모든 전자 시스템에서 적용되는 것이 바람직하기도 하다.

Description

증폭단의 출력신호를 제한하는 장치{MEANS FOR LIMITING AN OUTPUT SIGNAL OF AN AMPLIFIER STAGE}

본 발명은, 입력신호를 수신하는 입력과 출력신호를 공급하는 출력을 갖는 증폭단을 구비하되, 동작시에, 상기 출력신호의 강도는, 입력신호의 강도가 입력 기준레벨을 초과하지 않는 한 증가하는 입력신호의 강도에 따라 증가하는, 전자회로에 관한 것이다.

이와 같은 전자회로는 종래기술의 일반적인 보고서에 공지되어 있다. 다수의 전자 시스템에서는 신호를 증폭하기 위해 증폭기가 필요하다. 일반적으로, 비교적 약한 입력신호는, 비교적 강한 출력신호로 변환된다. 많은 경우에 있어서, 상기 증폭기는 수개의 증폭단을 구비한다. 종종, 입력신호의 동적범위는 매우 크다. 이것에 의해 상기 증폭단들 중 1개 이상의 증속 구동이 생길 수 있다. 이것은 항상 심각한 문제는 아니다. 실제로, 많은 응용에 있어서, 비교적 강한 입력신호들은 특정의 원하는 레벨보다 위의 출력신호들로 증폭될 수 없다고 알려져 있다. 증폭단이 증속 구동되는 경우, 이것에 의해, 1개 이상의 바이폴라 트랜지스터(증폭단에서 구현되는 경우)가 포화상태로 되거나, 1개 이상의 전계효과 트랜지스터(증폭단에서 r구현되는 경우) 포화상태로부터 벗어난다. 이와 같이 증속 구동이 일어난 후 입력신호가 감소되면, 상기 증폭기는 짧은 시간량 내에 보다 약한 입력신호를 완전히 증폭하기 위해서 신속하게 복구해야 한다. 그러나, 바이폴라 트랜지스터는 포화상태로부터 벗어나기 위해 약간의 시간이 걸리고, 전계효과 트랜지스터는 다시 포화상태로 되기 위해 약간의 시간이 걸린다. 이 때문에, 상기 증폭기는 복구하는데 약간의 시간이 걸린다. 증폭기의 매우 짧은 복구시간을 요하는 애플리케이션이 있다. 매우 짧은 복구시간을 보증하기 위한 매우 좋은 방법은, 상기 증폭기에, 그 복구시간에 영향을 미칠지도 모르는 트랜지스터들이 그들의 정규의 바이어싱으로부터 벗어날 수 없는, 즉: 바이폴라 트랜지스터들이 결코 포화상태로 되지 못하고, 전계효과 트랜지스터가 결코 포화상태로부터 벗어나지 못하도록 구현된 클리핑수단을 제공하는데 있다.

US 특허 6,108,293에는, 레이저 빔에 의해 광 디스크 매체에의 조사를 통해 데이터를 판독 및 레코딩하는 광 디스크 레코딩장치가 개시되어 있다. 이 장치는, 광 디스크 매체로부터 반사된 광의 입력을 수신하여 재생된 신호를 검출하는 광 검출회로를 구비한다. 증폭기는, 상기 재생된 신호를 증폭하여 그 증폭된 재생된 신호를 모니터링하기 위해 출력한다. 레코딩모드에서, 고강도 레이저 펄스는, 광 디스크 매체 상에 포커싱된다. 이들 펄스들 사이에서, (판독모드에서와 같은) 정보도, 트랙킹 정보 및 예를 들면, 소위 워블신호를 획득하기 위해서 판독되어야 한다. 고강도 레이저 펄스에 의해, 증폭기 내에 설치된 광 검출회로로부터 신호의 진폭이 비교적 높아진다. 이것은, 그 증폭기를 증속 구동하여도 된다. 결과적으로, 증폭기의 복구시간은 아주 길어져도 된다. 이러한 문제점을 해결하기 위한 방법으로는, 소위 레코딩 게이트 신호의 제어하에 광 검출회로로부터 전류를 감산하는 전류감산수단을 추가하는 방법이 있다. 그에 따라, 다른 해결책으로는, 광 검출회로와 증폭기 사이에 이득제어회로를 추가하는 방법이 있다. 그래서, 그 이득제어회로의 이득은, 레코딩 게이트신호의 제어중에 얻어진다.

상기 제안된 두가지 해결책의 단점은, 증폭기의 증속 구동을 막기 위해서 추가의 정보(예를 들면, 레코딩 게이트 신호) 및 추가의 회로를 필요로 한다는 것이다. 달리 말하면, 상기 증폭기는, 증속 구동될 위험없이 자발적으로 증폭과정을 수행할수 없다.

따라서, 본 발명의 목적은, 증속 구동되지 않고 동적범위가 비교적 폭넓은 입력신호를 자발적으로 제어할 수 있는 전자회로를 제공하는데 있다.

이를 위해, 본 발명에 따른 서두에 기재된 형태의 전자회로는, 입력신호의 강도가 입력기준레벨을 초과하지만 또 다른 입력기준레벨을 초과하지 않은 경우 상기 출력신호의 강도를 대략 일정하게 유지하는 것을 특징으로 하고, 출력신호의 강도가, 상기 또 다른 입력 기준레벨을 입력신호의 강도가 초과한 경우 입력신호강도의 증가에 따라 감소하는 것을 특징으로 한다.

상기 증폭단의 증속 구동은, 입력 기준레벨의 적절한 제한에 의해 피할 수 있다. 입력기준레벨의 적절한 제한이란, 입력기준레벨 이하의 진폭을 갖는 입력신호가 정상 모드에서, 즉 클리핑없이 증폭단에 의해 증폭될 것이라는 것을 의미한다(통상 이것은 약간의 선형 증폭을 의미한다). 이 증폭단은, 증폭단의 복구시간에 영향을 미칠지도 모르는 트랜지스터들이 정상으로 바이어싱되어 있도록, 즉 그들이 바람직하지 못하게 상기와 같은 정상모드에서 포화상태로 되거나 포화상태로부터 벗어나지 않도록 맞추어져 있다. 입력신호의 진폭이 입력기준레벨보다 크지만, 또 다른 입력기준레벨 이하인 경우, 상기 증폭단은 클리핑모드로 된다. 그 출력신호는 클리핑모드에서 계속 일정하다. 이 클리핑은, 증폭단의 트랜지스터들이 정상 바이어싱을 유지하도록 수행된다.

원리상, 본 발명의 전자회로는, 1개의 증폭단을 가져도 된다. 그러나, 통상, 복수의 증폭단을 사용한다. 예를 들면, 2개의 증폭단을 사용하는 경우, 제 1 증폭단에만 상기 클리핑 수단이 구비되는 것이 충분할 수도 있다. 결국, 이러한 경우에, 제 2 증폭단의 입력신호를 형성하는 제 1 증폭단의 출력신호의 진폭은, 입력신호의 진폭이 입력기준레벨을 초과한 경우 이미 클리핑되었다. 그러나, 강조할 것은, 본 발명의 증폭단이 항상 제 1 단일 필요는 없다는 것이다. 몇몇의 본 발명의 증폭단을 교대로 적용하여도 된다.

입력신호의 진폭이 또 다른 입력기준레벨보다 큰 경우, 증폭단은 폴드백(fold-back) 모드상태에 있는다, 즉, 출력신호의 진폭이 더 이상 일정하게 유지되지 않지만, 입력신호 진폭이 더욱 증가함에 따라 감소된다. 이것은 전자회로의 전력소비를 감소시킨다는 이점을 갖는다.

본 발명의 실시예는, 입력신호의 강도가 상기 또 다른 입력기준레벨을 초과하는 경우, 출력신호의 강도가 출력기준레벨보다 낮아질 수 없는 것을 특징으로 한다. 이에 따라서, 증폭단의 트랜지스터를 통과하는 전류는, 매우 낮게, 예를 들면 제로가 되는 것을 피한다. 이것에 의해 트랜지스터들이 천천히 반응하는 것을 막는다. 출력신호가 상기 출력기준레벨에 도달하면, 이러한 경우를 최소 폴드백 모드라고도 할 것이다. 이와 같이, (최소) 폴드백 모드로부터 정상모드로의 증폭기의 복구시간은 더욱 짧아진다. 또한, 본 발명의 증폭단 뒤에 오는 임의의 다른 증폭단은 보다 빠르게 복구할 것이다.

본 발명의 실시예는, 상기 또 다른 입력기준레벨이 대략 입력기준레벨과 같은 것을 특징으로 한다. 이것은, 클리핑 모드가 존재하지 않는다는 것을 의미한다. 이와 같이, 입력신호의 진폭이 입력기준레벨을 초과하는 경우, 증폭기는 즉시 폴드백모드가 된다. 이것의 이점은, 증폭단의 평균전류소비가 더욱 감소된다는 것이다. 다른 이점은, 증폭단의 구현이 다소 덜 복잡하다는 것이다.

그러나, 클리핑모드의 존재는 이롭기도 하다. 예를 들어, 입력신호의 동적범위가 단지 입력기준레벨을 초과하지 않은 경우, 신호 내에 불행히도 항상 존재하는 약간의 잡음의 존재에 의해, 입력기준신호가 양의 값의 잡음동안 및 음의 값의 잡음 동안 초과되지 않을 수도 있다. 이것에 의해, 이 경우에 HF 잡음이 LF 잡음으로 변환될 수 있기 때문에 출력신호의 왜곡이 생긴다. 또한, DC 성분은 이러한 클리핑에 의해 도입된다. 그러나, 이러한 경우에 클리핑모드가 없다면, 상기 증폭기는, 양의 값의 잡음동안 폴드백 모드로 될 것이다. 이것에 의해, 이전에 설명된 것과 같은 왜곡이 생기지만, 아주 큰 레벨은 아니다. 그래서, 왜곡은, 증폭단에서 클리핑모드를 구현하는 것이 바람직한지의 여부를 전자회로의 설계 파라미터에 의존한다.

본 발명의 실시예는, 입력신호가 입력전류이고, 출력신호가 출력전류인 것을 특징으로 한다. 실제로, 본 발명은 아주 용이하게 전류 영역에서 구현될 수 있다. 그 후, 증폭단의 코어는, 전류미러 이득률을 갖는 (단순한) 전류미러에 의해 구현될 수 있다.

이와는 달리, 본 발명은 전압영역에서 구현되어도 된다. 이것은, 입력신호가 전류이고, 전자회로의 출력신호도 전류일 때도 가능하다. 그래서, 입력신호를 전류 대 전압 변압기에 입력하고, 전압영역에서 본 발명의 원리를 적용한 후, 그 전압을 역으로 전압 대 전류 변환기에 의해 전류로 변환하는 것이 가능하다.

증폭단의 입력 및 출력신호가 전류인 본 발명의 실시예는, 상기 증폭단이, 입력과 공통노드 사이에 접속된 제 1 전류경로와, 출력과 공통노드 사이에 접속된 제 2 전류경로와, 입력과 공통노드 사이에 접속되어 공통노드에서는 전압을 제어하고 공통노드에 전류를 공급하되, 상기 입력신호의 강도가 입력기준레벨을 초과한 경우 공통노드에 대한 전류를 제한하는 제한수단을 포함한 제 1 제어수단과, 입력신호의 강도가 입력기준레벨을 초과한 경우 보상전류를 입력에 공급하는 제 2 제어수단을 구비한 것을 특징으로 한다. 제 1 및 제 2 전류경로는 함께 전류미러를 구성한다. 통상, 전류미러는 입력, 출력, 및 통상 전원단자에 접속된 공통 기준을 갖는다. 이 경우에, 상기와 같이 구성된 전류미러의 입력은, 실제로 증폭단의 입력이어서, 신호전류원으로부터 전류를 수신한다. 실제, 전류미러의 출력은, 증폭단의 출력이다. 공통노드라고 하는 공통 기준은, 본 발명에서는 전원단자에 접속되지 않고, 제 1 제어수단에 접속된다. 이것에 의해 공통노드에서 전압을 제어할 수 있을 뿐만 아니라, 공통노드에 대한 최대 전류를 제한할 가능성을 제공한다. 입력전류레벨이 입력기준레벨보다 커진 경우, 공통노드에 대한 전류는 상기 제1 제어수단 내의 제한수단에 의해 제한된다. 그 경우에, 신호전류원으로부터의 전류는 더 이상 증폭단의 입력에 입력될 수 없다. 이것에 의해, 신호전류원이 포화상태가 됨으로써, 그 신호전류원은 전류를 덜 보낼 수밖에 없게 된다. 일반적으로, 이것은, 바람직한 경우는 아니다. 그러나, 이러한 경우는, 입력신호의 강도가 입력기준레벨을 초과한 경우 보상전류를 입력에 공급하는 제 2 제어수단의 존재에 의해 피한다.

본 발명의 실시예의 상기 증폭단은, 입력신호의 강도가 또 다른 입력기준레벨을 초과한 경우 출력전류의 강도가 입력신호의 증가하는 강도에 따라 감소되도록, 입력에 연결된 제 1측과, 상기 제 2 전류경로에 연결되어 제 2 전류경로로부터 전류를 제거하는 제 2 측을 갖는 제 3 전류경로를 더 구비한 것을 특징으로 한다. 상기 전류의 일부를 제거하는 것은, 별도의 전류수단에 의해 수행되지 않고 신호전류원에서 전달한 전류의 나머지 부분(의 일부)를 사용하여 수행된다. 이것은, 증폭단의 소비전력을 감소시킨다.

본 발명의 실시예의 상기 증폭단은, 제 2 전류경로에 연결되어, 입력신호의 강도가 또 다른 입력기준레벨을 초과한 경우 출력전류가 출력기준레벨보다 낮은 것을 피하기 위해서 전류를 제 2 전류경로에 공급하는 제 4 전류경로를 더 구비한 것을 특징으로 한다. 이것은, 최소 폴드백 모드의 구현의 일례이다. 제 4 전류경로와 제 2 전류경로의 접속은 제 3 전류경로의 제 2 측과 일치할 수도 있다. 그렇지만, 이것은 반드시 그렇지는 않다.

또한, 본 발명은 광학/광자기 디스크 레코딩장치에 관한 것이다. 디스크에 데이터를 저장하는 광원과 그 디스크로부터 데이터를 검출하는 수광수단을 갖는 본 발명의 광학/광자기 디스크 레코딩장치는, 증폭단의 입력신호가 수광수단에 의해 전달된 신호에 응답하는 본 발명의 전자회로를 구비한 것을 특징으로 한다.

상기 광원은 통상 레이저이다. 고강도의 광 펄스를 사용하여 데이터를 광 디스크에 레코딩한다. 이러한 디스크로는, 예를 들면 CD(콤팩트 디스크), DVD(디지털 다기능 디스크), 또는 BD(이전에 DVR이라고 한, 블루레이 디스크)가 있다. 상기 장치는, (전치)증폭기와 집적된 포토다이오드를 갖는 IC인 소위 PDIC(포토다이오드 집적회로)를 구비하고, 포토다이오드는 디스크로부터 데이터를 검출하는 수광수단으로서 동작한다. 이 PDIC를 사용하여 판독/레코딩처리를 제어한다. 레코딩처리동안 PDIC를 증속 구동하지 않기 위해서는, 저증폭 이득이 필요하다. 그러나, 고강도 광 펄스들 사이의 신호 부분들도, 서보정보, 트랙 어드레스 및 워블신호를 포함하기 때문에 판독되어야 한다. 그러나, 이들 신호 부분들은 저증폭 이득으로 처리될 수 없는데, 그 이유는 이들 신호 부분들이 오프셋과 잡음에 묻혀버리기 때문이다. 이것은, 실제로 이들 신호 부분들이 (판독처리동안의 신호의 진폭과 비교하여) 작은 진폭을 갖기 때문이다. 따라서, 고증폭 이득이 필요하다.

그래서, 한편으로는 고강도 광 펄스들간의 약한 신호부분들의 처리를 위한 레코딩처리 동안 고증폭 이득이 필요하고, 또 한편으로는 (반사된) 고강도 펄스가 PDIC를 증속 구동하지 않고서 제어하는데 저증폭 이득이 필요하다. 이론상, 낮은 이득경로와 높은 이득경로 사이에서 전환하는 것이 가능하다. 실제로, 이것은, 증폭단에 매우 높은 설정 요구사항을 부과하기 때문에 구현하는 것이 곤란하다는 것이 판명된다.

본 발명의 전자회로의 구현은, 증속 구동되지 않고 입력신호의 매우 폭넓은 동적범위를 조절할 수 있는 본 발명의 증폭단을 구비하기 때문에 상기와 같은 곤란한 점을 해소한다.

본 발명의 전자회로는, 출력신호를 제한하는 수단을 필요로 하고, 비교적 강한 입력신호를 비교적 약한 입력신호까지 감소하는 경우 매우 짧은 복구시간을 필요로 하는 모든 전자회로에서 바람직하게 적용될 수 있다. 그래서, 전자회로는, 예를 들면 주파수 또는 위상변조를 사용하는 경우, 예를 들면, 강한 신호들의 클리핑에 의해 정보의 왜곡이 일어나지 않는 (라디오, 텔레비전과 같은) 수신장치의 고주파 부분에서 사용되어도 된다. 상기 수신장치가 아주 일반적으로 사용된 "수퍼 헤테로다인 형태"인 경우, 본 발명의 증폭단도 소위 중간 주파수 부분에서 구현되어도 된다.

또한, 본 발명은, 입력신호가 출력신호로 변환되고, 상기 출력신호의 강도가, 입력신호의 강도가 입력기준레벨을 초과하지 않는 한 증가하는 입력신호의 강도에 따라 증가하고, 상기 출력신호의 강도가, 입력신호의 강도가 입력기준레벨을 초과하지만 또 다른 입력기준레벨을 초과하지 않는 경우 대략 일정하게 유지되며, 상기 출력신호의 강도가, 입력신호의 강도가 또 다른 입력기준레벨을 초과하는 경우 증가하는 입력신호의 강도에 따라 감소하는 방법을 구비한다.

선택적으로, 상기 또 다른 입력기준레벨은, 입력기준레벨과 같도록 선택되어도 된다. 이것은, 입력신호의 강도가 입력기준레벨을 초과한 경우, 출력신호가 증가하는 입력신호의 강도에 따라 즉시 감소하는 데에 영향을 미친다.

본 발명의 방법의 실시예는, 입력신호의 강도가 상기 또 다른 입력기준레벨을 초과하는 경우, 출력신호의 강도가 출력기준레벨보다 낮아지지 않는 것을 특징으로 한다.

본 발명을 아래의 첨부도면을 참조하여 더욱 상세히 설명하겠다:

도 1은 본 발명을 바람직하게 적용할 수 있는 광 디스크 드라이브 장치의 단순화된 도면,

도 2는 포토다이오드로부터의 신호를 제어하기 위한 서로 다른 이득경로를 나타내고,

도 3은 레코딩모드에서 그 광 디스크 드라이브장치의 레이저 광 전력과 반사된 레이저 광 전력의 신호도를 나타내고,

도 4 및 도 5는 본 발명의 원리를 설명하는 신호도를 나타내며,

도 6 및 도 7은 넓은 의미에서 예비 설명을 하기 위한 본 발명의 증폭단의 부품들을 나타낸 도면,

도 8은 넓은 의미에서 본 발명의 증폭단의 실시예를 나타내고,

도 9-도 13은 본 발명의 증폭단의 부품들의 상세한 전자도면이고,

도 14-도 16은 본 발명의 증폭단의 실시예들의 상세한 전자도면이다.

이들 도면들에서, 기능 또는 목적들이 같은 부품 및 부재들은 동일한 참조부호를 갖는다.

도 1은 광원 LS, 하프 프리즘 HP, 대물렌즈 OL, 포토다이오드 PHDS 및 전자처리수단 PR을 구비한 광 디스크 드라이브 레코딩/판독장치의 단순화된 도면이다.

판독모드에서는, 광학(또는 광자기) 디스크 DSK 상에 저장된 정보를 검색해야 한다. 보통 레이저장치인 광원 LS는, 부분적으로 상기 하프 프리즘 HP를 통과하는 광빔을 조사한다. 그 후, 이 광은 대물렌즈 OL에 의해 DSK의 정보층에 포커싱된다. 정보층은, 소위 피트들 및 랜드들을 구비하여도 된다. 이들 피트 및 랜드는, 실제로 정보를 나타내는 논리값 "0"과 "1"이다. 이와 같은 상기 정보는, 이진(및 디지털) 형태로 저장되어 있다. 랜드에의 입사광은 강하게 반사되어 돌아온다. 또한, 피트에의 입사광도 반사되어 되돌아오지만, 그 정도가 보다 낮다. 따라서, 상기 저장된 논리값 "0" 및 "1"은, 디스크 DSK로부터 반사된 광의 검출에 의해 검색될 수 있다. 그 반사된 광은, 부분적으로 반사되어 수광수단에 의해 수신된다. 예를 들면, 수광수단은, 포토다이오드 PHDS에 의해 구현된다. 통상, 포토다이오드 PHDS는 별도의 신호들을 상기 처리수단 PR에 전달하기 위해 수개의 부품들을 구비한다. 본 예에서, 그 포토다이오드 PHDS는 4개의 부품을 구비하여 4개의 별도의 신호 A,B,C,D가 전달된다. 많은 경우에 있어서, 포토다이오드 PHDS와 상기 처리수단 PR은, 종종 PDIC(포토다이오드 집적회로)로서 나타낸 단일 IC(집적회로)에 구성된다. 상기 처리수단 PR은 (통상적으로) 4개의 신호 A,B,C,D의 합을 통한 정보를 검색한다. 또한, 다른 정보는, 4개의 신호 A,B,C,D의 각종 조합에 의해 획득된다. 그래서, 이러한 방법으로 서보정보, 트랙 어드레스, 워블신호 등도 검색될 수 있다.

레코딩(기록)모드에서 디스크에 정보를 등록하는 몇 가지 방법이 있다. ROM 디스크의 제조시에 일반적으로 사용하는 실제로 피트들과 랜드들을 생성하는 방법을 사용하지 않고, 통상 레코딩 가능한 디스크를 위해 다른 방법들을 사용한다. 상기 디스크 DSK에는, 예를 들면 부분적으로 광을 반사시키는 염료가 형성되어 있다. 레코딩시에, 상기 염료의 반사도는, 고강도 레이저 펄스 L₁(도 3 참조)를 광 디스크 DSK 상에 포커싱하기 때문에 감소된다. 논리값 "0" 및 "1"은, 저장될 수 있고, 그 디스크 DSK로부터 반사된 광의 검출에 의해 (나중에) 검색되어도 된다. 염료를 디스크 DSK의 정보층으로서 사용하는 대신에, 정보를 등록하기 위한 또 다른 원리는, 예를 들면, "상변화 원리"를 적용하여도 된다. 이러한 후자의 원리에서는, 결정질 재료를, 고강도 레이저 펄스 L₁를 광 디스크 DSK 상에 포커싱하기 때문에 비정질 재료로 변환한다(또는 이와 반대로 변환한다).

레코딩 모드를 도 1 및 도 3을 참조하여 더욱 설명하겠다. 고강도 레이저 펄스 L₁는 광 디스크 DSK 상에 포커싱된다. 레이저 펄스 L₁의 레이저 전력 LP의 최대값을 WL("기록 레벨")이라고 나타낸다. 반사된 광 전력은, 광 "펄스" L₂라고 나타낸다. 레이저 펄스 L₁ 동안, 상기 반사된 광 "펄스" L₂는 감소된다. 예를 들면, 순간 t₁와 t₂ 사이의 기간을 참조한다. 이것은, 상기 반사된 광 "펄스" L₂를 측정하여 상기 반사도를 제어할 가능성을 제공한다. 레이저 펄스들 L₁ 사이에서, (판독모드에서와 같은) 정보도, 트랙킹 정보 등을 획득하기 위해서 판독되어야 한다. 그래서, 이러한 정보는, 예를 들면, 순간 t₂와 t₃사이에서 판독된다. 그래서, 레이저 펄스 L₁의 레이저 전력 LP의 값은 보다 낮다. 이 값을 RL("판독레벨")로 나타낸다.

따라서, 레코딩 모드에서, 고강도의 반사광과 저강도의 반사광은 처리수단 PR에 의해 처리되어야 한다. 그 결과로서, 4개의 신호 A,B,C,D 중 1개 이상의 동적범위는 매우 폭넓어도 된다. 이것에 의해, 매우 높은 설정 요구사항이 증폭단에 부과되기 때문에, 증폭단이 처리수단 PR에서 구현되는 문제점이 생길 수 있다. 이하, 본 발명의 응용에 의해 해결된 이러한 문제점을 더 설명하기 위해서, 도 2를 참조한다. 포토다이오드 PHDS에 의해 전달된 신호 A만을 예시에 의해 더 설명한다. 이하, 광 디스크 드라이브 장치의 레코딩 모드만을 설명하겠다.

도 2는 이득률 G₁이 비교적 높은 제 1 이득 경로 GPTH₁과 이득률 G₂이 비교적 낮은 제 2 이득 경로 GPTH₂을 나타낸다. 제 1 이득 경로 GPTH₁는, 고강도 레이저 펄스 L₁ 사이에서 ("RL"레벨에서의) 약한 신호들을 증폭하는 역할을 한다. 제 2 이득 경로 GPTH₂는, 아주 큰 강도를 갖는 반사된 광 "펄스들" L₂을 증폭하는 역할을 한다. 예를 들어 t₁와 t₂ 사이에서 강한 신호들의 처리시에, 제 1 이득 경로 GPTH₁에서의 1개 이상의 증폭단이 증속 구동될 것이다. 특수한 조치를 취하지 않으면, 이것에 의해, (구현되는 경우) 1개 이상의 바이폴라 트랜지스터가 포화상태로 되거나 또는 (구현되는 경우) 1개 이상의 전계효과 트랜지스터가 포화상태로부터 벗어나게 된다. 신호 A의 증폭이 상기와 같은 증속 구동이 예를 들어, t₂와 t₃ 사이에서 일어난 후 감소되면, 상기 제 1 이득 경로 GPTH₁은 짧은 시간 내에 상기 약한 신호 A를 완전히 증폭하기 위해서 신속히 복구해야 한다. 그러나, 바이폴라 트랜지스터는 포화상태로부터 벗어나기 위해 약간의 시간이 필요하고, 전계효과 트랜지스터는 다시포화상태로 되기 위해 약간의 시간이 필요하다. 이 때문에, 제 1 이득 경로 GPTH₁은, 복구하는데 약간의 시간이 필요하다. 이러한 복구 시간은, 광 디스크 드라이브장치의 최대의 레코딩 속도를 감소시켜서 바람직하지 못하다.

상기 최대의 레코딩 속도는, 제 1 이득 경로 GPTH₁에서 구현되는 적어도 한 개의 본 발명의 증폭단을 갖는 본 발명의 전자회로의 응용에 의해 크게 증가될 수 있다.

도 4는 본 발명의 원리들을 명백하게 하기 위한 신호도를 나타낸다. 상기 신호도는, 신호 A가 증폭단의 입력신호를 구성하는 본 발명의 증폭단의 신호전달함수 G₁를 나타내고, G₁·A는 그 증폭단의 출력신호이다. 그 입력신호 A의 진폭이 입력기준레벨 I_A이하일 때, 상기 증폭단은, 소위 정상모드상태에 있다. 그래서, 출력신호 G₁·A는, 본 예시에서 대략 일정하다. 이와 같은 입력신호 A는 선형으로 증폭된다. ( 그러나, 이러한 정상모드에서의 선형증폭은, 여러 가지 응용에 있어서 바람직하지만, 필요하지 않다는 것을 주목해야 한다.) 입력기준레벨 I_A의 값은, 고강도 레이저 펄스들 L₁ 사이에서 ("RL"레벨에서) 약한 신호의 최대 진폭 이상이도록 선택되어야 한다.

레이저 펄스 L₁일 동안, 입력신호 A로 나타낸 반사된 광 "펄스" L₂의 진폭은, 입력기준레벨 I_A보다 크다.(이들 반사된 광 "펄스들" L₂는, 제 2 이득 경로 GPTH₂를 통해 조절된다.) 그러나, 그 진폭이 또 다른 입력기준레벨 I_B이하인 경우, 상기 증폭단은 소위 클리핑 모드상태에 있다. 그래서, 출력신호 G₁·A는 본 예에서 대략 정하게 유지된다. 입력신호 A의 진폭이 상기 또 다른 입력기준레벨 I_B을 초과하는 경우, 증폭단은 소위 폴드백 모드 상태에 있다. 이 폴드백 모드에서는, 출력신호 G₁·A의 진폭에 대한 최소값을 설정해야 하는 것이 바람직하다. 이러한 최소값은 출력기준레벨 Io_mn으로 나타낸다. 입력신호 A의 진폭이 너무 강하여 그 출력신호의 진폭이 출력기준레벨 Io_mn에 도달한 경우, 상기 증폭단은 소위 최소 폴드백 모드상태에 있다. 이것은, 입력신호 A가 훨씬 또 다른 입력기준레벨 I_C을 초과하는 경우 일어난다.

도 5는 상기 또 다른 입력기준레벨 I_B가 입력기준레벨 I_A와 같다는 점에서 도 4에 도시된 것과 같은 신호도와 다른 신호도를 도시한 것이다. 그래서, 상기 증폭단은, 입력신호 A가 입력기준레벨 I_A를 초과하는 경우 바로 (최소) 폴드백 모드로 된다.

도 6은 입력 IP, 출력 OP 및 공통노드 cn을 갖는 전류 미러 CM을 구비한 증폭단 AMPST를 나타낸 것이다. 이 전류 미러 CM은, 입력 IP와 공통노드 cn 사이에 연결된 제 1 전류경로 CP₁과, 출력 OP와 공통노드 cn 사이에 연결된 제 2 전류경로 CP₂를 구비한다. 상기 증폭단 AMPST는, 제한수단 LMT을 구비한 제 1 제어수단 FCM을 더 구비한다. 제 1 제어수단 FCM은, 입력 IP와 공통노드 cn 사이에 연결된다. 전류 I_i를 공급하는 입력전류원 J_S는 입력 IP에 연결된다. 입력전류원 J_S의 예로는, 전류 I_i가 4개의 신호 A,B,C,D의 합성, 예를 들면 상기 신호 A를 나타내는, 포토다이오드 PHDS(도 1 참조)와 같은 예가 있다. 제 1 제어수단 FCM은 공통노드 cn에서의 전압 V_cn을 제어하여 전류 I₂를 공통노드 cn에 공급한다. 전류 I₂는 제 1 및 제 2 전류경로 CP₁ 및 CP₂에 공급한다. 본 예시에서, 제 1 제어수단 FCM의 입력전류 I₁이 제로이므로, 제 1 전류경로 CP₁의 값은 상기 전류 I_i의 값과 같다. 제 2 전류경로 체₂의 전류 I₀는 증폭단 AMPST의 출력전류를 형성한다.

증폭단 AMPST가 정상모드상태에 있는 경우, 전류 I_I는 출력전류 I₀로 (선형으로) 증폭된다. 증폭값은, 전류 경로 CP₁와 CP₂에 의해 한정된 소위 전류미러 비율에 의해 결정된다. 상기 증폭단 AMPST가 클리핑 모드가 되는 경우(또는 도 5에 도시된 것과 같은 경우의 폴드백 모드가 되는 경우), 제한수단 LMT는 전류 I₂의 값을 제한한다. 이것은, 입력신호 I_i의 진폭이 입력기준레벨 I_A을 초과하는 경우 일어난다(도 4 및 도 5 참조). 그 결과, 전류 I_i 및 I₀ 모두는 제한된다. 전류 I₀에 대한 최대값은, 도 4 및 도 5에 나타낸 것과 같은 값 Io_mx에 해당한다. 또한, 전류 I_i가 제한되므로(즉 전류 I₁이 제로이므로), 입력전류도 제한되어 더 이상 전류원 J_S으로 완전히 설명되지 않는다. 실제로, 그것은, 신호 전류원 J_S의 포화상태를 의미한다.

도 7은 입력신호 I_i의 강도가 입력기준레벨 I_A를 초과하는 경우 보상전류 I_cmp를 입력 IP에 공급하는 제 2 제어수단 SCM을 더 구비한다는 점에서 도 6에 도시된 증폭단과는 다른 증폭단 AMPST를 나타낸 것이다. 이것에 의해 신호전류원 J_S의 상기 포화상태를 방지한다.

도 8은 입력 IP에 연결된 제 1 측과 상기 제 2 전류경로 CP₂에 연결된 제 2 측을 갖는 제 3 전류경로 CP₃와, 상기 제 2 전류경로 CP₂에 연결된 제 4 전류경로 CP₄를 더 구비한다는 점에서 도 7에 도시된 증폭단과는 다른 증폭단 AMPST를 나타낸 것이다.

상기 제 3 전류경로 CP₃는, 증폭단 AMPST가 폴드백 모드상태에 있는 경우, 출력전류 I₀의 진폭이 입력신호 I_i의 증가하는 강도에 따라 감소되도록 제 2 전류경로 CP₂로부터 전류를 제거한다. 이것은 입력신호 I_i의 진폭이 상기 또 다른 입력기준레벨 I_B를 초과하는 경우 일어난다(도 4 및 도 5 참조).

제 4 전류경로 CP₄는, 입력신호 I_i의 진폭이 또 다른 입력기준레벨 I_C(도 4 및 도 5 참조)를 초과하는 경우 제 2 전류경로 CP₂에 전류를 공급한다. 이것은, 출력전류 I₀의 값은 출력기준레벨 Io_mn보다 낮아질 수 없는 최소 폴드백 모드를 구현한다.

도 9는 제 1 제어수단 FCM과, 입력 IP, 출력 OP 및 공통 노드 cn를 갖는 전류 미러 CM을 구비한 증폭단 AMPST로 이루어진 전자회로를 나타낸다. 증폭단 AMPST는, 상기 증폭단 AMPST의 제 1 전원단자 V_DD와 제 2 전원단자 V_SS 사이에 접속된 전압원 V_S에 의해 전원이 공급된다. 상기 증폭단 AMPST의 입력과 출력전류는 I_i와 I_o로 각각 나타낸다. 전류미러 CM은, 베이스, 에미터 및 콜렉터를 각각 갖는 바이폴라 트랜지스터 T₁ 및 T₂와, 저항 R₁ 및 R₂와, 커패시터 C₁ 및 C₂를 구비한다. 상기 트랜지스터 T₁ 및 T₂의 베이스는, 기준단자 B_RF에 접속된다. 전압원 V₁은 기준단자 B_RF와 제 2 전원단자 V_SS 사이에 접속된다. 상기 트랜지스터 T₁ 및 T₂의 콜렉터는, 입력 IP와 출력 OP 각각에 접속된다. 저항 R₁은 상기 공통 노드 cn과 트랜지스터 T₁의 에미터 사이에 접속된다. 저항 R₂는 상기 공통 노드 cn과 트랜지스터 T₂의 에미터 사이에 접속된다. 커패시터 C₁은 상기 공통 노드 cn과 트랜지스터 T₁의 콜렉터 사이에 접속된다. 커패시터 C₂는 상기 공통 노드 cn과 트랜지스터 T₂의 콜렉터 사이에 접속된다. 트랜지스터 T₁과 저항 R₁(및 선택적으로 커패시터 C₁)는 함께 제 1 전류경로 CP₁를 구성한다. 트랜지스터 T₂와 저항 R₂(및 선택적으로 커패시터 C₂)는 함께 제 2 전류경로 CP₂를 구성한다.

제 1 제어수단 FCM은, 베이스, 에미터 및 콜렉터를 갖는 바이폴라 트랜지스터 T₃와, 게이트, 소스 및 드레인을 갖는 전계효과 트랜지스터 M₁과, 저항 R₃와, 전류원 J₁과, 입력 및 버퍼를 갖는 버퍼 VB1을 구비한다. 트랜지스터 M₁의 드레인은, 제 1 전원단자 V_DD에 접속된다. 트랜지스터 M₁의 게이트는 입력 IP에 접속된다. 저항 R₃은 트랜지스터 M₁의 소스와 제 2 전원단자 V_SS 사이에 접속된다. 트랜지스터 T₃의 베이스는 트랜지스터 M₁의 소스에 접속된다. 트랜지스터 T₃의 에미터는, 제 2 전원단자 V_SS에 접속된다. 버퍼 VB1의 입력은, 트랜지스터 T₃의 콜렉터에 접속된다. 버퍼 VB1의 출력은, 공통 노드 cn에 접속된다. 전류원 J₁은 제 1 전원단자 V_DD와 버퍼 VB1의 입력 사이에 접속된다.

전압원 V₁은 트랜지스터 T₁ 및 T₂의 베이스에서 DC 바이어싱 전압을 공급하는 역할을 한다. 트랜지스터 M₁과 R₃는 함께 소위 소스 폴로워를 구성한다. 전류 미러 CM, 소스 폴로워, 전류원 J₁에 의해 바이어싱되는 트랜지스터 T₃, 및 버퍼 VB1는, 함께 소위 피드백 루프를 구성한다. 이러한 피드백 루프는, 공통노드 cn에서의 전압 V_cn을 제어한다. 또한, 이 피드백 루프는 공통노드 cn에 대해 전류 I₂를 제어한다. 트랜지스터 T₁의 콜렉터 전류는, 입력전류 I_I와 같다. 바람직하게, 전류미러 CM은 다음과 같이 배치된다: 즉, 트랜지스터 T₂의 에미터 영역은 트랜지스터 T₁의 에미터 영역의 M배이고, 저항 R₁의 값은 저항 R₂의 값에 M배이며, 커패시터 C₂의 값은 커패시터 C₁의 값에 M배이다. 커패시터 C₁ 및 C₂는, 전류 미러 CM의 HF-작용을 향상시킨다. 출력 OP가 특히 HF(예를 들면, 그것이 또 다른 전류미러에 접속되어 있기 때문에)에 대해 비교적 낮은 임피던스로 종료되는 경우, 출력전류 I_o의 값은 입력전류 I_i의 값에 대략 M배이다.(M은 1보다 작고, 같거나, 1보다 커도 된다.) 상기 전류 I₂는 클리핑 모드로 되기 위해서 버퍼 VB1에 의해 제한된다.

도 10은 트랜지스터 T₃의 콜렉터에 접속된 입력과, 출력을 갖는 버퍼 VB2를 더 구비한다는 점과, 커패시터 C₁이 공통 노드 cn 대신에 버퍼 VB2의 출력에 접속된다는 점에서, 도 9에 도시된 증폭단과는 다른 증폭단 AMPST로 이루어진 전자회로를 나타낸다. 더욱이, 버퍼 VB1의 구현이 개시되어 있다.

버퍼 VB1은, 트랜지스터 T₃의 콜렉터에 접속된 비반전 입력, 공통 노드 cn에 접속된 반전 입력 및 출력을 갖는 OTA(연산 트랜스컨덕턴스 증폭기)와, 베이스, 에미터 및 콜렉터를 각각 갖는 제 4, 제 5 및 제 6 바이폴라 트랜지스터 T₄-T₆와, 트랜지스터 T₆의 베이스와 제 2 전원단자 V_SS 사이에 접속된 전압원 V₂와, 트랜지스터 T₄의 에미터와 제 2 전원단자 V_SS 사이에 접속된 전류원 J₂와, 제 1 전원단자 V_DD와 트랜지스터 T₅의 에미터 사이에 접속된 전류원 J₃를 구비한다. 트랜지스터 T₅ 및 T₆의 콜렉터는, 제 2 전원단자 V_SS에 접속된다. 트랜지스터 T₆의 에미터와 트랜지스터 T₄의 베이스는 상기 OTA의 출력에 접속된다. 트랜지스터 T₅의 베이스는, 트랜지스터 T₄의 에미터에 접속된다. 트랜지스터 T₅의 에미터는, 공통 노드 cn에 접속된다. 트랜지스터 T₄의 콜렉터는 제 1 전원단자 V_DD에 접속된다.

바이폴라 트랜지스터 T₄ 및 T₅와 OTA를 통해 전류를 공급하는 전류원 J₂와 J₃를 함께 갖는 바이폴라 트랜지스터 T₄ 및 T₅는, 소위 향상된 "에미터 폴로워"를 함께 구성한다.(그 개선점은 심지어 매우 낮은 전류에서의 "에미터 폴로워"의 연산에 관한 것이다.) 또한, 전류원 J₃은 전류 I₂를 공통 노드 cn에 공급한다. 정상모드에서, 트랜지스터 T₃의 콜렉터의 전압 VC는, 공통 노드 cn의 전압 V_cn과 같다. 본 예에서, 제 1 제어수단 FCM 내의 제한수단 LMT은 전류원 J₃에 의해 수행된다.

클리핑 모드에서, 비반전 입력, 반전 입력 및 상기 OTA의 출력에서의 전압은 상당히 상승한다. OTA의 포화상태를 방지하기 위해서, OTA의 최대 전압은, 트랜지스터 T₆와 전압원 V₂에 의해 제한된다. 이것은, 트랜지스터 T₆의 베이스-에미터 전압이 대략 0.6V이상일 경우 트랜지스터 T₆가 상당히 전류를 전도할 것이기 때문이다.(이 전압은 사용된 트랜지스터의 형태에 따라 약간 다를 수 있다.) 그래서, 예를 들면, OTA의 출력에서의 전압은 2.5V를 초과하는 것이 바람직하지 않은 경우, 전압원 V₂에 의해 공급되어야 하는 전압은 1.9V보다 크지 않아야 한다(2.5V - 0.6V).

HF에 대해, 버퍼 VB1은, 버퍼 VB2와 커패시터 C₁에 의해 바이패스된다. 그에 따라, 피드백 루프는 안정되게 유지된다, 즉 슬루 레이트(slew rate) 발진은 클리핑 모드에서 일어나지 않을 것이고, 그것들은 증폭단이 클리핑모드로부터 벗어나는 경우 정상모드에서도 일어나지 않을 것이다.

도 11은 베이스, 에미터 및 콜렉터를 각각 갖는 바이폴라 트랜지스터 T_8a 및 T_8b로 이루어진 제 2 제어수단 SCM과, 전압원 V₃와, 전압원 V₄를 더 구비한다는 점에서, 도 10에 도시된 증폭단과는 다른 증폭단 AMPST로 이루어진 전자회로를 나타낸 것이다. 트랜지스터 T_8a 및 T_8b의 에미터는 트랜지스터 T₃의 콜렉터에 접속된다. 트랜지스터 T_8a의 콜렉터는 제 2 전원단자 V_SS에 접속된다. 트랜지스터 T_8b의 콜렉터는 입력 IP에 접속된다. 트랜지스터 T_8a 및 T_8b의 베이스는 서로 접속된다. 전압원 V₃는, 기준단자 B_RF와 트랜지스터 T_8a 및 T_8b의 베이스 사이에 접속된다. 전압원 V₄는,일측에서, OTA의 반전 입력과 트랜지스터 T₅의 에미터에 접속되고, 다른 측에서 전류원 J₃과 공통 노드 cn에 접속된다.

도 10의 회로에 관해 부품을 추가하는 목적은 다음과 같다. 증폭단 AMPST에서 클리핑 모드로 되는 경우, 피드백 루프의 소위 소신호 루프 이득은 매우 낮은 값으로 저하된다. 제 2 제어수단 SCM이 없으면, 전압 VC는 제 1 공급단자 V_DD의 전위로 상승하게 될 것이다. 이것에 의해 전류원 J₁은 포화상태로 변한다. 그러나, 이것은, 제 2 제어수단 SCM에 의해 방지된다. 전압 VC가 특정값을 초과하는 경우, 트랜지스터 T_8a 및 T_8b는 전류를 전도하기 시작한다. 이것은, 상기 전압 VC의 상승이 억제되는 효과를 갖는다. 트랜지스터 T_8b의 콜렉터 전류는, 보상전류 I_cmp로서 사용된다(도 7 및 도 8 참조). 트랜지스터 T_8a 및 T_8b의 설계(예를 들면, 도 11에 나타낸 것처럼 에미터 비율 ax/bx = a/b)와 전압원 V₃에 의해 전달된 전압은, 입력기준레벨 I_A(도 4 및 도 5 참조)이 전류 I₂에 의해 결정되도록 하는 것이 바람직하다. 전압원 V₄에 의해, 전압 V_cn과 전압 VC를 서로 다르게 선택할 수 있다. 이에 따라, 상기 증폭단 AMPST를 설계할 때 가요성을 보다 높게 하는 것이 가능하다.

실제로, 제 2 제어수단 SCM은, 증폭단 AMPST가 클리핑 모드로 되는 경우 피드백 루프의 소신호 루프 이득을 감소시킨다. 소신호 루프 이득의 감소량은, 에미터 비율 a/b에 의해 결정된다. 그 에미터 비율 a/b이 높을수록 소신호 루프 이득의 감소가 커진다. 상기 소신호 루프 이득의 높은 감소는, 피드백 루프의 안정성에 있어서 바람직하다. 따라서, 그것은 증폭단 AMPST의 전달(전류 이득)에 있어서의 HF-피킹을 감소한다. 그러나, 에미터 비율 a/b를 너무 크게 선택하면, 트랜지스터 T₃를 통해 흐르는 전류는 아주 낮게, 예를 들면 제로와 같을 것이다. 이것은, 바람직하지 못하게 증폭단 AMPST의 복구시간을 증가시킬 것이다.

도 12는, 베이스, 입력 IP에 접속된 에미터, 제 1 전원단자 V_DD에 접속된 콜렉터를 갖는 바이폴라 트랜지스터 T₉와, 트랜지스터 T₉의 베이스와 제 2 전원단자 V_SS 사이에 접속된 전압원 V₅를 더 구비한다는 점에서 도 11에 도시된 증폭단과는 다른 증폭단 AMPST로 이루어진 전자회로를 나타낸 것이다.

트랜지스터 T₉는 입력 IP에서의 입력전압 V_i를 클램핑하는 입력 클램프로서 기능한다. 이와 같은 입력전압 V_i는 상기 전압원 V₅에 의해 전달된 전압에서 트랜지스터 T₉의 베이스-에미터간 전압을 뺀 전압보다 낮아질 수 없다. 이 때문에, 트랜지스터 T₃의 베이스-에미터간 전압은 너무 낮아질 수 없고, 트랜지스터 T₃를 통과한 아주 낮은 전류가 방지된다. 실제로, 그것은 증폭단 AMPST가 정상모드에 있지 않은 경우 특정량만큼 감소된다는 것을 의미한다.

전압원 V₅에 의해 전달된 전압은, 상기 증폭단 AMPST가 정상모드에 있는 경우, 트랜지스터 T₉가 가상적으로 어떠한 전류도 전도되지 않도록 설계되는 것이 바람직하다. 이를 달성하기 위해서, (증폭단 AMPST가 IC에서 구현되는 경우) 온도효과 및/또는 처리효과에 관해서 전압원 V₅에 의해 전달된 전압을 트랙킹하는 것을 권한다. 상기 전압원 V₅은, 예를 들면, 2개의 "다이오드 전압"과 전계효과 트랜지스터의 게이트-소스간 전압을 적층하여서 구현되어도 된다. 2개의 "다이오드 전압"은, 예를 들면, 소위 "V_be 곱셈기"에 의해 구현되어도 된다.

도 13은 전압원 V₅이 제 2 전원단자 V_SS에 직접이 아니라, 저항 R₄를 통해 연결되고, 트랜지스터 T_8a의 콜렉터가 제 2 전원단자 V_SS에 접속되지 않고 전압원 V₅와 저항 R₄의 공통 접합에 접속된다는 점에서 도 12에 도시된 증폭단과는 다른 증폭단 AMPST로 이루어진 전자회로를 나타낸 것이다.

증폭단 AMPST가 실제로 도 12에 도시된 것과 같은 전자회로에 따라 정상모드에 있지 않은 경우 특정량만큼 입력전압 V_I의 상기 감소는, 입력전압 V_i의 전압 변화를 의미한다. 원리상, 이것은 증폭단 AMPST의 복구시간을 증가할 수 있다. 따라서, 그것은 피해야 하는 것이 바람직하다. 이것은, 도 13의 전자회로에 의해 수행된다. 이것은, 트랜지스터 T_8a의 콜렉터 전류에 의해 저항 R₄를 거쳐서 전압 강하가 생기기 때문이다. 이 때문에, 트랜지스터 T₉의 베이스에서의 전압은 증가된다. 이와 같이 필요한 트랜지스터 T₉의 베이스-에미터간 전압은, 입력전압 V_i의 값을 감소시키지 않고 트랜지스터 T₉의 베이스의 전압을 증가시킴으로써 실현된다.

이와는 달리, 전압원 V₅ 및 저항 R₄의 순서는 반대이어도 된다. 그후, 트랜지스터 T_8a의 콜렉터는, 트랜지스터 T₉의 베이스에 접속되어야 한다.

도 14는 저항 R₂가 저항 R_2a,R_2b의 직렬 배치로 나타내어져 있고, 트랜지스터 T₉의 콜렉터가 제 1 전원단자 V_DD에 접속되지 않고 저항 R_2a,R_2b의 공통 접합에 접속된다는 점에서 도 13에 도시된 증폭단과는 다른 증폭단 AMPST로 이루어진 전자회로를 나타낸 것이다.

제 3 전류경로 CP₃와 폴드백 모드는 구현된다. 입력전류 I_i의 진폭이 또 다른 입력기준레벨 I_B를 초과하는 경우(도 4 및 도 5 참조), 트랜지스터 T₉는 제 2 전류경로 CP₂로부터 제거한다. 그 결과, 출력전류 I_o의 값은, 입력전류 I_i의 또 다른 증가값에 따라 감소된다. 저항 R_2a와 R_2b의 값들의 비율은, 트랜지스터 T₉가 결코 포화상태로 되지 않도록 결정되는 것이 바람직하다. 저항 R_2b의 적절한 값은 제로인 것으로 판명될 수도 있다. 그 경우에, 트랜지스터 T₉의 콜렉터는, 실제로 저항 R₂와 트랜지스터 T₂의 에미터의 공통 접속점에 접속되어 있다(도 13 참조).

최소값을 출력기준레벨 Io_mn이라고 하는 최소값보다 출력전류의 값이 낮아질 수 없는 최소 폴드백 모드를 구현하기 위해서, (도 4 및 도 5 참조) 약간의 추가의 조치를 취해야 한다. 예를 들면, 이 조치는, (출력기준레벨 Io_mn인) 출력전류 I_o의 특정값에서, 트랜지스터 T₉의 콜렉터-에미터간 전압이 너무 낮아서 트랜지스터 T₉가 포화상태로 되어서, 그것의 콜렉터 전류가 그 이상 어떠한 증가도 할 수 없도록, 상기 저항 R_2a와 R_2b의값의 비율을 선택하는 것이다. 실제로, 그러나, 상기 저항 R_2a와 R_2b의 값의 적절한 비율을 찾아서 이러한 결과를 증폭단 AMPST를 위한 다른 설계 요구사항과 충돌되지 않고서 얻는 것이 항상 가능한 것은 아니다. 더욱이, 상술한 것처럼, 트랜지스터 T₉의 포화상태는, 증폭단 AMPST의 복구시간을 증가시키기도 하므로 바람직한 상태는 아니다.

상기 내용 때문에, 최소 폴드백 모드의 구현을 위한 다른 조치는, 도 15의 전자회로에 기재되어 있다.

도 15는, 베이스, (본 예에서 에미터가 트랜지스터 T₉의 콜렉터에 접속된) 제 2 전류경로 CP₂에 연결된 에미터 및 제 1 전원단자 V_DD에 접속된 콜렉터를 갖는 트랜지스터 T₁₀와, 기준단자 B_RF에 접속된 입력 및, 출력을 갖는 버퍼 VB3와, 트랜지스터 T₁₀의 베이스와 버퍼 VB3의 출력 사이에 접속된 전압원 V₆를 더 구비한다는 점에서 도 14에 도시된 증폭단과는 다른 증폭단 AMPST로 이루어진 전자회로를 나타낸 것이다.

이에 따라, 제 4 전류경로 CP₄ 및 최소 폴드백 모드를 구현한다. 전압원 V₆에 의해 전달된 전압은, 출력전류 I_o의 진폭이 출력기준레벨 Io_mn보다 낮아지게 되는 경우, 트랜지스터 T₁₀이 (입력전류 I_i의 값의 또 다른 증가에 따라 값이 증가하는) 전류를 제 2 전류경로 CP₂에 전달하도록 선택된다. 이에 따라서, 출력전류 I_o의 값은 대략 일정하게 유지된다.

최소 폴드백 모드를 동시에 도 14에 따른 회로에서 구현하는 방식도, 정상모드에서 출력전류 I_o의 최소값 Io_mn을 결정한다. 약간의 응용에 대해서, 이것은 단 하나의 문제점도 없다.

도 16은 버퍼 VB3의 출력과 전압원 V₆ 사이에 접속된 저항 R₅를 더 구비한다는 점과, 상기 제 2 제어수단 SCM이 트랜지스터 T_8a의 베이스에 접속된 베이스, 트랜지스터 T_8a의 에미터에 접속된 에미터, 전압원 V₆와 저항 R₅의 공통 접합점에 접속된 콜렉터를 갖는 바이폴라 트랜지스터 T_8c를 더 구비한다는 점에서 도 15에 도시된 증폭단과는 다른 증폭단 AMPST로 이루어진 전자회로를 나타낸 것이다. 선택적으로, (도 16에 미도시), 상기 버퍼 VB3와 직렬로 추가의 전압원을 배치하여도 된다.

트랜지스터 T_8c는 증폭단이 정상모드상태에 있지 않은 경우 전류를 전달한다. 이에 따라 저항 R₅을 거쳐 전압이 생성된다. 이것은, 트랜지스터 T₁₀의 베이스의 전압을 증가시킨다. 이 때문에, 트랜지스터 T₁₀은 최소 폴드백 모드 동안 전류를 전도한다. 그러나, 증폭단이 정상모드 상태에 있는 경우, 트랜지스터 T_8c는 어떠한 전류도 전달하지 않는다. 이 때문에, 가상적으로 저항 R₅를 거친 전압이 없어서, 트랜지스터 T₁₀은 (전압원 V₆에 의해 전달된 전압의 값이 너무 크지 않도록 선택되면) 어떠한 전류도 전도되지 않는다.

그래서, 제 4 전류경로 CP₄는 정상모드에서 불활성이고, 출력전류의 값은 정상모드에서 최소값 Io_mn에 한정되지 않는다.

상기 개시된 전자회로의 구현에 여러 가지 변형을 가할 수도 있다는 것을 주목해야 한다. 예를 들면, P형 트랜지스터는 N형 트랜지스터로 대체되거나 이와는 반대로 대체되어도 된다. 그래서, 그것은 전압원과 전류원에 의해 각각 전달된 전압의 극성과 전류를 변경하는데 필요할 수도 있다. 또한, 다른 형태의 트랜지스터가 적합하기도 하다. 기본적으로, 제시된 모든 형태의 트랜지스터는, 다른 형태의 트랜지스터로 대체되어도 된다. 예를 들면, 트랜지스터 T₁ 및 T₂는 전계효과 트랜지스터에 의해 (모두) 대체되어도 된다. 트랜지스터 M₁은 바이폴라 트랜지스터로 대체되어도 된다. 또한, 전류 미러 CM은, (트랜지스터 T₁과 T₂를 종속접속하는) 추가로 종속접속 트랜지스터를 사용하거나, 입력 임피던스의 감소 및/또는 출력 임피던스의 증가를 위해 피드백 수단이 구비된 전류 미러와 같은 아주 복잡한 전류 미러로 구현되어도 된다.

또한, 전자회로는, IC에서 구현되거나 또는 개별 부품이 전체적으로/부분적으로 구비되어도 된다.

전자회로는, 출력신호를 제한하는 수단을 필요로 하고, 비교적 강한 입력신호가 비교적 약한 입력신호까지 감소될 때 매우 짧은 복구시간을 필요로 하는 모든 종류의 장치 및 시스템에서 적용되어도 된다.

Claims (10)

1. 입력신호(I_i)를 수신하는 입력(IP)과 출력신호(I_o)를 공급하는 출력(OP)을 갖는 증폭단(AMPST)을 구비하되, 동작시에, 상기 출력신호(I_o)의 강도는, 입력신호(I_i)의 강도가 입력기준레벨(I_A)을 초과하지 않는 한 증가하는 입력신호의 강도에 따라 증가하는, 전자회로에 있어서,

   상기 출력신호(I_o)의 강도는, 상기 입력신호(I_i)의 강도가 입력기준레벨(I_A)을 초과하지만 또 다른 입력기준레벨(I_B)을 초과하지 않은 경우 대략 일정하게 유지되고, 상기 출력신호(I_o)의 강도는, 상기 입력신호(I_i)의 강도가 상기 또 다른 입력기준레벨(I_B)을 초과한 경우 입력신호(I_i) 강도의 증가에 따라 감소하는 것을 특징으로 하는 전자회로.
2. 제 1 항에 있어서,

   상기 출력신호(I_o)의 강도는, 상기 입력신호(I_i)의 강도가 상기 또 다른 입력기준레벨(I_B)을 초과하는 경우, 출력기준레벨(Io_mn)보다 낮아질 수 없는 것을 특징으로 하는 전자회로.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 또 다른 입력기준레벨(I_B)은 대략 입력기준레벨(I_A)과 같은 것을 특징으로 하는 전자회로.
4. 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,

   상기 입력신호(I_i)는 입력전류(I_i)이고, 상기 출력신호(I_o)는 출력전류(I_o)인 것을 특징으로 하는 전자회로.
5. 제 4 항에 있어서,

   상기 증폭단(AMPST)은, 입력(IP)과 공통노드(cn) 사이에 접속된 제 1 전류경로(CP₁)와, 출력(OP)과 공통노드(cn) 사이에 접속된 제 2 전류경로(CP₂)와, 입력(IP)과 공통노드(cn) 사이에 접속되어 공통노드(cn)에서는 전압(V_cn)을 제어하고 공통노드(cn)에 전류(I₂)를 공급하되, 상기 입력신호(I_i)의 강도가 입력기준레벨(I_A)을 초과한 경우 공통노드(cn)에 대한 전류(I₂)를 제한하는 제한수단(LMT)을 포함한 제 1 제어수단(FCM)과, 입력신호(I_i)의 강도가 입력기준레벨(I_A)을 초과한 경우 보상전류(I_cmp)를 입력(IP)에 공급하는 제 2 제어수단(SCM)을 구비한 것을 특징으로 하는 전자회로.
6. 제 5 항에 있어서,

   상기 증폭단(AMPST)은, 입력신호(I_i)의 강도가 또 다른 입력기준레벨(I_B)을 초과한 경우 출력전류(I_o)의 강도가 입력신호(I_i)의 증가하는 강도에 따라 감소되도록, 입력(IP)에 연결된 제 1측과, 상기 제 2 전류경로(CP₂)에 연결되어 제 2 전류경로(CP₂)로부터 전류를 제거하는 제 2 측을 갖는 제 3 전류경로(CP₃)를 더 구비한 것을 특징으로 하는 전자회로.
7. 제 6 항에 있어서,

   상기 증폭단(AMPST)은, 제 2 전류경로(CP₂)에 연결되어, 입력신호(I_i)의 강도가 또 다른 입력기준레벨(I_B)을 초과한 경우 출력전류(I_o)가 출력기준레벨(Io_mn)보다 낮지 않도록 전류를 제 2 전류경로(CP₂)에 공급하는 제 4 전류경로(CP₄)를 더 구비한 것을 특징으로 하는 전자회로.
8. 디스크(DSK)에 데이터를 저장하는 광원(LS)과, 그 디스크(DSK)로부터 데이터를 검출하는 수광수단(PHDS)을 구비한 광학/광자기 디스크 레코딩장치에 있어서,

   상기 장치는, 선행하는 청구항 중 어느 한 항에 기재된 전자회로를 구비하고, 상기 증폭단(AMPST)의 입력신호(I_i)가 수광수단(PHDS)에 의해 전달된 신호(A;B;C;D)에 응답하는 것을 특징으로 하는 광학/광자기 디스크 레코딩장치.
9. 입력신호(I_i)가 출력신호(I_o)로 변환되고, 상기 출력신호(I_o)의 강도가, 입력신호(I_i)의 강도가 입력기준레벨(I_A)을 초과하지 않는 한 증가하는 입력신호(I_i)의 강도에 따라 증가하고, 상기 출력신호(I_o)의 강도가, 입력신호(I_i)의 강도가 입력기준레벨(I_A)을 초과하지만 또 다른 입력기준레벨(I_B)을 초과하지 않는 경우 대략 일정하게 유지되며, 상기 출력신호(I_o)의 강도가, 입력신호(I_i)의 강도가 또 다른 입력기준레벨(I_B)을 초과하는 경우, 증가하는 입력신호(I_i)의 강도에 따라 감소하는 것을 특징으로 하는 방법.
10. 제 9 항에 있어서,

    상기 출력신호(I_o)의 강도는, 상기 입력신호(I_i)의 강도가 또 다른 입력기준레벨(I_B)을 초과하는 경우 출력기준레벨(Io_mn)보다 낮아지지 않는 것을 특징으로 하는 방법.