JP2006503393A - 増幅器段の出力信号を制限するための手段 - Google Patents

増幅器段の出力信号を制限するための手段 Download PDF

Info

Publication number
JP2006503393A
JP2006503393A JP2004544550A JP2004544550A JP2006503393A JP 2006503393 A JP2006503393 A JP 2006503393A JP 2004544550 A JP2004544550 A JP 2004544550A JP 2004544550 A JP2004544550 A JP 2004544550A JP 2006503393 A JP2006503393 A JP 2006503393A
Authority
JP
Japan
Prior art keywords
input
current
reference level
output
strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004544550A
Other languages
English (en)
Inventor
ヨング，ゲルベン，ダブリュ． デ
ブレケルマンズ，ヨハネス，エイチ．，エイ．
ベルゲルヴォエ，ヨゼフ，アール．，エム．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006503393A publication Critical patent/JP2006503393A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing
    • G11B7/0053—Reproducing non-user data, e.g. wobbled address, prepits, BCA
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G11B7/1263—Power control during transducing, e.g. by monitoring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13—Optical detectors therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

【課題】 過大駆動されることなく、広いダイナミック・レンジを持つ入力信号を自律的に扱うことができる電子回路、それを用いた装置、および、その方法を提供すること。
【解決手段】 過大駆動されることなく、相対的に広いダイナミック・レンジを持つ入力電流(Ii)を自律的に扱うことができる電子回路が、提供される。その電子回路は、前記入力電流(Ii)を受け取るための入力(IP)、および、出力電流(Io)を供給するための出力(OP)を持つ増幅器段(AMPST)を有し、それによって、作動中に、前記出力電流(Io)の強度は、前記入力電流(Ii)の強度が、入力基準レベルを超過していない限り、前記入力電流(Ii)の強度増加に応答して増加する。前記入力電流(Ii)の前記強度が、前記入力基準レベルを超過しているが、さらなる入力基準レベルを超過していないときに、前記出力電流(Io)の前記強度は、ほぼ一定に保たれる。前記入力電流(Ii)の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力電流(Io)の前記強度は、前記入力電流(Ii)の強度増加に応答して減少する。前記増幅器段(AMPST)は、前記入力(IP)を形成する入力、前記出力(OP)を形成する出力、および、コモン・ノード(cn)を持つカレント・ミラー(CM)を有してもよい。前記増幅器段(AMPST)は、さらに、前記入力(IP)に接続された入力、および、前記コモン・ノード(cn) に接続された出力を持つ第1の制御手段(FCM)を有する。第1の制御手段(FCM)は、前記コモン・ノード(cn)への電流(I2)、および、前記コモン・ノード(cn)の電圧(Vcn)を制御する。前記第1の制御手段(FCM)は、前記入力電流(Ii)の値が、前記入力基準レベルを超過しているときに、前記電流(I2)を制限するための制限手段(LMT)を有する。したがって、前記入力電流および前記出力電流の両方（IiおよびIo）が、制限される。前記入力(IP)に電流(I)を供給する電流源(IS)の飽和状況を防止するために、前記増幅器段(AMPST)は、前記入力電流(Ii)が、前記入力基準レベルを超過しているときに、前記入力(IP)に補償電流(Icmp)を供給するための第2の制御手段(SCM)を有してもよい。前記カレント・ミラー(CM)は、一般に知られているように、前記カレント・ミラー(CM)のコアを形成する第1の電流パス(CP1)および第2の電流パス(CP2)を有する。前記入力電流(Ii)の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記入力電流(Ii)の強度増加に応答しての前記減少が、前記第2の電流パス(CP2)から電流を抜き取る第3の電流パス(CP3)によって実施される。任意選択に、前記出力電流(Io)の値が、低くなりすぎることが可能になることを防止するために、前記第2の電流パス(CP2)に電流を供給する第4の電流パス(CP4)を実施してもよい。本発明の電子回路は、最大出力電流を制限する手段を必要とする全ての電子システム（CD装置のような）に、有利に適用することができる。

Description

本発明は、入力信号を受け取るための入力、および、出力信号を供給するための出力を持つ増幅器段を有する電子回路であって、作動中に、前記出力信号の強度は、前記入力信号の強度が、入力基準レベルを超過していない限り、前記入力信号の強度増加に応答して増加する電子回路に関するものである。
そのような電子回路は、一般的な到達水準から公知である。おびただしい電子システムにおいて、増幅器が、信号を増幅するために必要とされる。一般に、相対的に弱い入力信号が、相対的に強い出力信号に変換される。多くの場合に、増幅器は、いくつかの増幅器段を有する。入力信号のダイナミック・レンジが、非常に広い場合がある。それは、増幅器段の1つ以上に、過大駆動を引き起こすことがある。これは、常に重大問題であるというわけではない。実際、多くの応用において、相対的に強い入力信号は、ある所望のレベル以上の出力信号に増幅することはできないことが、認識されている。増幅器段が、過大駆動されると、それは、1つ以上のバイポーラ・トランジスタ（その増幅器段に実施されていれば）の動作を飽和領域に陥らせるか、または、1つ以上の電界効果トランジスタ（その増幅器段に実施されていれば）の動作を飽和領域から逸出させる。そのような過大駆動が、生じてしまった後、入力信号が、減少すると、増幅器は、短時間内で、より弱い入力信号を完全に増幅するように、直ちに回復しなければならない。しかしながら、バイポーラ・トランジスタの動作が、飽和領域から抜け出すには、ある時間を必要とし、また、電界効果トランジスタの動作が、再び飽和領域に到達するには、ある時間を必要とする。このような理由によって、増幅器は、回復のために、ある時間を必要とする。増幅器に非常に短い回復時間を必要とする応用が、存在する。非常に短い回復時間を保証するのに非常に良い方策は、回復時間に影響を及ぼすかもしれないトランジスタが、その正常なバイアス状態から逸出することができないように、即ち、バイポーラ・トランジスタの動作が、決して飽和領域に陥らないように、また、電界効果トランジスタの動作が、決して、飽和領域から逸出しないように実施されたクリッピング手段を、増幅器に与えることである。
特許文献1は、光ディスク媒体上へのレーザ・ビームによる照射を通して、データを読み出し、また、記録するための光ディスク記録デバイスを開示している。そのデバイスは、光ディスク媒質からの反射光から成る入力を受け取って、再生信号を検出するための光検出回路を有する。増幅器が、その再生信号を増幅して、モニタリングのために、その増幅された再生信号を出力する。記録モードにおいては、高強度レーザ・パルスが、光ディスク媒体上に合焦される。これらのパルス同士の間において、トラッキング情報、および、例えば、いわゆるウォブル信号を得るために、情報の読み出し（読み出しモードにおけるように）も、なさなければならない。高密度レーザ・パルスは、増幅器内に置かれた光検出回路からの信号を、相対的に高振幅とする。これは、増幅器を過大駆動するかもしれない。その結果、増幅器の回復時間は、長すぎるようになるかもしれない。この問題を克服するための1つの方策が、いわゆる記録ゲート信号の制御の下で、光検出回路から電流を差し引き去る電流差し引き手段を加えることによって、提案されている。利得制御回路を、光検出回路と増幅器との間に加える代替の解決法が、提案されている。この場合、利得制御回路の利得も、記録ゲート信号の制御下に置かれる。
提案されている両解決法の1つの欠点は、それらが、増幅器の過大駆動を防止するために、追加情報（例えば、記録ゲート信号）および追加回路を必要とするということである。言い換えれば、増幅器は、過大駆動される危険なしに、自律的に、その増幅タスクを遂行することができない。
米国特許第6,108,293号明細書
したがって、本発明の1つの目的は、過大駆動されることなく、相対的に広いダイナミック・レンジを持つ入力信号を自律的に扱うことができる電子回路を提供することである。
この目的のために、本発明によれば、冒頭のパラグラフにおいて定義されたタイプの電子回路は、前記入力信号の前記強度が、前記入力基準レベルを超過しているが、さらなる入力基準レベルを超過していないときに、前記出力信号の前記強度が、ほぼ一定に保たれ、そして、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力信号の前記強度が、前記入力信号の強度増加に応答して減少することを特徴とする。
増幅器段の過大駆動は、入力基準レベルを適切に定めることによって、防止することができる。入力基準レベルを適切に定めることによって、入力基準レベルよりも大きくない振幅を持つ入力信号は、増幅器段によって、ノーマル・モード（通常、これは、程度の差はあっても、線形増幅を意味する）で、即ち、クリッピングなしに増幅されることになる。増幅器段は、このノーマル・モードにおいて、増幅器段の回復時間に影響を及ぼすであろうトランジスタが、ノーマルにバイアスされているように、即ち、それらのトランジスタの動作が、望ましくなく飽和領域に陥ったり、飽和領域から逸出したりすることのないように、その大きさが決められる。入力信号の振幅が、入力基準レベルよりも大きいが、まだ、さらなる入力基準レベルよりも大きくないときに、増幅器段は、クリッピング・モードにある。出力信号は、クリッピング・モードにおいて、一定に保たれる。そのクリッピングは、増幅器段のトランジスタが、そのノーマル・バイアス状態を保持するように遂行される。
原理的には、本発明の電子回路は、1つしか増幅器段を持たなくてもよい。しかしながら、通常、複数の増幅器段が、用いられる。例えば、2つの増幅器段を用いると、第1の増幅器段にしか、当該クリッピング手段を設けなくても十分かもしれない。結局、この状況においては、第2の増幅器段の入力信号を形成する、第1の増幅器段の出力信号の振幅は、第1の増幅器段の入力信号の振幅が、入力基準レベルを超過しているときには、既にクリップされている。しかしながら、本発明の増幅器段は、常に第1段でなければならないわけではないということは、強調されるべきである。いくつかの本発明の増幅器段を、選択的に適用してもよい。
入力信号の振幅が、さらなる入力基準レベルよりも大きいときには、増幅器段は、フォールドバック・モードにある、即ち、出力信号の振幅は、もはや一定に保たれずに、入力信号の振幅のさらなる増加とともに減少する。これは、電子回路の電力消費が減少するという利点を持つ。
本発明の一実施態様は、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力信号の前記強度が、出力基準レベルより低くなることができないことを特徴とする。それによって、増幅器段中のトランジスタを通る電流が、非常に低くなってしまう、例えば、0になってしまうことが可能になることが、防止される。これは、トランジスタが、低速反応することを防止する。出力信号が、当該出力基準レベルに達していると、この状況は、さらに、最小フォールドバック・モードと名づけられる。したがって、（最小）フォールドバック・モードからノーマル・モードへの増幅器の回復時間が、さらに、減少する。本発明の増幅器段に続く、他の如何なる増幅器段も、より高速に回復する。
本発明の一実施態様は、前記さらなる入力基準レベルが、前記入力基準レベルに、ほぼ等しいことを特徴とする。これは、クリッピング・モードが、ここでは、存在しないことを意味する。したがって、入力信号の振幅が、入力基準レベルを超過すると、増幅器は、直ちに、フォールドバック・モードに入る。これは、増幅器段の平均電力消費が、さらに減少するという利点を持つ。他の1つの利点は、増幅器段の実施が、いくぶん、より複雑でないということである。
しかしながら、クリッピング・モードの存在は、有利であるかもしれない。例えば、入力信号のダイナミック・レンジが、入力基準レベルを、かろうじて超過していないようなものである場合には、何らかのノイズ（それは、残念ながら、常に、信号中に存在する）の存在が、ノイズの正の値の間に、入力基準レベルを超過させ、ノイズの負の値の間に、超過させないかもしれない。これは、HFノイズを、この場合、LFノイズに変換することができるので、出力信号に歪みを引き起こす。さらに、DC成分が、このクリッピングによって導入される。しかしながら、そのような状況において、クリッピング・モードが、存在しなければ、増幅器は、ノイズの正の値の間に、フォールドバック・モードに入る。これは、前述と同じ歪みを引き起こすが、しかし、はるかに高いレベルで引き起こす。したがって、増幅器段にクリッピング・モードを実施することが、望ましいことであるか否かは、電子回路の設計パラメータに依存する。
本発明の一実施態様は、前記入力信号が、入力電流であり、また、前記出力信号が、出力電流であることを特徴とする。実際、本発明は、電流ドメインで、最も容易に実施することができる。そうすると、増幅器段のコアは、1つのカレント・ミラー利得を持ってもよい（単純な）カレント・ミラーによって実施することができる。
それに代えて、本発明を、電圧ドメインに実施してもよい。これは、電子回路の入力信号が電流であるときでさえ、また、出力信号も、電流であるときでさえ、可能である。そのときには、入力信号を、電流−電圧変換器に入力し、電圧ドメインにおいて本発明の原理を適用し、次に、電圧−電流変換器によって、電圧を、電流に変換し直すことが可能である。
前記増幅器段の前記入力信号および出力信号が、電流である本発明の一実施態様は、前記増幅器段が、前記入力とコモン・ノードとの間に結合された第1の電流パス；前記出力と前記コモン・ノードとの間に結合された第2の電流パス；前記コモン・ノードの電圧を制御し、そして、前記コモン・ノードに電流を供給するために、前記入力と前記コモン・ノードとの間に結合された第1の制御手段であって、前記入力信号の前記強度が、前記入力基準レベルを超過しているときに、前記コモン・ノードへの前記電流を制限するための制限手段を有する第1の制御手段；および、前記入力信号の前記強度が、前記入力基準レベルを超過しているときに、前記入力に補償電流を供給するための第2の制御手段、を有することを特徴とする。第1および第2の電流パスは、協働して、カレント・ミラーを形成する。通常、カレント・ミラーは、入力、出力、および、通常、電源端子に接続されるコモン基準点を持つ。この場合、このように形成されたカレント・ミラーの入力は、実際に、増幅器段の入力であり、したがって、信号電流源から電流を受け取る。カレント・ミラーの出力は、実際に、増幅器段の出力である。コモン・ノードと名づけられるコモン基準点は、本発明においては、電源端子に接続されずに、第1の制御手段に接続される。これは、コモン・ノードの電圧を制御することを可能にするだけではなく、コモン・ノードへの最大電流を制限することを可能にする。入力電流レベルが、入力基準レベルよりも高くなると、コモン・ノードへの電流が、第1の制御手段の内部の制限手段によって制限される。そのような状況では、信号電流源からの電流を、増幅器段の入力に完全に入れることは、もはやできない。これは、信号電流源の飽和状況を引き起こし、それによって、信号電流源は、より少ない電流しか送出しないように強いられる。一般に、これは、好ましくない状況である。しかしながら、この状況は、入力信号の強度が、入力基準レベルを超過しているときに、入力に補償電流を供給する、第2の制御手段の存在によって防止される。
本発明の一実施態様は、前記増幅器段が、前記第2の電流パスから電流を抜き取るために、前記入力に結合された第1サイド、および、前記第2の電流パスに結合された第2サイドを持つ第3の電流パスを、さらに、有し、それによって、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力電流の前記強度が、前記入力信号の強度増加に応答して減少することを特徴とする。これは、フォールドバック・モードの実施の一例である。この電流の一部の抜き取りは、別個の電流手段によって達成されるのではなくて、信号電流源によって送出される電流の剰余の部分（の一部）を用いることによって達成される。これは、増幅器段の電力消費を減少させる。
本発明の一実施態様は、前記増幅器段が、前記第2の電流パスに電流を供給するために、前記第2の電流パスに結合された第4の電流パスを、さらに、有して、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力電流が、前記出力基準レベルより低くなることが可能になることを防止することを特徴とする。これは、最小フォールドバック・モードの実施の一例である。第2の電流パスへの第4の電流パスの結合は、第3の電流パスの第2サイドに一致してもよい。しかしながら、これは、必要不可欠なことではない。
本発明は、また、光／光磁気ディスク記録装置に関するものである。ディスク上にデータを記憶させるための光源、および、前記ディスクから前記データを検出するための受光手段をもつ、本発明の光／光磁気ディスク記録装置は、増幅器段の入力信号が、前記受光手段によって送出される信号に応答する、本発明の電子回路を有することを特徴とする。
光源は、通常、レーザである。高強度の光パルスが、光ディスク上にデータを書き込むために用いられる。そのようなディスクは、例えば、CD（コンパクト・ディスク）、DVD（デジタル多用途ディスク）、または、BD（ブルーレイ・ディスク、以前はDVRと名づけられていた）である。その装置は、（前置）増幅器および集積フォトダイオードを持つICである、いわゆるPDIC（フォトダイオード集積回路）を有し、後者の集積フォトダイオードは、ディスクからのデータを検出するための受光手段として働く。PDICは、読み出し／書き込み処理をモニタするために用いられる。書き込み処理中にPDICを過大駆動しないためには、低増幅器利得が、必要である。しかしながら、高強度光パルス同士の間の信号部分も、それらが、サーボ情報、トラックアドレス、および、ウォブル信号を含んでいるから、読み出さなければならない。しかしながら、低増幅器利得では、それらの信号部分が、オフセットおよびノイズの中に埋もれるから、それらの信号部分を処理することができない。これは、それらの信号部分が、実際、小さな振幅（読み出し処理中の信号の振幅と同程度の）しか持たないからである。したがって、高増幅器利得が、必要とされる。
したがって、一方では、高増幅器利得が、書き込み処理中に、高強度光パルス同士の間の弱い信号部分を処理するために必要とされ、他方では、低増幅器利得が、PDICを過大駆動することなく、（反射）高強度光パルスをモニタするために必要とされる。理論においては、低利得パスと高利得パスとを切り替えることが可能である。実際には、これは、増幅器ステージに非常に高い安定要件を課するから、実施することが困難になる。
本発明の電子回路の実施は、それが、過大駆動されることなく、入力信号の非常に広いダイナミック・レンジを扱うことができる、本発明の増幅器段を有するから、この困難を克服する。
本発明の電子回路は、出力信号を制限するための手段を必要とする全ての電子システム、および、相対的に強い入力信号が、相対的に弱い入力信号に減少するときに、非常に短い回復時間を必要とする全ての電子システムに、有利に適用することができる。したがって、この電子回路は、例えば、周波数変調または位相変調を用いるとき、強い信号のクリッピングが、情報の歪みを引き起こさない、例えば、受信機（ラジオ、テレビジョンのような）の高周波数部に、用いることができる。その受信機が、非常に一般に用いられている「スーパー・ヘテロダイン・タイプ」ならば、本発明の増幅器段を、いわゆる中間周波数部に実施することもできる。
本発明には、さらに、入力信号が、出力信号に変換され、そして、前記出力信号の強度は、前記入力信号の強度が、入力基準レベルを超過していない限り、前記入力信号の強度増加に応答して増加し、そして、前記入力信号の前記強度が、前記入力基準レベルを超過しているが、さらなる入力基準レベルを超過していないときに、前記出力信号の前記強度が、ほぼ一定に保たれ、そして、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力信号の前記強度が、前記入力信号の強度増加に応答して減少する方法が、含まれる。
任意選択に、さらなる入力基準レベルを、入力基準レベルに等しく選んでもよい。これは、入力信号の強度が、入力基準レベルを超過しているときに、出力信号が、入力信号の強度増加に応答して、直ちに減少する効果を持つ。
本発明の方法の一実施態様は、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力信号の前記強度が、出力基準レベルより低くならないことを特徴とする。
本発明を、添付される図面を参照して、より詳細に記述する。
それらの図において、同等の機能または目的を持つ部分または要素には、同一の参照記号が附される。
図1は、光源LS、ハーフプリズムHP、対物レンズOL、フォト・ダイオードPHDS、および、電子処理手段PRを有する光ディスク・ドライブ記録／読み出し装置の簡略図である。
読み出しモードにおいては、光（または、光磁気）ディスクDSK上に記憶されている情報を検索しなければならない。通常、レーザ・デバイスである光源LSは、ハーフプリズムHPを部分的に通り抜ける光ビームを放射する。その後、その光は、対物レンズOLによって、DSKの情報層に合焦される。情報層は、いわゆるピットおよびランドを有してもよい。これらのピットおよびランドは、実際には、情報を表わす論理「0」、「1」値である。したがって、情報は、2進（かつ、デジタル）形式で記憶される。ランド上に入射した光は、強く後方反射される。ピット上に入射した光も、後方反射されるが、その程度は、より少ない。したがって、ディスクDSKからの反射光を検出することによって、記憶されている論理「0」、「1」値を検索することができる。反射光は、部分的に鏡面反射されて、光受け取り手段によって受け取られる。光受け取り手段は、例えば、フォト・ダイオードPHDSによって実施される。通常、フォトダイオードPHDSは、処理手段PRに、別々の信号を送出するためのいくつかの部分を有する。この例においては、フォト・ダイオードPHDSは、4つの部分を有しており、したがって、4つの別々の信号A, B, C, Dが、送出される。多くの場合において、フォト・ダイオードPHDSと処理手段PRとは、しばしば、PDIC（フォト・ダイオード集積回路）と名づけられる、単一のIC（集積回路）に構築される。処理手段PRは、（通常）4つの信号A, B, C, Dの和を通して、情報を検索する。他の情報も、4つの信号A, B, C, Dの種々の組み合わせによって得られる。したがって、サーボ情報、トラック・アドレス、ウォブル信号等々を、同様に、このように検索することができる。
記録（書き込み）モードにおいて、ディスク上に情報を登録するためのいくつかの方策がある。実際にピットおよびランドを生成する方法（その方法は、ROMディスクの製造において、通常、用いられる）を用いる代わりに、他の方法が、記録可能なディスクに対しては、通常、用いられる。ディスクDSKは、例えば、光を部分的に反射する染料を供給されている。記録中、染料の反射率は、光ディスクDSK上への高強度のレーザ・パルスL1（図3を参照のこと）の合焦の結果として低下する。論理「0」、「1」値を、記憶させることができ、そして、それを、(その後)、ディスクDSKからの反射光の検出を通して検索することができる。ディスクDSKの情報層として染料を用いる代わりに、情報を登録するための代替原理、例えば、いわゆる「相転移原理」を応用してもよい。この後者の原理においては、結晶性物質が、光ディスクDSK上への高強度レーザ・パルスL1の合焦の結果として、非晶性物質に、（または、その逆に）変換される。
記録モードを、図1および図3を参照して、さらに説明する。高強度レーザ・パルスL1が、光ディスクDSK上に合焦される。レーザ・パルスL1のレーザ・パワーLPの最大値を、WL（「書き込みレベル」）と名づける。反射光パワーを、光「パルス」L2と名づける。レーザ・パルスL1の始めから終わりまでの間に、反射光「パルス」L2は、減少していく。例えば、時刻t1とt2との間の期間を参照されたい。これは、反射光「パルス」L2を測定することによって、反射率を制御する可能性を与える。レーザ・パルスL1同士の間においては、トラッキング情報等々を得るために、情報の読み出し（読み出しモードにおけるように）も、なさなければならない。したがって、この情報が、例えば、時刻t2とt3との間で、読み出される。そのとき、レーザ・パルスL1のレーザ・パワーLPの値は、はるかに小さくなる。この値を、RL（「読み出しレベル」）と称する。
したがって、記録モードにおいては、処理手段PRは、高強度の反射光も、低強度の反射光も処理しなければならない。その結果、4つの信号A, B, C, Dの1つ以上のダイナミック・レンジは、非常に広いかもしれない。これは、増幅器段に非常に高い安定要件を課するから、処理手段PR内で実施された増幅器段に関して問題を引き起こす場合がある。この問題（それは、本発明の適用によって解決される）のさらなる解明のために、ここで、図2も参照する。フォトダイオードPHDSによって送出される信号Aだけを、一例として、さらに検討する。光ディスクドライブ装置の記録モードだけを、以下に検討する。
図2は、相対的に高い利得G1を持つ第1の利得パスGPTH1、および、相対的に低い利得G2を持つ第2の利得パスGPTH2を示している。第1の利得パスGPTH1は、高強度レーザ・パルスL1同士の間の弱い信号（「RL」レベルの）を増幅する働きをする。第2の利得パスGPTH2は、はるかに強い強度を持つ反射光「パルス」L2を増幅する働きをする。強い信号の処理（例えば、時刻t1とt2との間の）中に、第1の利得パスGPTH1の1つ以上の増幅器段が、過大駆動されるであろう。特別の措置が取られなければ、これは、1つ以上のバイポーラ・トランジスタ（実施されていれば）の動作を飽和領域に陥らせるか、または、1つ以上の電界効果トランジスタ（実施されていれば）の動作を飽和領域から逸出させるであろう。そのような過大駆動が、生じてしまった後、信号Aの振幅が、減少する（例えば、時刻t2とt3との間で）と、第1の利得パスGPTH1は、短時間内に、弱い信号Aを完全に増幅するために早急に回復しなければならない。しかしながら、バイポーラ・トランジスタの動作が、飽和領域から抜け出すには、ある時間を必要とし、また、電界効果トランジスの動作が、再び飽和領域に到達するには、ある時間を必要とする。このような理由によって、第1の利得パスGPTH1は、回復のために、ある時間を必要とする。この回復時間は、光ディスク・ドライブ装置の最大記録速度を低下させ、したがって、望ましくない。
第1の利得パスGPTH1に実施される、少なくとも1つの本発明の増幅器段を持つ本発明の電子回路を適用することによって、この最大記録速度を著しく上昇させることができる。
図4は、本発明の原理を明確にするための信号図を示している。この信号図は、本発明の増幅器段の信号伝達関数G1を表わしており、信号Aは、その増幅器段の入力信号を形成し、また
は、その増幅器段の出力信号である。入力信号Aの振幅が、入力基準レベルIAよりも大きくない限り、増幅器段は、いわゆるノーマル・モードにある。このとき、信号伝達関数G1は、この例においては、ほぼ一定である。したがって、入力信号Aは、線形に増幅される。（しかしながら、このノーマル・モードにおける線形増幅は、多くの応用において望ましいことであるが、必要不可欠なものではないということに注意されたい。）入力基準レベルIAの値は、高強度レーザ・パルスL1同士の間の弱い信号の最大振幅（「RL」レベルの）に等しいか、または、それより高くなるように選ばなければならない。
レーザ・パルスL1の印加中、ここでは入力信号Aによって表わされている反射光「パルス」L2は、入力基準レベルIAよりも大きい振幅を持つ。（これらの反射光「パルス」L2は、第2の利得パスGPTH2を介してモニタされる。）しかしながら、振幅が、さらなる入力基準レベルIBよりも大きくなければ、増幅器段は、いわゆるクリッピング・モードにある。このとき、出力信号
は、この例においては、ほぼ一定に保たれる。入力信号Aの振幅が、さらなる入力基準レベルIBを超過すると、増幅器段は、いわゆるフォールドバック・モードになる。フォールドバック・モードにおいては、出力信号
の振幅に対して、最小値を、必ず設定するのが好ましい。この最小値を、出力基準レベルIomnと名づける。入力信号Aの振幅が、非常に大きく、そのため、出力信号の振幅が、出力基準レベルIomnに達しているとき、増幅器段は、いわゆる最小フォールドバック・モードにある。したがって、これは、入力信号Aが、一層さらなる入力基準レベルICを超過するときに、生じる。
図5は、さらなる入力基準レベルIBが、入力基準レベルIAに等しいという点で、図4に示されている信号図と異なる信号図を示している。したがって、入力信号Aが、入力基準レベルIAを超過すると、増幅器段は、ただちに、（最小）フォールドバック・モードに入る。
図6は、入力IP、出力OP、および、コモン・ノードcnを持つカレント・ミラーCMを有する増幅器段AMPSTを示している。カレント・ミラーCMは、入力IPとコモン・ノードcnとの間に結合された第1の電流パスCP1、および、出力OPとコモン・ノードcnとの間に結合された第2の電流パスCP2を有する。増幅器段AMPSTは、さらに、制限手段LMTを有する第1の制御手段FCMを有する。第1の制御手段FCMは、入力IPとコモン・ノードcnとの間に接続されている。電流Iiを供給する入力電流源JSが、入力IPに接続されている。入力電流源JSは、例えば、フォト・ダイオードPHDS（図1を参照のこと）を表わし、したがって、電流Iiは、4つの信号A, B, C, Dの組合せ、例えば、信号Aを表わす。第1の制御手段FCMは、コモン・ノードcnの電圧Vcnを制御して、コモン・ノードcnに電流I2を供給する。電流I2は、第1および第2の電流パスCP1およびCP2に電流を供給する。電流I2は、第1および第2の電流パスCP1およびCP2に送り込まれる。この例においては、第1の制御手段FCMの入力電流I1が、0に等しいから、第1の電流パスCP1の電流値は、電流Iiの値に等しい。第2の電流パスCP2の電流Ioが、増幅器段AMPSTの出力電流を形成する。
増幅器段AMPSTが、ノーマル・モードにあれば、電流Iiが、（線形に）増幅されて、出力電流Ioになる。その増幅値は、電流パスCP1およびCP2によって定められる、いわゆるカレント・ミラー比によって決定される。増幅器段AMPSTが、クリッピング・モード（または、図5に示されるような状況においては、フォールドバック・モード）に入ると、制限手段LMTが、電流I2の値を制限する。これは、入力信号Iiの振幅が、入力基準レベルIA（図4, 5を参照のこと）を超過するとき、生じる。その結果、電流IiおよびIoの両方が、制限される。電流Ioの最大値は、図4および図5に示されている値Iomxに一致する。電流Iiも、制限される（そして、電流I1は、0に等しい）から、入力電流も、制限されて、したがって、もはや、電流源JSによって完全には決定づけられない。これは、事実上、信号電流源JSの飽和状況を意味する。
図7は、入力信号Iiの大きさが、入力基準レベルIAを超過しているときに、入力IPに、補償電流Icmpを供給するための第2の制御手段SCMを、さらに、有するという点で、図6に示されているものとは異なる増幅器段AMPSTを示している。これは、信号電流源JSの当該飽和状況を防止する。
図8は、入力IPに結合された第1サイドと、第2の電流パスCP2に結合された第2サイドとを持つ第3の電流パスCP3；および、第2の電流パスCP2に結合された第4の電流パスCP4を、さらに、有するという点で、図7に示されているものとは異なる増幅器段AMPSTを示している。
増幅器段AMPSTが、フォールドバック・モードにあるとき、第3の電流パスCP3は、第2の電流パスCP2から電流を抜き取り、その結果、出力電流Ioの振幅が、入力信号Iiの強度増加に応答して減少する。これは、入力信号Iiの振幅が、さらなる入力基準レベルIB（図4, 5を参照のこと）を超過しているときに、生じる。
入力信号Iiの振幅が、一層さらなる入力基準レベルIC（図4, 5を参照のこと）を超過しているときに、第4の電流パスCP4が、第2の電流パスCP2に電流を供給する。これは、出力電流Ioの値が、出力基準レベルIomnよりも小さくなることができない最小フォールドバック・モードを実施する。
図9は、第1の制御手段FCMと、入力IP、出力OPおよびコモン・ノードcnを持つカレント・ミラーCMとを有する増幅器段AMPSTを有する電子回路を示している。増幅器段AMPSTは、増幅器段AMPSTの第1の電源端子VDDと、第2の電源端子VSSとの間に接続されている電圧源VSによって電力を供給される。増幅器段AMPSTの入力電流および出力電流が、それぞれ、IiおよびIoと名づけられている。カレント・ミラーCMは、それぞれがベース、エミッタおよびコレクタを持つバイポーラ・トランジスタT1およびT2；レジスタR1およびR2；および、キャパシタC1およびC2を有する。トランジスタT1およびT2のベースは、基準端子BRFに接続されている。電圧源V1は、基準端子BRFと第2の電源ターミナルVSSとの間に接続されている。トランジスタT1およびT2のコレクタは、それぞれ、入力IPおよび出力OPに接続されている。レジスタR1は、コモン・ノードcnと、トランジスタT1のエミッタとの間に接続されている。レジスタR2は、コモン・ノードcnと、トランジスタT2のエミッタとの間に接続されている。キャパシタC1は、コモン・ノードcnと、トランジスタT1のコレクタとの間に接続されている。キャパシタC2は、コモン・ノードcnと、トランジスタT2のコレクタとの間に接続されている。トランジスタT1とレジスタR1（と、任意選択に、さらに、キャパシタC1）とは、協働して、第1の電流パスCP1を形成する。トランジスタT2とレジスタR2（と、任意選択に、さらに、キャパシタC2）とは、協働して、第2の電流パスCP2を形成する。
第1の制御手段FCMは、ベース、エミッタおよびコレクタを持つバイポーラ・トランジスタT3；ゲート、ソースおよびドレインを持つ電界効果トランジスタM1；レジスタR3；電流源J1；および、入力および出力を持つバッファVB1を有する。トランジスタM1のドレインは、第1の電源端子VDDに接続されている。トランジスタM1のゲートは、入力IPに接続されている。レジスタR3は、トランジスタM1のソースと、第2の電源端子VSSとの間に接続されている。トランジスタT3のベースは、トランジスタM1のソースに接続されている。トランジスタT3のエミッタは、第2の電源端子VSSに接続されている。バッファVB1の入力は、トランジスタT3のコレクタに接続されている。バッファVB1の出力は、コモン・ノードcnに接続されている。電流源J1は、第1の電源端子VDDと、バッファVB1の入力との間に接続されている。
電圧源V1は、トランジスタT1およびT2のベースに、DCバイアス電圧を供給する働きをする。トランジスタM1とレジスタR3とは、協働して、いわゆるソース・フォロワを形成する。カレント・ミラーCM、ソース・フォロワ、電流源J1によってバイアスされるトランジスタT3、および、バッファVB1は、協働して、いわゆる帰還ループを形成する。この帰還ループは、コモン・ノードcnの電圧Vcnを制御する。それは、また、コモン・ノードcnへの電流I2も制御する。トランジスタT1のコレクタ電流は、入力電流Iiに等しい。カレント・ミラーCMは、以下のような大きさ：トランジスタT2のエミッタ・エリアが、トランジスタT1のエミッタ・エリアのM倍であり、レジスタR1の値が、レジスタR2の値のM倍であり、そして、キャパシタC2の値が、キャパシタC1の値のM倍である、のが好ましい。キャパシタC1およびC2は、カレント・ミラーCMのHF挙動を改善する。出力OPが、とりわけHFにおいて、比較的に低いインピーダンスで終端すると、（例えば、それが、別のカレント・ミラーに結合されているため）、出力電流Ioの値は、入力電流Iiの値のほぼM倍となる。（Mは、1より小さくとも、1に等しくとも、または、1より大きくともよい。）電流I2が、バッファVB1によって制限されて、クリッピング・モードが、生成される。
図10は、トランジスタT3のコレクタに接続された入力と、出力とを持つバッファVB2を、さらに、有するという点と、キャパシタC1が、コモン・ノードcnではなくて、バッファVB2の出力に接続されているという点とで、図9に示されているものとは異なる増幅器段AMPSTを有する電子回路を示している。さらに、バッファVB1の実施が、開示されている。
バッファVB1は、トランジスタT3のコレクタに接続された非反転入力、コモン・ノードcnに接続された反転入力、および、出力を持つOTA（演算トランスコンダクタンス増幅器）；各々が、ベース、エミッタおよびコレクタを持つ、第4、第5、第6のバイポーラ・トランジスタT4〜T6；トランジスタT6のベースと、第2の電源端子VSSとの間に接続された電圧源V2；トランジスタT4のエミッタと、第2の電源端子VSSとの間に接続された電流源J2；および、第1の電源端子VDDと、トランジスタT5のエミッタとの間に接続された電流源J3を有する。トランジスタT5およびT6のコレクタは、第2の電源端子VSSに接続されている。トランジスタT6のエミッタ、および、トランジスタT4のベースは、OTAの出力に接続されている。トランジスタT5のベースは、トランジスタT4のエミッタに接続されている。トランジスタT5のエミッタは、コモン・ノードcnに接続されている。トランジスタT4のコレクタは、第1の電源端子VDDに接続されている。
トランジスタT4およびT5を通して電流を供給する電流源J2およびJ3とともに、バイポーラ・トランジスタT4およびT5、および、OTAは、協働して、いわゆる改良された「エミッタ・フォロワ」を 形成する。（その改良は、非常に小さい電流においてさえの「エミッタ・フォロワ」の作動に関するものである。）電流源J3は、また、コモン・ノードcnに電流I2を供給する。ノーマル・モードにおいては、トランジスタT3のコレクタ電圧VCは、コモン・ノードcnの電圧Vcnに等しい。この例においては、第1の制御手段FCMの内部の制限手段LMTは、電流源J3によって遂行される。
クリッピング・モードにおいては、OTAの非反転入力、反転入力、および、出力の電圧が、著しく上昇する。OTAの飽和状態を防止するために、OTAの出力の最大電圧が、トランジスタT6および電圧源V2の存在によって制限される。これは、トランジスタT6のベース−エミッタ間電圧が、およそ0.6 Vよりも高くなると、トランジスタT6が、電流を著しく導くためである。（この電圧は、用いるトランジスタのタイプに依存して、若干、異なることがある。）したがって、例えば、OTAの出力の電圧が、2.5Vを超過することが望ましくない場合には、電圧源V2によって供給しなければならない電圧は、
よりも高くてはいけない。
HFにおいて、バッファVB1は、バッファVB2およびキャパシタC1によってバイパスされる。帰還ループは、それによって安定に保たれる、即ち、何らのスルー・レート発振も、クリッピング・モードにおいて生じず、また、それは、増幅器段が、クリッピング・モードから抜け出しているノーマル・モードにおいても、生じない。
図11は、各々が、ベース、エミッタおよびコレクタを持つバイポーラ・トランジスタT8aおよびT8bを有する第2の制御手段SCM；電圧源V3；および、電圧源V4を、さらに、有するという点で、図10に示されているものとは異なる増幅器段AMPSTを有する電子回路を示している。トランジスタT8aおよびT8bのエミッタは、トランジスタT3のコレクタに接続されている。トランジスタT8aのコレクタは、第2の電源端子VSSに接続されている。トランジスタT8bのコレクタは、入力IPに接続されている。トランジスタT8aとT8bとのベースは、互いに接続されている。電圧源V3は、基準端子BRFと、トランジスタT8aおよびT8bのベースとの間に接続されている。電圧源V4は、一サイドにおいて、OTAの反転入力、および、トランジスタT5のエミッタに接続され、他の一サイドにおいて、電流源J3、および、コモン・ノードcnに接続されている。
図10の回路に対して追加された成分の目的は、以下のとおりである。増幅器段AMPSTが、クリッピング・モードに入ると、帰還ループの、いわゆる小信号ループ利得が、非常に低い値に低下する。第2の制御手段SCMが、存在しなければ、電圧VCは、第1の電源端子VDDの電位に向かって上昇する傾向を持つであろう。これは、電流源J1を飽和させるであろう。しかしながら、これは、第2の制御手段SCMによって防止される。電圧VCが、ある値を超過すると、トランジスタT8aおよびT8bが、電流を導き始める。これは、電圧VCの上昇を抑制する効果を持つ。トランジスタT8bのコレクタ電流が、補償電流Icmp（図7, 8を参照のこと）として用いられる。トランジスタT8aおよびT8bの大きさ決め（例えば、図11に示されているように、エミッタ比 ax/bx=ab ）、および、電圧源V3によって与えられる電圧は、入力基準レベルIA（図4, 5を参照のこと）が、依然として、電流I2によって決定されるようなものであるのが好ましい。電圧源V4が、存在すると、電圧Vcnと電圧VCとを、互いに異なって選ぶことができる。増幅器段AMPSTの大きさを決める際に、より高い柔軟性の程度が、それによって、可能になる。
第2の制御手段SCMは、実際、増幅器段AMPSTが、クリッピング・モードに入ると、帰還ループの小信号ループ利得を減少させる。小信号ループ利得の減少量は、エミッタ比a/bによって決定される。エミッタ比a/bが、高ければ高いほど、小信号ループ利得の減少は、より高くなる。小信号ループ利得の高い減少は、帰還ループの安定性のために好ましい。したがって、それは、また、増幅器段AMPSTの伝達（電流利得）におけるHFピークを減少させる。しかしながら、エミッタ比a/bを高く選びすぎると、トランジスタT3を通って流れる電流が、低くなりすぎる、例えば、0に等しくなる。これは、増幅器段AMPSTの回復時間を増加させるので望ましくない。
図12は、ベース、入力IPに接続されたエミッタ、および、第1の電源端子VDDに接続されたコレクタを持つバイポーラ・トランジスタT9；および、トランジスタT9のベースと、第2の電源端子VSSとの間に接続された電圧源V5を、さらに、有するという点で、図11に示されているものとは異なる増幅器段AMPSTを有する電子回路を示している。
トランジスタT9は、入力IPの入力電圧Viをクランプするための入力クランプとして機能する。したがって、入力電圧Viは、トランジスタT9のベース−エミッタ間電圧を引いた、電圧源V5によって与えられる電圧より低くなることができない。その結果、トランジスタT3のベース−エミッタ間電圧は、低くなりすぎることがなく、したがって、トランジスタT3を通る電流が、小さくなりすぎることが防止される。それは、実際、増幅器段AMPSTが、ノーマル・モードにないとき、入力電圧Viが、ある量だけ減少することを意味する。
電圧源V5によって与えられる電圧は、増幅器段AMPSTが、ノーマル・モードにあるとき、トランジスタT9が、事実上、如何なる電流も導かないような大きさに決めるのが好ましい。これを達成するために、温度効果、および／または、処理効果（増幅器段AMPSTが、ICに実施されていれば）を行いながら、電圧源V5によって与えられる電圧を追跡するのがよい。電圧源V5は、例えば、2「ダイオード電圧」と電界効果トランジスタのゲート−ソース間電圧とを積むことによって実施してもよい。2「ダイオード電圧」は、例えば、いわゆる「Vbeマルチプライヤ」によって実施してもよい。
図13は、電圧源V5が、第2の電源端子VSSに、直接にではなくて、レジスタR4を介して接続されているという点と、トランジスタT8aのコレクタが、第2の電源端子VSSに接続されずに、電圧源V5とレジスタR4との共通接合部に接続されているという点とで、図12に示されているものとは異なる増幅器段AMPSTを有する電子回路を示している。
増幅器段AMPSTが、図12に示されるような電子回路にしたがってノーマル・モードにないときの、ある量だけの入力電圧Viの当該減少は、実際には、入力電圧Viの電圧変動を意味する。原理的に、これは、増幅器段AMPSTの回復時間を増加させることが可能である。したがって、これは、是非、避けるのが好ましい。これが、図13の電子回路によって達成される。これは、トランジスタT8aのコレクタ電流が、レジスタR4にかかる電圧降下を引き起こすからである。その結果、トランジスタT9のベース電圧が、増加する。したがって、トランジスタT9に必要なベース−エミッタ間電圧は、ここでは、入力電圧Viの値を減少させるのではなくて、トランジスタT9のベース電圧を増加させることによって、実現される。
それに代えて、電圧源V5とレジスタR4との順序を、逆にしてもよい。そのときには、トランジスタT8aのコレクタを、トランジスタT9のベースに接続しなければならない。
図14は、レジスタR2が、ここでは、レジスタR2aとR2bとの直列配置によって表わされているという点と、トランジスタT9のコレクタが、ここでは、第1の電源端子VDDに接続されずに、レジスタR2aとR2bとの共通接合部に接続されているという点とで、図13に示されているものとは異なる増幅器段AMPSTを有する電子回路を示している。
第3の電流パスCP3、したがって、フォールドバック・モードが、このように実施される。入力電流Iiの振幅が、さらなる入力基準レベルIB（図4, 5を参照のこと）を超過すると、トランジスタT9は、第2の電流パスCP2から電流を抜き取る。その結果、出力電流Ioの値は、入力電流Iiの値のさらなる増加とともに減少する。レジスタR2aとR2bとの値の比は、トランジスタT9の動作が、決して飽和領域に入らないように決定するのが好ましい。レジスタR2bに妥当な値が、0に等しいという結果になってもよい。その場合には、トランジスタT9のコレクタは、つまり、レジスタR2と、トランジスタT2のエミッタとの共通接続点（図13を参照のこと）に接続される。
出力電流の値が、最小値（該最小値は、出力基準レベルIomn（図4, 5を参照）と呼ばれる）より低くなることができない最小フォールドバック・モードを実施するためには、ある付加的な処置を取らなければならない。この処置は、例えば、出力電流I0のある値（それは、出力基準レベルIomnである）において、トランジスタT9のコレクタ−エミッタ間電圧が、非常に低くなって、トランジスタT9の動作が、飽和領域に陥り、したがって、そのコレクタ電流が、それ以上何ら増加することができなくなるように、レジスタR2aとR2bとの値の比を選ぶということであってもよい。しかしながら、実際には、増幅器段AMPSTの大きさを決める他の要件と矛盾することなく、この結果を得るように、レジスタR2aとR2bとの値の妥当な比を見つけることは、常に可能なわけではない。さらに、上で指摘したように、トランジスタT9の飽和状況は、それが、増幅器段AMPSTの回復時間を増加させるかもしれないから、望ましい状況ではない。
上述のことを考慮して、最小フォールドバック・モードの実施のための別の処置を、図15の電子回路において開示する。
図15は、ベース、第2の電流パスCP2に結合されたエミッタ（この例においては、そのエミッタが、トランジスタT9のコレクタに接続されている）、および、第1の電源端子VDDに接続されたコレクタを持つトランジスタT10；基準端子BRFに接続された入力、および、出力を持つバッファVB3；および、トランジスタT10のベースと、バッファVB3の出力との間に接続された電圧源V6を、さらに、有するという点で、図14に示されているものとは異なる増幅器段AMPSTを有する電子回路を示している。
第4の電流パスCP4、したがって、最小フォールドバック・モードが、それによって、実施されている。電圧源V6によって与えられる電圧は、出力電流I0の振幅が、出力基準レベルIomnより小さくなるようになると、トランジスタT10が、第2の電流パスCP2に電流（その値は、入力電流Iiの値のそれ以上の増加とともに増加する）を送出するように選ばれる。その結果、出力電流Ioの値は、ほぼ一定のままになる。
最小フォールドバック・モードを、図14による回路に実施する、このやりかたは、同時に、ノーマル・モードにおける出力電流Ioの最小値Iomnを決定する。いくつかの応用においては、これは、問題ではない。
図16は、増幅器段AMPSTが、さらに、バッファVB3の出力と、電圧源V6との間に接続されたレジスタR5を有するという点と、第2の制御手段SCMが、さらに、トランジスタT8aのベースに接続されたベース、トランジスタT8aのエミッタに接続されたエミッタ、および、電圧源V6とレジスタR5との共通接続点に接続されたコレクタを持つバイポーラ・トランジスタT8cを有するという点とで、図15に示されているものとは異なる増幅器段AMPSTを有する電子回路を示している。任意選択に（図16に示されていない）、追加の電圧源を、バッファVB3に直列に配置してもよい。
トランジスタT8cは、増幅器段が、ノーマル・モードにないときに、電流を送出する。レジスタR5にかかる電圧が、それによって生成される。これは、トランジスタT10のベース電圧を増加させる。その結果、トランジスタT10は、最小フォールドバック・モード中、電流を導く。しかしながら、増幅器段が、ノーマル・モードにあるとき、トランジスタT8cは、如何なる電流も送出しない。その結果、事実上、レジスタR5にかかる電圧が、存在せず、したがって、トランジスタT10は、如何なる電流も導かない（電圧源V6によって与えられる電圧の値が、過大に選ばれないという条件で）。
したがって、第4の電流パスCP4は、ノーマル・モードにおいてアクティブでなく、出力電流の値は、ノーマル・モードにおいて、最小値Iomnまでに制限されない。
多くの変形形態を、開示されている電子回路の実施に適用することができるということを強調しておかなければならない。例えば、P型トランジスタをN型トランジスタに、また、その逆に、置き替えてもよい。その場合には、電圧源および電流源によって、それぞれ、与えられる電圧および電流の極性を適合化させることが必要であろう。さらに、他のタイプのトランジスタが、適合するかもしれない。基本的には、図示されているタイプのトランジスタを、全て、他のタイプのトランジスタに置き替えてもよい。例えば、トランジスタT1およびT2を、（両方とも）電界効果トランジスタに置き替えてもよい。トランジスタM1を、バイポーラ・トランジスタに置き替えてもよい。カレント・ミラーCMは、また、より精巧なカレント・ミラー、例えば、付加的にカスコード・トランジスタ（トランジスタT1およびT2をカスコードするための）を用いるカレント・ミラー、または、入力インピーダンスの減少、および／または、出力インピーダンスの増加の目的で、フィード・バック手段を供給されたカレント・ミラーによって実施してもよい。
さらに、電子回路は、ICに実施してもよいし、または、完全に／部分的に、個別コンポーネントで構築してもよい。
その電子回路は、出力信号を制限する手段を必要とするあらゆる種類の装置およびシステム、および、相対的に強い入力信号が、相対的に弱い入力信号に減少するときに、非常に短い回復時間を必要とするあらゆる種類の装置およびシステムに適用することができる。
本発明を有利に適用することができる光ディスク・ドライブ装置の簡略図である。 フォトダイオードからの信号の扱うための種々の利得パスを示す。 記録モードにおける光ディスク・ドライブ装置のレーザ光パワー、および、反射レーザ光パワーの信号図を示す。 本発明の原理を説明するための信号図を示す。 本発明の原理を説明するための別の信号図を示す。 大まかに本発明の導入的説明を与えるための、本発明の増幅器段の各部を示す図である。 大まかに本発明の導入的説明を与えるための、本発明の別の増幅器段の各部を示す図である。 大まかに本発明の増幅器段の一実施態様を示す。 本発明の増幅器段の各部の詳細な電子回路図である。 本発明の別の増幅器段の各部の詳細な電子回路図である。 本発明のさらに別の増幅器段の各部の詳細な電子回路図である。 本発明のさらに別の増幅器段の各部の詳細な電子回路図である。 本発明のさらに別の増幅器段の各部の詳細な電子回路図である。 本発明の増幅器段の一実施態様の詳細な電子回路図である。 本発明の増幅器段の別の一実施態様の詳細な電子回路図である。 本発明の増幅器段のさらに別の一実施態様の詳細な電子回路図である。
符号の説明
AMPST 増幅器段
CM カレント・ミラー
DSK ディスク
FCM 第1の制御手段
HP ハーフプリズム
LMT 制限手段
LS 光源
OL 対物レンズ
PHDS フォト・ダイオード
PR 電子処理手段
SCM 第2の制御手段
VB1, VB2, VB3 バッファ

Claims (10)

  1. 入力信号を受け取るための入力、および、出力信号を供給するための出力を持つ増幅器段を有する電子回路であって、作動中に、前記出力信号の強度は、前記入力信号の強度が、入力基準レベルを超過していない限り、前記入力信号の強度増加に応答して増加する電子回路において、前記入力信号の前記強度が、前記入力基準レベルを超過しているが、さらなる入力基準レベルを超過していないときに、前記出力信号の前記強度が、ほぼ一定に保たれ、そして、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力信号の前記強度が、前記入力信号の強度増加に応答して減少することを特徴とする電子回路。
  2. 前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力信号の前記強度が、出力基準レベルより低くなることができないことを特徴とする請求項1に記載の電子回路。
  3. 前記さらなる入力基準レベルが、前記入力基準レベルに、ほぼ等しいことを特徴とする請求項1または2に記載の電子回路。
  4. 前記入力信号が、入力電流であり、また、前記出力信号が、出力電流であることを特徴とする請求項1から3のいずれかに記載の電子回路。
  5. 前記増幅器段が、前記入力とコモン・ノードとの間に結合された第1の電流パス；前記出力と前記コモン・ノードとの間に結合された第2の電流パス；前記コモン・ノードの電圧を制御し、そして、前記コモン・ノードに電流を供給するために、前記入力と前記コモン・ノードとの間に結合された第1の制御手段であって、前記入力信号の前記強度が、前記入力基準レベルを超過しているときに、前記コモン・ノードへの前記電流を制限するための制限手段を有する第1の制御手段；および、前記入力信号の前記強度が、前記入力基準レベルを超過しているときに、前記入力に補償電流を供給するための第2の制御手段、を有することを特徴とする請求項4に記載の電子回路。
  6. 前記増幅器段が、前記第2の電流パスから電流を抜き取るために、前記入力に結合された第1サイド、および、前記第2の電流パスに結合された第2サイドを持つ第3の電流パスを、さらに、有し、それによって、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力電流の前記強度が、前記入力信号の強度増加に応答して減少することを特徴とする請求項5に記載の電子回路。
  7. 前記増幅器段が、前記第2の電流パスに電流を供給するために、前記第2の電流パスに結合された第4の電流パスを、さらに、有して、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力電流が、前記出力基準レベルより低くなることが可能になることを防止することを特徴とする請求項6に記載の電子回路。
  8. ディスク上にデータを記憶させるための光源、および、前記ディスクから前記データを検出するための受光手段を有する光／光磁気ディスク記録装置であって、前記装置が、請求項1から7のいずれかに記載の電子回路を有し、増幅器段の入力信号が、前記受光手段によって送出される信号に応答することを特徴とする装置。
  9. 入力信号が、出力信号に変換され、そして、前記出力信号の強度は、前記入力信号の強度が、入力基準レベルを超過していない限り、前記入力信号の強度増加に応答して増加し、そして、前記入力信号の前記強度が、前記入力基準レベルを超過しているが、さらなる入力基準レベルを超過していないときに、前記出力信号の前記強度が、ほぼ一定に保たれ、そして、前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力信号の前記強度が、前記入力信号の強度増加に応答して減少する方法。
  10. 前記入力信号の前記強度が、前記さらなる入力基準レベルを超過しているときに、前記出力信号の前記強度が、出力基準レベルより低くならないことを特徴とする請求項9に記載の方法。
JP2004544550A 2002-10-17 2003-09-19 増幅器段の出力信号を制限するための手段 Pending JP2006503393A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079307 2002-10-17
PCT/IB2003/004237 WO2004036743A1 (en) 2002-10-17 2003-09-19 Means for limiting an output signal of an amplifier stage

Publications (1)

Publication Number Publication Date
JP2006503393A true JP2006503393A (ja) 2006-01-26

Family

ID=32103952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004544550A Pending JP2006503393A (ja) 2002-10-17 2003-09-19 増幅器段の出力信号を制限するための手段

Country Status (8)

Country Link
US (1) US7170847B2 (ja)
EP (1) EP1554800A1 (ja)
JP (1) JP2006503393A (ja)
KR (1) KR20050071584A (ja)
CN (1) CN1689224A (ja)
AU (1) AU2003263511A1 (ja)
TW (1) TW200410483A (ja)
WO (1) WO2004036743A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8233637B2 (en) 2009-01-20 2012-07-31 Nokia Corporation Multi-membrane microphone for high-amplitude audio capture
US9380380B2 (en) 2011-01-07 2016-06-28 Stmicroelectronics S.R.L. Acoustic transducer and interface circuit
JP5872163B2 (ja) 2011-01-07 2016-03-01 オムロン株式会社 音響トランスデューサ、および該音響トランスデューサを利用したマイクロフォン

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660122A (en) * 1984-09-28 1987-04-21 Honeywell Inc. Foldback current limiting circuit
US5706352A (en) * 1993-04-07 1998-01-06 K/S Himpp Adaptive gain and filtering circuit for a sound reproduction system
JPH1196578A (ja) * 1997-09-19 1999-04-09 Nec Corp 光情報検出装置
US6114904A (en) * 1997-10-27 2000-09-05 Sgs-Thomson Microelectronics S.A. Fast amplifier output stage

Also Published As

Publication number Publication date
TW200410483A (en) 2004-06-16
US20050286394A1 (en) 2005-12-29
AU2003263511A1 (en) 2004-05-04
CN1689224A (zh) 2005-10-26
KR20050071584A (ko) 2005-07-07
US7170847B2 (en) 2007-01-30
EP1554800A1 (en) 2005-07-20
WO2004036743A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
JP5223497B2 (ja) ピークホールド回路
EP0664604B1 (en) Transimpedance amplifier
US7263046B2 (en) Photo-detector amplifier circuit for optical disk device
EP0556000A1 (en) Differential amplifier for an optical storage system
JP2007122841A (ja) 受光アンプ回路及び光ピックアップ装置
US5574714A (en) Amplifier with peak and bottom signal level shifting control
KR0185952B1 (ko) 레이저출력안정화서보
JP2006503393A (ja) 増幅器段の出力信号を制限するための手段
JP2002050066A (ja) 光ピックアップ回路及び光ピックアップ方法
JP4152784B2 (ja) 受光アンプ回路およびそれを備えた光ピックアップ装置
JP4566893B2 (ja) 受光増幅回路、及び、光ピックアップ装置
JP4453706B2 (ja) 光検出装置
JP2534284B2 (ja) 光信号再生装置
JPS6145415A (ja) 光記憶装置の読出し回路
JP2005252810A (ja) 電流電圧変換回路
JP4347178B2 (ja) ゲイン切り替えアンプおよびそれを用いた受光アンプ素子ならびに光ピックアップ素子
KR100241755B1 (ko) 비교 특성이 개선된 필터 증폭기
JPH0266754A (ja) 再生信号検出回路
JP4377046B2 (ja) ミラー検出回路
JP3838043B2 (ja) 光ディスク装置
JPH06267101A (ja) 半導体レーザ装置および情報記録再生装置
JP2005063570A (ja) 半導体発光素子駆動回路及び光学記録再生装置
JP2006101110A (ja) 電流電圧変換回路およびそれを用いた光ピックアップ装置
JP2002197668A (ja) 光学式情報記録媒体の情報再生装置
JP2001067683A (ja) 光ピックアップ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224