JP4032310B2

JP4032310B2 - トラッキング誤差検出器

Info

Publication number: JP4032310B2
Application number: JP2004165849A
Authority: JP
Inventors: 真吾原田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-06-03
Filing date: 2004-06-03
Publication date: 2008-01-16
Anticipated expiration: 2024-06-03
Also published as: US7486595B2; US20050270919A1; JP2005346842A

Description

本発明は、例えば光ディスク、光磁気ディスクを含む記録媒体に対応した光記録再生ディスク装置におけるトラッキング誤差検出器に関する。

従来のＤＶＤ−ＲＯＭなどの光記録再生ディスク装置において、レーザを精度良くｐｉｔ列に照射させるトラッキングサーボ回路の方式としてＤｉｆｆｅｒｅｎｔｉａｌＰｈａｓｅＤｅｔｅｃｔｏｒ（以下、ＤＰＤという）方式がある。
このＤＰＤ方式は、ディスク表面上から反射したレーザ光を分割された受光素子で受けると、トラッキング誤差量に応じてそれらの分割された素子から出力される信号間に位相差が生じることを利用し、その位相差情報をフィードバックすることでトラッキング制御する方式である。
このＤＰＤ方式のトラッキング誤差検出回路（以下、ＤＰＤ回路という）ブロックは、この位相差情報を読み取って、あるアナログ量（例えば電圧値）に変換し、後段のＤＳＰに渡すまでの役割を担うものである。

このＤＰＤ回路ブロックの基本的な構成のブロック図を図１に示す。
図１に示すように、このＤＰＤ回路ブロックの前段には、ディスク面上から反射されたレーザ光を受光する４分割されたフォトダイオードなどの受光素子１０１があり、それぞれの素子がディスク面上に記録されたデータ波形を出力する。
このＤＰＤ回路ブロックは、これら信号波形がフォトダイオードやディスクの品質ばらつきによって非常に小さい場合や大きい場合、適切なレベルまで信号振幅を増減幅するゲインコントロールアンプ１０２ａ，１０２ｂ，１０２ｃ，１０２ｄと、データ波形列に含まれる高周波信号成分を高域強調するイコライザー回路１０３ａ，１０３ｂ，１０３ｃ，１０３ｄと、信号からＤＣオフセットなどの低域成分を除去するハイパスフィルタ１０４ａ，１０４ｂ，１０４ｃ，１０４ｄと、アナログ信号を２値化する２値化回路１０５ａ，１０５ｂ，１０５ｃ，１０５ｄと、２値化された信号間の位相差を検出し、その検出位相誤差に応じた信号を出力する位相差検出器１０６ａ，１０６ｂと、検出結果波形を加算する加算回路１０７と、その加算結果を積分するローパスフィルタ１０８とを備えている。

４分割された受光素子１０１から出力される信号は、図１に示す例では、フォトダイオード素子Ａとフォトダイオード素子Ｃ、また、フォトダイオード素子Ｂとフォトダイオード素子Ｄが同位相であり、よってフォトダイオード素子Ａとフォトダイオード素子Ｂとの間、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間において位相差を検出し、ローパスフィルタ１０８の手前でそれらを加算する方式と、予め各々のフォトダイオード素子から出力される信号をフォトダイオード素子Ａ＋フォトダイオード素子Ｄ、フォトダイオード素子Ｂ＋フォトダイオード素子Ｃというように加算しておき、それらの間の位相差を検出する方式の２通りある。
図１は前者の例であり、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間の位相差を検出する回路と、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路の構成は基本的に同一であるので以降は、受光素子Ａと受光素子Ｂとの間において位相差を検出する回路について説明するが、当然ながらフォトダイオード素子Ａとフォトダイオード素子Ｂをフォトダイオード素子Ｃとフォトダイオード素子Ｄへ置き換えればそのままフォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路として流用可能である。

将来的に、光ディスク読出し速度の高倍速化や次世代光ディスクの導入に伴い、入力される信号の帯域がますます高域へとシフトしていくことが予想されるが、このＤＰＤ回路、とりわけバイポーラトランジスタに比べて速度が遅くトランスコンダクタＧｍ値も小さいＭＯＳトランジスタにより構成されたＤＰＤ回路においては、入力信号帯域が個別回路の使用帯域を超えてしまい、その結果回路の位相特性が問題となってくると考えられる。

ここで、この位相特性がどのように問題となってくるのかを詳細に述べる。
例えば図１の２値化回路１０５ａ，１０５ｂ、すなわち高ゲインコンパレータでは、後段の位相差検出回路１０６ａにおいて検出を容易にするため急峻なスルーレートを持つ波形を出力する必要がある。前述したようにＭＯＳトランジスタのトランスコンダクタＧｍ値はバイポーラトランジスタよりも小さいために、急峻なスルーレートを実現する高いゲインを得るためには多段のアンプを縦続接続する構成が必要になってくる。
図２は、この多段のアンプを縦続接続した構成を有する２値化回路の動作を示す説明図である。
入力されたアナログ信号はこれら多段のアンプを経る間に図２に示すように徐々に電源電圧のレベルでクリップされていき、最終的にディジタル的な２値化信号へと変化していくが、振幅がクリップされた信号には歪みが生じており、基の信号周波数成分の高調波成分が発生してしまう。そして当然ながら各アンプには有限の帯域が存在し、さらに後段アンプには電源電圧レベルまで出力信号をフルスイングさせられる能力が求められるためにインバータ回路などを用いる必要があり、よって一般的に多段アンプの段数を経る毎に群遅延は一定値を取る領域が狭くなってくる。
図３は、この多段のアンプを縦続接続した構成を有する２値化回路の各アンプ出力における群遅延特性図である。
この群遅延変動が始まる帯域と同等もしくはそれ以上の信号成分が入力されると、出力信号にはその周波数成分によって異なる遅延時間量が発生してしまう。そしてこれら周波数毎に異なる遅延時間量を持つ基本波成分と前記歪みによって生じた高調波成分が合成されたアンプ出力波形には、予測困難な位相シフトが生じることとなる。例えばＤＶＤの８倍速読み取り時における入力信号最高域は約３５ＭＨｚであり、図３の３ｒｄ出力群遅延特性においてその変動がすでに発生している領域に入っている。

この位相シフトは、例えば光ピックアップ内において、「視野振り」と呼ばれる動作によって対物レンズとフォトダイオードとの相対位置関係にずれが生じた時など位相比較対象となる２つの信号間に大きい振幅差（ワーストケースでは４倍〜５倍程度）が発生した場合、このＤＰＤ回路ブロックにとっては大きな問題を引き起こす。
図４は、位相比較対象となる２つの信号間に大きい振幅差が発生した場合の問題点を示す説明図である。
すなわち、アンプを多段構成した２値化回路１０５ａ，１０５ｂにおいて、例えば入力振幅が比較的大きい図４（ｂ）の例では、１段目のアンプを通過した時点ですでに電源電圧で波形がクリップし、歪みが生じることで位相シフトが発生する。そして、２段目、３段目・・・と信号がアンプを経るごとに位相シフトが蓄積されていく。次に、入力振幅が比較的小さい図４（ａ）の例では、１段目だけではクリップせず歪みも位相シフトも発生しない。そして、２段目のアンプ出力でようやくクリップし位相シフトが引き起こされたとすれば、当然ながら最終的な位相シフトの蓄積量は図４（ｂ）の大振幅信号入力側よりも少なくなる。

このようなディスク表面上から反射したレーザ光を分割された受光素子で受け、トラッキング誤差量に応じてそれら分割された素子から出力される信号間に位相差が生じることを利用しトラッキング制御するＤＰＤ方式を用いたものとしては、異なる制御動作に対応してトラッキングエラー信号を出力する低域通過手段の特性を切り替え、トラッキングサーボ制御の精度向上を図るものがある（例えば、特許文献１参照）。
特開平１０−１６２３８１号公報

かかる従来のトラッキング誤差検出器では、以下の短所が付随している。すなわち、２値化回路１０５ａ，１０５ｂへの入力信号間に振幅差がある場合、経路毎に異なる位相シフトを発生させ、このＤＰＤ回路ブロックの出力にオフセットを生じさせる原因となり、このような現象に対しては対応できず、また、前記入力信号間の振幅差は動作途中で逐次変化していくものであり、よってオフセット量もその時々で変化し、除去するのが容易でないという課題があった。

本発明は、このような事情に鑑みてなされたものであり、位相差比較対象となる信号間の振幅差により誤差出力信号に生じるオフセットを抑制し、精度の高いトラッキング誤差検出を実現できるトラッキング誤差検出器を提供することを目的とする。

上述の目的を達成するため、本発明にかかるトラッキング誤差検出器は、ディスク表面のトラック上に照射され、そのトラックから反射したレーザ光を分割された受光素子で受け、トラッキング誤差量に応じて前記分割された受光素子から出力される信号を２値化回路を含む信号処理回路により２値化し、前記２値化した信号間の位相差をもとにトラッキング制御のためのトラッキングエラー信号を出力するトラッキング誤差検出器において、前記受光素子から出力された信号間の振幅差を検出する振幅差検出回路と、前記信号処理回路により２値化される前記信号間の振幅差を、前記振幅差検出回路で検出された検出結果をもとに調整する信号間振幅差調整回路とを備え、前記信号間振幅差調整回路による前記信号間の振幅差の調整は、前記各信号ごとに設けられたゲインコントロールアンプのゲインを設定することによりなされ、前記ゲインコントロールアンプは、電圧信号入力である前記信号を電流信号へ変換する第１変換回路と、前記第１変換回路により変換された前記電流信号を所定のミラー比により増幅するカレントミラー回路と、前記カレントミラー回路の電流信号出力を電圧信号出力へ変換する第２変換回路とを有し、前記信号間振幅差調整回路による前記ゲインコントロールアンプのゲインの設定は、前記カレントミラー回路において並列に接続されるトランジスタを切り替えることによりなされることを特徴とする。

本発明によれば、受光素子から出力された信号間の振幅差を検出し、信号処理回路により２値化される前記信号間の振幅差を前記検出結果をもとに調整し、２値化回路において前記各信号に生じる波形歪みにもとづく前記各信号の位相オフセットを等量にすることが出来、トラッキングエラー信号は前記信号間の位相差をもとに出力されるため、前記トラッキングエラー信号に含まれる位相オフセットを相殺でき、位相差比較対象となる信号間の振幅差によりトラッキングエラー信号に生じる位相オフセットが抑制でき、精度の高いトラッキング誤差検出を実現できるトラッキング誤差検出器を提供できる効果がある。

位相差比較対象となる信号間の振幅差により誤差出力信号に生じるオフセットを抑制し、精度の高いトラッキング誤差検出を実現できるトラッキング誤差検出器を提供するという目的を、前記受光素子から出力された信号間の振幅差を検出する振幅差検出回路と、前記信号処理回路により２値化される前記信号間の振幅差を、前記振幅差検出回路で検出された検出結果をもとに調整する信号間振幅差調整回路とを備え、受光素子から出力される信号ごとに設けられたゲインコントロールアンプを、カレントミラー回路を用いて構成することで実現した。

図５は、この実施例１のトラッキング誤差検出器の構成を示すブロック図である。
このトラッキング誤差検出器では、２値化回路に入力される２つの信号間の振幅が常に同一となるように、リアルタイムで前記信号間の振幅差を揃える機能を備えている。
このトラッキング誤差検出器は、図５に示すように、受光素子１と、信号間振幅差調整回路４１と、ＤｉｆｆｅｒｅｎｔｉａｌＰｈａｓｅＤｅｔｅｃｔｏｒ（以下、ＤＰＤという）方式のトラッキング誤差検出回路（以下、ＤＰＤ回路という）ブロック（信号処理回路）５１とを備えている。
受光素子１は、ディスク面上から反射されたレーザ光を受光する４分割されたフォトダイオード素子Ａ，Ｂ，Ｃ，Ｄから構成され、それぞれの素子がディスク面上に記録されたデータ波形を出力する。

信号間振幅差調整回路４１は、振幅差検出回路２，２１、およびゲインコントロールアンプ３，４，２２，２３を備えている。
ゲインコントロールアンプ３は、フォトダイオード素子Ａから出力される信号を増幅するアンプ、ゲインコントロールアンプ４は、フォトダイオード素子Ｂから出力される信号を増幅するアンプ、ゲインコントロールアンプ２２は、フォトダイオード素子Ｃから出力される信号を増幅するアンプ、ゲインコントロールアンプ２３は、フォトダイオード素子Ｄから出力される信号を増幅するアンプである。
ゲインコントロールアンプ３，４はゲインが振幅差検出回路２から出力されるゲイン調整信号をもとにそれぞれ調整可能な構成となっている。また、ゲインコントロールアンプ２２，２３は振幅差検出回路２１から出力されるゲイン調整信号をもとにそれぞれ調整可能な構成となっている。
振幅差検出回路２は、フォトダイオード素子Ａとフォトダイオード素子Ｂとからそれぞれ出力される信号間の振幅差を検出し、その検出結果をもとにゲインコントロールアンプ３，４に対するゲイン調整信号を出力し、それぞれのゲイン調整信号によりゲインコントロールアンプ３，４のゲインを調整し、ゲインコントロールアンプ３，４から出力される信号間の振幅差をなくすように機能する。
また、振幅差検出回路２１は、フォトダイオード素子Ｃとフォトダイオード素子Ｄとからそれぞれ出力される信号間の振幅差を検出し、その検出結果をもとにゲインコントロールアンプ２２，２３に対するゲイン調整信号を出力し、それぞれのゲイン調整信号によりゲインコントロールアンプ２２，２３のゲインを調整し、ゲインコントロールアンプ２２，２３から出力される信号間の振幅差をなくすように機能する。

ＤＰＤ回路ブロック５１は、ゲインコントロールアンプ３，４，２２，２３から出力される信号波形がフォトダイオードやディスクの品質ばらつきによって非常に小さい場合や大きい場合、適切なレベルまで信号振幅を増減幅するゲインコントロールアンプ５，９，２５，２９と、データ波形列に含まれる高周波信号成分を高域強調するイコライザー回路６，１１，２６，３１と、信号からＤＣオフセットなどの低域成分を除去するハイパスフィルタ７，１２，２７，３２と、アナログ信号を２値化する２値化回路８，１３，２８，３３と、２値化された信号間の位相差を検出し、その検出位相誤差に応じた信号を出力する位相差検出器１４，３４と、検出結果波形を加算する加算回路３５と、その加算結果を積分するローパスフィルタ３６とを備えている。

このＤＰＤ回路ブロック５１は、４分割された受光素子１から出力される信号がフォトダイオード素子Ａとフォトダイオード素子Ｄ、また、フォトダイオード素子Ｂとフォトダイオード素子Ｃが同位相であり、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間において位相差を検出し、ローパスフィルタ３６の手前でそれらを加算する方式である。

なお、信号間振幅差調整回路４１およびＤＰＤ回路ブロック５１において、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間の位相差を検出する回路と、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路の構成は基本的に同一であるので、以降、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間において位相差を検出する回路について説明するが、当然ながらフォトダイオード素子Ａとフォトダイオード素子Ｂをフォトダイオード素子Ｃとフォトダイオード素子Ｄへ置き換えればそのままフォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路として流用可能である。

次に動作について説明する。
この実施例１のトラッキング誤差検出器では、２値化回路８と２値化回路１３へ入力される各信号間の振幅が常に同一になるようにリアルタイムで前記信号間の振幅差を略同一に調整する。これは、前記信号間に振幅差が存在すると、２値化回路８，１３内の多段アンプステージを経るごとに生じる歪み量、即ち高調波成分量に違いが生じ、その結果、各ステージ出力波形に生じる位相シフト量に差が生じるため、振幅差を揃えることで、歪み量を同一にして結果として位相シフト量も同一にすることで、前記位相シフト量の差がＤＰＤ回路ブロック５１の出力へ与える悪影響、すなわちＤＰＤ回路ブロック５１から出力されるトラッキングエラー信号に対する位相オフセットを抑制するものである。
信号振幅を揃える手段としては、図５に示すように、新たに振幅差検出回路２，２１とゲインコントロールアンプ３，４，２２，２３とを備えた信号間振幅差調整回路４１を設け、振幅差検出回路２による振幅差検出結果に従ってゲインコントロールアンプ３，４を個別に制御し、また、振幅差検出回路２１による振幅差検出結果に従ってゲインコントロールアンプ２２，２３を個別に制御する。

例えば、フォトダイオード素子Ａからの信号の振幅がフォトダイオード素子Ｂからの信号の振幅に対して２倍であったとすると、ゲインコントロールアンプ３のゲインは１倍のまま、ゲインコントロールアンプ４のゲインを２倍にし、ゲインコントロールアンプ５とゲインコントロールアンプ９へ入力されるフォトダイオード素子Ａからの入力信号およびフォトダイオード素子Ｂからの入力信号が同じ振幅を持つようにする。

もしくは、ゲインコントロールアンプ５およびゲインコントロールアンプ９を個別にゲイン調整可能なアンプとし、振幅差検出回路２が出力するゲイン調整信号を前記ゲインコントロールアンプ５，９へ出力するように構成し、ゲインコントロールアンプ５，９に対し、受光素子１の製造および設計起因による出力信号の全体ゲインのばらつきを補正するため同じゲイン設定にするという前提に加え、フォトダイオード素子Ａおよびフォトダイオード素子Ｂからそれぞれ出力される信号間の振幅補正の機能も担わせ、振幅差検出回路２の検出結果をもとに経路別にゲインコントロールアンプ５とゲインコントロールアンプ９とをそれぞれゲイン制御する。この場合、ゲインコントロールアンプ３およびゲインコントロールアンプ４は不要となる。

なお、ゲインコントロールアンプ２５およびゲインコントロールアンプ２９についても同様であり、ゲインコントロールアンプ２５およびゲインコントロールアンプ２９をゲイン調整可能なアンプとし、振幅差検出回路２１が出力するゲイン調整信号を前記ゲインコントロールアンプ２５，２９へ出力するように構成し、ゲインコントロールアンプ２５，２９に対し、受光素子１の製造および設計起因による出力信号の全体ゲインのばらつきを補正するため同じゲイン設定にするという前提に加え、フォトダイオード素子Ｃおよびフォトダイオード素子Ｄからそれぞれ出力される信号間の振幅補正の機能も担わせ、振幅差検出回路２１の検出結果をもとに経路別にゲインコントロールアンプ２５とゲインコントロールアンプ２９とをそれぞれゲイン制御する。この場合、ゲインコントロールアンプ２２およびゲインコントロールアンプ２３は不要となる。

この場合、これらゲインコントロールアンプ３，４やゲインコントロールアンプ５，９に一般的な抵抗フィードバック型のアンプを用いた場合、異なるゲイン設定においてはアンプ全体の位相特性そのものが影響を受け、その結果、各ゲインコントロールアンプにそれぞれ異なる位相オフセットが生じてしまう。
図６は、このような一般的なオペアンプを使用した抵抗フィードバック型の増幅器を示す回路図である。

この実施例１では、各ゲインコントロールアンプごとのゲイン設定による位相オフセット量、位相特性の変動を抑制する。
以下、このゲイン設定変動による各ゲインコントロールアンプにおける位相オフセット量、位相特性の変動の抑制について説明する。
このゲインコントロールアンプにおけるゲイン設定により位相オフセット量、位相特性が変動する現象は図７に示すこの一般的な抵抗フィードバック型の増幅器のモデルから求めた伝達関数から説明できる。ここでＧｍはオペアンプのゲイン、Ｒｉは入力抵抗、Ｒｆはフィードバック抵抗、Ｃｐｉ，Ｃｐｏは入力ノードと出力ノードにおける寄生容量を示している。
この伝達関数は、もちろんＲｉ，Ｒｆ，Ｃｐｉ，Ｃｐｏなどのパラメータ絶対値にも因るが、基本的に２次遅れ系となりこの位相特性はパラメータωｎとＱが決定している。このアンプではゲイン＝（ＧｍＲｆ−１）／（ＧｍＲｉ＋１）は抵抗の比（Ｒｆ／Ｒｉ）で決定される。
よって、この比を変化させるためには抵抗ＲｉもしくはＲｆを変化させる必要があるが、これらを変えると、図７に示すようにωｎおよびＱの値がダイレクトに変動する結果を引き起こし、位相特性の変化を引き起こす。つまり、ωｎおよびＱを変えずにゲインだけを変えることは困難である。

そこで、ゲインを変化させてもこれら位相特性の変動を抑制できる回路を図８に示す。
図８は、ゲインの変化に対する位相特性の変動を抑制できるようにした回路の基本回路図である。
図９は、図８に示す回路の伝達関数Ｖｏ／Ｖｉと、この伝達関数Ｖｏ／Ｖｉの２つの極におけるωｐ１とωｐ２を示す説明図である。
図８に示す回路は、電圧信号入力を抵抗（第１変換回路）Ｒｉで電流信号へと変換し、それをカレントミラー回路ＣＭのミラー比Ｇｍ２／Ｇｍ１にて増幅し、その電流信号出力を、抵抗（第２変換回路）Ｒｏを用いて再度電圧信号出力へと変換するものである。
図９は、図８に示す回路において寄生容量値Ｃｐｉ，Ｃｐｏを考慮した伝達関数Ｖｏ／Ｖｉと、伝達関数Ｖｏ／Ｖｉにおける２つの極ωｐ１，ωｐ２を示している。
この伝達関数においてＤｃゲイン項を見るとＧｍ１，Ｇｍ２，Ｒｉ，Ｒｏの４パラメータのうちどれを変えても全体ゲインを変えることが可能である。またこの回路にはループがないので単純な１次遅れ系の縦続接続関数になり、位相特性を決めるのは図９に示した２つの極ωｐ１とωｐ２である。

位相特性を一定に保つためにはこれら極を一定値に保つ必要があるが、ωｐ１,ωｐ２に影響を与えず、ゲインのみを変化させるようなパラメータに着目する。
先ず、ωｐ１を構成するＲｏ，Ｃｐｏは固定値とする。次にωｐ２を構成するＧｍ１，Ｒｉ，Ｃｐｉのうち、抵抗ＲｉについてはＧｍ１≫１／Ｒｉを満たすような値を設定し、ωｐ２を近似的にＧｍ１／Ｃｐｉとする。
そして、Ｇｍ１の変化に寄生容量値Ｃｐｉの変化が追従するようになればωｐ２を変化させずに全体ゲインだけを変化可能となる。
図１１は、位相特性に変化を与えることなく全体ゲインだけを変化させることが可能であることを伝達関数から示すための説明図である。
そこでＧｍ１の変化を、並列に置いたトランジスタを、導通、非道通が選択信号により制御されるスイッチによって切り替えることで実現する構成にする。
この場合、前記選択信号は、フォトダイオード素子Ａとフォトダイオード素子Ｂとからそれぞれ出力される信号間の振幅差の検出結果をもとに振幅差検出回路２からゲインコントロールアンプ３，４に対し出力されるゲイン調整信号をもとに生成される。
図１０は、このような導通、非道通が選択信号により制御されるスイッチによって並列に置いたトランジスタＴｒ１を切り替えることでＧｍ１を変化させる構成を示す回路図である。
このように構成すると、寄生容量値Ｃｐｉは主にＧｍ１を構成しているトランジスタのゲート容量から成っていることから、Ｇｍ１の増減に伴って、寄生容量値Ｃｐｉも同様に増減することになる。このような構成を取ることで、ゲイン変動に伴ってωｐ１およびωｐ２に与える影響を抑制することが可能な回路を実現できる。

なおこの図１０に示す例ではスイッチ数が４、すなわちＧｍ１の可変範囲が１倍〜４倍である回路例を示しているが、当然ながらこれは並列に並べるトランジスタの数を変更することでＧｍ１の可変範囲を任意に設定することが出来る。

なお、この回路ではゲイン設定はディジタル的にしか切り替えることが出来ないため、量子化誤差によってある程度の振幅差は取れ残ってしまう。ただし、常に正確に振幅を合わせなくとも、ある範囲内でさえ振幅が一致していればＤＰＤ回路ブロック５１の最終出力に発生するオフセットは充分小さく出来る。

以上のように、この実施例１によれば、受光素子１のフォトダイオード素子Ａとフォトダイオード素子Ｂとから出力された信号間の振幅差を検出し、２値化回路８，１３により２値化される前記信号間の振幅差を前記検出結果をもとに調整し、前記信号間の振幅差を無くすため、２値化回路８，１３において前記各信号に生じる波形歪みにもとづく前記各信号の位相オフセット量を等量にすることが出来、この結果、前記信号間の位相差をもとに出力されるトラッキングエラー信号に含まれる位相オフセットを相殺でき、位相差比較対象となる信号間の振幅差によりトラッキングエラー信号に生じる位相オフセットが抑制でき、精度の高いトラッキング誤差検出を実現するトラッキング誤差検出器を提供できる効果がある。

また、ＤＶＤなどの光ディスクのＤＰＤ方式トラッキングサーボにおいて、高倍速化や次世代光ディスクなどにおける読み取りスピードの高速化に伴い顕在化してくる光ピックアップ視野振り動作による入力信号間の振幅差が原因となる出力のオフセット要因を除去するトラッキング誤差検出器を提供できる効果がある。

また、バイポーラトランジスタに限らずＣＭＯＳによる回路においてより高い効果が期待できるため、現在、バイポーラトランジスタで実現されているためフロントエンドチップとして分離されているＤＰＤ回路を、後段のＣＭＯＳで実現されている信号処理チップと統合させることが可能になる効果もある。
実施例２．

この実施例２では、図１０に示した回路構成に改良を施し、ノードＮ１の入力インピーダンスを下げた回路例について説明する。
図１０に示す回路構成では、ノードＮ１の入力インピーダンスが高く、抵抗Ｒ１で変換された後の入力電流信号が大きい場合にこのノードＮ１の電圧変動が大きくなってしまい、歪みの原因になる。これを低減するために結節点ＡとＢとの間にゲート接地トランジスタ（入力インピーダンス低減回路）Ｔｒ２を設けノードＮ１の入力インピーダンスを下げる。
図１２は、このような結節点ＡとＢとの間にゲート接地トランジスタを設けノードＮ１の入力インピーダンスを下げる構成の一例を示す回路図である。
この実施例２によれば、ノードＮ１の入力インピーダンスの低下により、抵抗Ｒ１で変換された後の入力電流信号が大きい場合であっても、ノードＮ１の電圧変動を抑制でき、抵抗Ｒ１で変換された後の入力電流信号の大きさに応じた歪み量の変化、位相オフセット量の変化などの現象を抑制でき、精度の高いトラッキング誤差検出器を提供できる効果がある。
実施例３

この実施例３では、前記実施例２で用いたゲート接地トランジスタＴｒ２を、オペアンプ（入力インピーダンス低減回路）ＯＰを使ってゲート電位を制御することで、さらにノードＮ１の入力インピーダンスを下げることが可能となる。
図１３は、このようなノードＮ１の入力インピーダンスをさらに下げることが可能となる回路構成の一例を示す回路図である。

この実施例３によれば、ノードＮ１はＯＰによってＶｒｅｆ端子とバーチャルショートされるため、ノードＮ１の入力インピーダンスをさらに低下させることが可能になり、抵抗Ｒ１で変換された後の入力電流信号の大きさに応じた歪み量の変化、位相オフセット量の変化などの現象を抑制でき、精度の高いトラッキング誤差検出器を提供できる効果がある。

従来のＤＰＤ回路ブロックの基本的な構成を示すブロック図である。従来のＤＰＤ回路ブロックにおける多段のアンプを縦続接続した構成を有する２値化回路の動作を示す説明図である。従来のＤＰＤ回路ブロックの多段のアンプを縦続接続した構成を有する２値化回路の各アンプ出力における群遅延特性図である。従来のＤＰＤ回路ブロックにおいて位相比較対象となる２つの信号間に大きい振幅差が発生した場合の問題点を示す説明図である。本発明の実施例１のトラッキング誤差検出器の構成を示すブロック図である。本発明の実施例１のトラッキング誤差検出器を説明するための一般的な抵抗フィードバック型のアンプを示す回路図である。一般的な抵抗フィードバック型のアンプのモデルから求めた伝達関数を示す説明図である。本発明の実施例１のトラッキング誤差検出器に用いられるゲインの変化に対する位相特性の変動を抑制できるようにした回路の基本回路図である。本発明の実施例１のトラッキング誤差検出器に用いられるゲインの変化に対する位相特性の変動を抑制できるようにした回路の伝達関数と２つの極を示す説明図である。本発明の実施例１のトラッキング誤差検出器において、導通、非道通が選択信号により制御されるスイッチによって並列に置いたトランジスタを切り替えることでゲインを変化させる構成を示す回路図である。本発明の実施例１のトラッキング誤差検出器において位相特性に変化を与えることなく全体ゲインだけを変化させることが可能であることを伝達関数から示すための説明図である。本発明の実施例２のトラッキング誤差検出器において、ノードＮ１の入力インピーダンスを下げるための回路構成の一例を示す回路図である。本発明の実施例３のトラッキング誤差検出器において、ノードＮ１の入力インピーダンスをさらに下げるための回路構成の一例を示す回路図である。

符号の説明

１……受光素子、２，２１……振幅差検出回路、３，４，２２，２３……ゲインコントロールアンプ、８，１３，２８，３３……２値化回路、４１……信号間振幅差調整回路、……５１ＤＰＤ回路ブロック（信号処理回路）、Ｒｉ……抵抗（第１変換回路）、ＣＭ……カレントミラー回路、Ｒｏ……抵抗（第２変換回路）、Ｔｒ１……トランジスタ、Ｔｒ２……トランジスタ（入力インピーダンス低減回路）、ＯＰ……オペアンプ（入力インピーダンス低減回路）。

Claims

ディスク表面のトラック上に照射され、そのトラックから反射したレーザ光を分割された受光素子で受け、トラッキング誤差量に応じて前記分割された受光素子から出力される信号を２値化回路を含む信号処理回路により２値化し、前記２値化した信号間の位相差をもとにトラッキング制御のためのトラッキングエラー信号を出力するトラッキング誤差検出器において、
前記受光素子から出力された信号間の振幅差を検出する振幅差検出回路と、
前記信号処理回路により２値化される前記信号間の振幅差を、前記振幅差検出回路で検出された検出結果をもとに調整する信号間振幅差調整回路とを備え、
前記信号間振幅差調整回路による前記信号間の振幅差の調整は、前記各信号ごとに設けられたゲインコントロールアンプのゲインを設定することによりなされ、
前記ゲインコントロールアンプは、
電圧信号入力である前記信号を電流信号へ変換する第１変換回路と、
前記第１変換回路により変換された前記電流信号を所定のミラー比により増幅するカレントミラー回路と、
前記カレントミラー回路の電流信号出力を電圧信号出力へ変換する第２変換回路とを有し、
前記信号間振幅差調整回路による前記ゲインコントロールアンプのゲインの設定は、前記カレントミラー回路において並列に接続されるトランジスタを切り替えることによりなされる、
ことを特徴とするトラッキング誤差検出器。
前記ゲインコントロールアンプは前記信号間振幅差調整回路または前記信号処理回路の何れかに設けられていることを特徴とする請求項１記載のトラッキング誤差検出器。
前記信号間振幅差調整回路による前記トランジスタの切り替えは、前記２値化回路において前記各信号に生じる波形歪みにもとづく前記各信号の位相オフセットを等量にし、前記信号間の位相差をもとに出力される前記トラッキングエラー信号に対する前記位相オフセットを抑制するようになされることを特徴とする請求項１記載のトラッキング誤差検出器。
前記第１変換回路から前記電流信号が出力されるノードの入力インピーダンスを低減する入力インピーダンス低減回路を備えたことを特徴とする請求項１記載のトラッキング誤差検出器。