JP4329032B2 - 信号間振幅差調整回路およびトラッキング誤差検出器 - Google Patents
信号間振幅差調整回路およびトラッキング誤差検出器 Download PDFInfo
- Publication number
- JP4329032B2 JP4329032B2 JP2004186584A JP2004186584A JP4329032B2 JP 4329032 B2 JP4329032 B2 JP 4329032B2 JP 2004186584 A JP2004186584 A JP 2004186584A JP 2004186584 A JP2004186584 A JP 2004186584A JP 4329032 B2 JP4329032 B2 JP 4329032B2
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- signal
- output
- average value
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
Description
本発明は、位相差比較対象となる信号間の振幅差を効率よく検出する信号間振幅差調整回路、および、この信号間振幅差調整回路を用いたトラッキング誤差検出器に関する。
従来のＤＶＤ−ＲＯＭなどの光記録再生ディスク装置において、レーザを精度良くｐｉｔ列に照射させるトラッキングサーボ回路の方式としてＤｉｆｆｅｒｅｎｔｉａｌ Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ（以下、ＤＰＤという）方式がある。
このＤＰＤ方式は、ディスク表面上から反射したレーザ光を分割された受光素子で受けると、トラッキング誤差量に応じてそれらの分割された素子から出力される信号間に位相差が生じることを利用し、その位相差情報をフィードバックすることでトラッキング制御する方式である。
このＤＰＤ方式のトラッキング誤差検出回路（以下、ＤＰＤ回路という）ブロックは、この位相差情報を読み取って、あるアナログ量（例えば電圧値）に変換し、後段のＤＳＰに渡すまでの役割を担うものである。
このＤＰＤ方式は、ディスク表面上から反射したレーザ光を分割された受光素子で受けると、トラッキング誤差量に応じてそれらの分割された素子から出力される信号間に位相差が生じることを利用し、その位相差情報をフィードバックすることでトラッキング制御する方式である。
このＤＰＤ方式のトラッキング誤差検出回路（以下、ＤＰＤ回路という）ブロックは、この位相差情報を読み取って、あるアナログ量（例えば電圧値）に変換し、後段のＤＳＰに渡すまでの役割を担うものである。
この従来のＤＰＤ回路ブロックの基本的な構成のブロック図を図１に示す。
図１に示すように、このＤＰＤ回路ブロックの前段には、ディスク面上から反射されたレーザ光を受光する４分割されたフォトダイオードなどの受光素子１０１があり、それぞれの素子がディスク面上に記録されたデータ波形を出力する。
このＤＰＤ回路ブロックは、これら信号波形がフォトダイオードやディスクの品質ばらつきによって非常に小さい場合や大きい場合、適切なレベルまで信号振幅を増減幅するゲインコントロールアンプ１０２ａ，１０２ｂ，１０２ｃ，１０２ｄと、データ波形列に含まれる高周波信号成分を高域強調するイコライザー回路１０３ａ，１０３ｂ，１０３ｃ，１０３ｄと、信号からＤＣオフセットなどの低域成分を除去するハイパスフィルタ１０４ａ，１０４ｂ，１０４ｃ，１０４ｄと、アナログ信号を２値化する２値化回路１０５ａ，１０５ｂ，１０５ｃ，１０５ｄと、２値化された信号間の位相差を検出し、その検出位相誤差に応じた信号を出力する位相差検出器１０６ａ，１０６ｂと、検出結果波形を加算する加算回路１０７と、その加算結果を積分するローパスフィルタ１０８とを備えている。
図１に示すように、このＤＰＤ回路ブロックの前段には、ディスク面上から反射されたレーザ光を受光する４分割されたフォトダイオードなどの受光素子１０１があり、それぞれの素子がディスク面上に記録されたデータ波形を出力する。
このＤＰＤ回路ブロックは、これら信号波形がフォトダイオードやディスクの品質ばらつきによって非常に小さい場合や大きい場合、適切なレベルまで信号振幅を増減幅するゲインコントロールアンプ１０２ａ，１０２ｂ，１０２ｃ，１０２ｄと、データ波形列に含まれる高周波信号成分を高域強調するイコライザー回路１０３ａ，１０３ｂ，１０３ｃ，１０３ｄと、信号からＤＣオフセットなどの低域成分を除去するハイパスフィルタ１０４ａ，１０４ｂ，１０４ｃ，１０４ｄと、アナログ信号を２値化する２値化回路１０５ａ，１０５ｂ，１０５ｃ，１０５ｄと、２値化された信号間の位相差を検出し、その検出位相誤差に応じた信号を出力する位相差検出器１０６ａ，１０６ｂと、検出結果波形を加算する加算回路１０７と、その加算結果を積分するローパスフィルタ１０８とを備えている。
４分割された受光素子１０１から出力される信号は、図１に示す例では、フォトダイオード素子Ａとフォトダイオード素子Ｃ、また、フォトダイオード素子Ｂとフォトダイオード素子Ｄが同位相であり、よってフォトダイオード素子Ａとフォトダイオード素子Ｂとの間、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間において位相差を検出し、ローパスフィルタ１０８の手前でそれらを加算する方式と、予め各々のフォトダイオード素子から出力される信号をフォトダイオード素子Ａ＋フォトダイオード素子Ｃ、フォトダイオード素子Ｂ＋フォトダイオード素子Ｄというように加算しておき、それらの間の位相差を検出する方式の２通りある。
図１は前者の例であり、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間の位相差を検出する回路と、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路の構成は基本的に同一であるので以降は、受光素子Ａと受光素子Ｂとの間において位相差を検出する回路について説明するが、当然ながらフォトダイオード素子Ａとフォトダイオード素子Ｂをフォトダイオード素子Ｃとフォトダイオード素子Ｄへ置き換えればそのままフォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路として流用可能である。
図１は前者の例であり、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間の位相差を検出する回路と、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路の構成は基本的に同一であるので以降は、受光素子Ａと受光素子Ｂとの間において位相差を検出する回路について説明するが、当然ながらフォトダイオード素子Ａとフォトダイオード素子Ｂをフォトダイオード素子Ｃとフォトダイオード素子Ｄへ置き換えればそのままフォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路として流用可能である。
将来的に、光ディスク読出し速度の高倍速化や次世代光ディスクの導入に伴い、入力される信号の帯域がますます高域へとシフトしていくことが予想されるが、このＤＰＤ回路、とりわけバイポーラトランジスタに比べて速度が遅くトランスコンダクタＧｍ値も小さいＭＯＳトランジスタにより構成されたＤＰＤ回路においては、入力信号帯域が個別回路の使用帯域を超えてしまい、その結果、回路の位相特性が問題となってくると考えられる。
ここで、この位相特性がどのように問題となってくるのかを詳細に述べる。
例えば図１の２値化回路１０５ａ，１０５ｂ、すなわち高ゲインコンパレータでは、後段の位相差検出回路１０６ａにおいて検出を容易にするため急峻なスルーレートを持つ波形を出力する必要がある。前述したようにＭＯＳトランジスタのトランスコンダクタＧｍ値はバイポーラトランジスタよりも小さいために、急峻なスルーレートを実現する高いゲインを得るためには多段のアンプを縦続接続する構成が必要になってくる。
図２は、この多段のアンプを縦続接続した構成を有する２値化回路の動作を示す説明図である。
入力されたアナログ信号はこれら多段のアンプを経る間に図２に示すように徐々に電源電圧のレベルでクリップされていき、最終的にディジタル的な２値化信号へと変化していくが、振幅がクリップされた信号には歪みが生じており、基の信号周波数成分の高調波成分が発生してしまう。そして当然ながら各アンプには有限の帯域が存在し、さらに後段アンプには電源電圧レベルまで出力信号をフルスイングさせられる能力が求められるためにインバータ回路などを用いる必要があり、よって一般的に多段アンプの段数を経る毎に群遅延は一定値を取る領域が狭くなってくる。
図３は、この多段のアンプを縦続接続した構成を有する２値化回路の各アンプ出力における群遅延特性図である。
この群遅延変動が始まる帯域と同等もしくはそれ以上の信号成分が入力されると、出力信号にはその周波数成分によって異なる遅延時間量が発生してしまう。そしてこれら周波数毎に異なる遅延時間量を持つ基本波成分と前記歪みによって生じた高調波成分が合成されたアンプ出力波形には、予測困難な位相シフトが生じることとなる。例えばＤＶＤの８倍速読み取り時における入力信号最高域は約３５ＭＨｚであり、図３の３ｒｄ出力群遅延特性においてその変動がすでに発生している領域に入っている。
例えば図１の２値化回路１０５ａ，１０５ｂ、すなわち高ゲインコンパレータでは、後段の位相差検出回路１０６ａにおいて検出を容易にするため急峻なスルーレートを持つ波形を出力する必要がある。前述したようにＭＯＳトランジスタのトランスコンダクタＧｍ値はバイポーラトランジスタよりも小さいために、急峻なスルーレートを実現する高いゲインを得るためには多段のアンプを縦続接続する構成が必要になってくる。
図２は、この多段のアンプを縦続接続した構成を有する２値化回路の動作を示す説明図である。
入力されたアナログ信号はこれら多段のアンプを経る間に図２に示すように徐々に電源電圧のレベルでクリップされていき、最終的にディジタル的な２値化信号へと変化していくが、振幅がクリップされた信号には歪みが生じており、基の信号周波数成分の高調波成分が発生してしまう。そして当然ながら各アンプには有限の帯域が存在し、さらに後段アンプには電源電圧レベルまで出力信号をフルスイングさせられる能力が求められるためにインバータ回路などを用いる必要があり、よって一般的に多段アンプの段数を経る毎に群遅延は一定値を取る領域が狭くなってくる。
図３は、この多段のアンプを縦続接続した構成を有する２値化回路の各アンプ出力における群遅延特性図である。
この群遅延変動が始まる帯域と同等もしくはそれ以上の信号成分が入力されると、出力信号にはその周波数成分によって異なる遅延時間量が発生してしまう。そしてこれら周波数毎に異なる遅延時間量を持つ基本波成分と前記歪みによって生じた高調波成分が合成されたアンプ出力波形には、予測困難な位相シフトが生じることとなる。例えばＤＶＤの８倍速読み取り時における入力信号最高域は約３５ＭＨｚであり、図３の３ｒｄ出力群遅延特性においてその変動がすでに発生している領域に入っている。
この位相シフトは、例えば光ピックアップ内において、「視野振り」と呼ばれる動作によって対物レンズとフォトダイオードとの相対位置関係にずれが生じた時など位相比較対象となる２つの信号間に大きい振幅差（ワーストケースでは４倍〜５倍程度）が発生した場合、このＤＰＤ回路ブロックにとっては大きな問題を引き起こす。
図４は、位相比較対象となる２つの信号間に大きい振幅差が発生した場合の問題点を示す説明図である。
すなわち、アンプを多段構成した２値化回路１０５ａ，１０５ｂにおいて、例えば入力振幅が比較的大きい図４（ｂ）の例では、１段目のアンプを通過した時点ですでに電源電圧で波形がクリップし、歪みが生じることで位相シフトが発生する。そして、２段目、３段目・・・と信号がアンプを経るごとに位相シフトが蓄積されていく。次に、入力振幅が比較的小さい図４（ａ）の例では、１段目だけではクリップせず歪みも位相シフトも発生しない。そして、２段目のアンプ出力でようやくクリップし位相シフトが引き起こされたとすれば、当然ながら最終的な位相シフトの蓄積量は図４（ｂ）の大振幅信号入力側よりも少なくなる。
図４は、位相比較対象となる２つの信号間に大きい振幅差が発生した場合の問題点を示す説明図である。
すなわち、アンプを多段構成した２値化回路１０５ａ，１０５ｂにおいて、例えば入力振幅が比較的大きい図４（ｂ）の例では、１段目のアンプを通過した時点ですでに電源電圧で波形がクリップし、歪みが生じることで位相シフトが発生する。そして、２段目、３段目・・・と信号がアンプを経るごとに位相シフトが蓄積されていく。次に、入力振幅が比較的小さい図４（ａ）の例では、１段目だけではクリップせず歪みも位相シフトも発生しない。そして、２段目のアンプ出力でようやくクリップし位相シフトが引き起こされたとすれば、当然ながら最終的な位相シフトの蓄積量は図４（ｂ）の大振幅信号入力側よりも少なくなる。
このようなディスク表面上から反射したレーザ光を分割された受光素子で受け、トラッキング誤差量に応じてそれら分割された素子から出力される信号間に位相差が生じることを利用しトラッキング制御するＤＰＤ方式を用いたものとしては、異なる制御動作に対応してトラッキングエラー信号を出力する低域通過手段の特性を切り替え、トラッキングサーボ制御の精度向上を図るものがある（例えば、特許文献１参照）。
特開平１０−１６２３８１号公報
かかるトラッキング誤差検出器では、以下の短所が付随している。すなわち、２値化回路１０５ａ，１０５ｂへの入力信号間に振幅差がある場合、経路毎に異なる位相シフトを発生させ、このＤＰＤ回路ブロックの出力にオフセットを生じさせる原因となり、このような現象に対しては対応できず、また、前記入力信号間の振幅差は動作途中で逐次変化していくものであり、よってオフセット量もその時々で変化し、除去するのが容易でないという課題があった。
本発明は、このような事情に鑑みてなされたものであり、分割された受光素子から出力された信号間の振幅差を効率よく調整可能にする信号間振幅差調整回路と、この信号間振幅差調整回路を用いることで精度の高いトラッキング誤差検出を実現するトラッキング誤差検出器を提供することを目的とする。
上述の目的を達成するため、本発明にかかる信号間振幅差調整回路は、ディスク表面のトラック上に照射され、そのトラックから反射したレーザ光を分割された受光素子で受けたときのトラッキング誤差量に応じた位相差を含んで前記分割された受光素子から出力される信号間の振幅差をなくす信号間振幅差調整回路であって、前記各信号の振幅平均値を出力する振幅平均値出力手段と、前記振幅平均値出力手段が出力する前記各信号の振幅平均値をもとに、前記各信号間の振幅を比較する振幅比較手段と、前記振幅比較手段による比較結果をもとに選択した、前記振幅平均値出力手段が出力した振幅の大きい方の一方の信号の振幅平均値と所定電圧値との差分出力をもとに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるとともに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるのに要した制御量で振幅の小さいほうの他方の信号の振幅を制御する信号振幅制御手段と、前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を生成する制御信号生成手段とを備えたことを特徴とする。
また、上述の目的を達成するため、本発明にかかるトラッキング誤差検出器は、分割された受光素子から出力される各信号の振幅平均値を出力する振幅平均値出力手段と、前記振幅平均値出力手段が出力する前記各信号の振幅平均値をもとに、前記各信号間の振幅を比較する振幅比較手段と、前記振幅比較手段による比較結果をもとに選択した、前記振幅平均値出力手段が出力した振幅の大きい方の一方の信号の振幅平均値と所定電圧値との差分出力をもとに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるとともに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるのに要した制御量で振幅の小さいほうの他方の信号の振幅を制御する信号振幅制御手段と、前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を生成し、前記各信号を増幅するゲインコントロールアンプのゲインを前記制御信号をもとに調整し、前記信号間の振幅差をなくす制御信号生成手段とを有した前記信号間振幅差調整回路を備えたことを特徴とする。
本発明によれば、分割された受光素子から出力された各信号の振幅平均値を出力する振幅平均値出力手段と、前記振幅平均値出力手段が出力する前記各信号の振幅平均値をもとに、前記各信号間の振幅を比較する振幅比較手段と、前記振幅比較手段による比較結果をもとに選択した、前記振幅平均値出力手段が出力した振幅の大きい方の一方の信号の振幅平均値と所定電圧値との差分出力をもとに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるとともに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるのに要した制御量で振幅の小さいほうの他方の信号の振幅を制御する信号振幅制御手段と、
前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を生成する制御信号生成手段とを備えるように構成したので、前記振幅比較手段や前記御信号生成手段に用いられる比較を行う回路素子のヒステリシス幅を固定にすることが可能になり、また、前記各信号の振幅範囲を狭めることが可能になり、広ダイナミックレンジかつ高分解能の回路構成を前記制御信号生成手段に用いることが不要になり、信号間の振幅差を効率よく調整可能にする信号間振幅差調整回路を提供できる効果がある。
前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を生成する制御信号生成手段とを備えるように構成したので、前記振幅比較手段や前記御信号生成手段に用いられる比較を行う回路素子のヒステリシス幅を固定にすることが可能になり、また、前記各信号の振幅範囲を狭めることが可能になり、広ダイナミックレンジかつ高分解能の回路構成を前記制御信号生成手段に用いることが不要になり、信号間の振幅差を効率よく調整可能にする信号間振幅差調整回路を提供できる効果がある。
また、本発明によれば、分割された受光素子から出力される各信号の振幅平均値を出力する振幅平均値出力手段と、前記振幅平均値出力手段が出力する前記各信号の振幅平均値をもとに、前記各信号間の振幅を比較する振幅比較手段と、前記振幅比較手段による比較結果をもとに選択した、前記振幅平均値出力手段が出力した振幅の大きい方の一方の信号の振幅平均値と所定電圧値との差分出力をもとに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるとともに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるのに要した制御量で振幅の小さいほうの他方の信号の振幅を制御する信号振幅制御手段と、前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を生成し、前記各信号を増幅するゲインコントロールアンプのゲインを前記制御信号をもとに調整し、前記信号間の振幅差をなくす制御信号生成手段とを有した前記信号間振幅差調整回路を備えるように構成したので、精度の高いトラッキング誤差検出を実現するトラッキング誤差検出器を提供できる効果がある。
分割された受光素子から出力される信号間の振幅差を効率よく調整可能にする信号間振幅差調整回路を提供するという目的を、分割された受光素子から出力された各信号の振幅平均値を振幅平均値出力手段から出力させ、前記振幅平均値出力手段が出力した前記各信号の振幅平均値をもとに、前記各信号間の振幅を振幅比較手段により比較させ、前記振幅比較手段による比較結果をもとに選択した、前記振幅平均値出力手段が出力した振幅の大きい方の一方の信号の振幅平均値と所定電圧値との差分出力をもとに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるとともに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるのに要した制御量で振幅の小さいほうの他方の信号の振幅を信号振幅制御手段により制御させ、前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を制御信号生成手段により生成させることで実現した。
また、精度の高いトラッキング誤差検出を実現するトラッキング誤差検出器を提供するという目的を、分割された受光素子から出力される各信号の振幅平均値を振幅平均値出力手段から出力させ、前記振幅平均値出力手段が出力した前記各信号の振幅平均値をもとに、前記各信号間の振幅を振幅比較手段により比較させ、前記振幅比較手段による比較結果をもとに選択した、前記振幅平均値出力手段が出力した振幅の大きい方の一方の信号の振幅平均値と所定電圧値との差分出力をもとに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるとともに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるのに要した制御量で振幅の小さいほうの他方の信号の振幅を信号振幅制御手段により制御させ、前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を制御信号生成手段により生成し、前記各信号を増幅するゲインコントロールアンプのゲインを前記制御信号をもとに調整し、前記信号間の振幅差をなくす信号間振幅差調整回路を備えることで実現した。
図５は、この実施例１のトラッキング誤差検出器の構成を示すブロック図である。
このトラッキング誤差検出器では、２値化回路に入力される２つの信号間の振幅が常に同一となるように、リアルタイムで前記信号間の振幅差を揃える機能を有している。そして、このトラッキング誤差検出器は、図５に示すように、受光素子１と、信号間振幅差調整回路４１と、Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ（以下、ＤＰＤという）方式のトラッキング誤差検出回路（以下、ＤＰＤ回路という）ブロック（信号処理回路）５１とを備えている。
このトラッキング誤差検出器では、２値化回路に入力される２つの信号間の振幅が常に同一となるように、リアルタイムで前記信号間の振幅差を揃える機能を有している。そして、このトラッキング誤差検出器は、図５に示すように、受光素子１と、信号間振幅差調整回路４１と、Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｈａｓｅ Ｄｅｔｅｃｔｏｒ（以下、ＤＰＤという）方式のトラッキング誤差検出回路（以下、ＤＰＤ回路という）ブロック（信号処理回路）５１とを備えている。
受光素子１は、ディスク面上から反射されたレーザ光を受光する４分割されたフォトダイオード素子Ａ，Ｂ，Ｃ，Ｄから構成され、それぞれの素子がディスク面上に記録されたデータ波形を出力する。
信号間振幅差調整回路４１は、振幅差検出回路２，２１、およびゲインコントロールアンプ３，４，２２，２３を備えており、フォトダイオード素子Ａから出力される信号とフォトダイオード素子Ｂから出力される信号との間の振幅差を揃える機能、およびフォトダイオード素子Ｃから出力される信号とフォトダイオード素子Ｄから出力される信号との間の振幅差を揃える機能を有している。
ゲインコントロールアンプ３は、フォトダイオード素子Ａから出力される信号を増幅するアンプ、ゲインコントロールアンプ４は、フォトダイオード素子Ｂから出力される信号を増幅するアンプ、ゲインコントロールアンプ２２は、フォトダイオード素子Ｃから出力される信号を増幅するアンプ、ゲインコントロールアンプ２３は、フォトダイオード素子Ｄから出力される信号を増幅するアンプである。
ゲインコントロールアンプ３，４は、そのゲインが振幅差検出回路２から出力されるゲイン個別調整信号をもとにそれぞれ調整可能な構成となっている。また、ゲインコントロールアンプ２２，２３は振幅差検出回路２１から出力されるゲイン個別調整信号をもとにそれぞれ調整可能な構成となっている。
振幅差検出回路２は、フォトダイオード素子Ａとフォトダイオード素子Ｂとからそれぞれ出力される信号間の振幅についての比率を検出し、その検出結果をもとにゲインコントロールアンプ３，４に対するゲイン個別調整信号を出力し、それぞれのゲイン個別調整信号によりゲインコントロールアンプ３，４のゲインを調整し、ゲインコントロールアンプ３，４から出力される信号間の振幅差をなくすように機能する。
また、振幅差検出回路２１は、フォトダイオード素子Ｃとフォトダイオード素子Ｄとからそれぞれ出力される信号間の振幅についての比率を検出し、その検出結果をもとにゲインコントロールアンプ２２，２３に対するゲイン個別調整信号を出力し、それぞれのゲイン個別調整信号によりゲインコントロールアンプ２２，２３のゲインを調整し、ゲインコントロールアンプ２２，２３から出力される信号間の振幅差をなくすように機能する。
ゲインコントロールアンプ３は、フォトダイオード素子Ａから出力される信号を増幅するアンプ、ゲインコントロールアンプ４は、フォトダイオード素子Ｂから出力される信号を増幅するアンプ、ゲインコントロールアンプ２２は、フォトダイオード素子Ｃから出力される信号を増幅するアンプ、ゲインコントロールアンプ２３は、フォトダイオード素子Ｄから出力される信号を増幅するアンプである。
ゲインコントロールアンプ３，４は、そのゲインが振幅差検出回路２から出力されるゲイン個別調整信号をもとにそれぞれ調整可能な構成となっている。また、ゲインコントロールアンプ２２，２３は振幅差検出回路２１から出力されるゲイン個別調整信号をもとにそれぞれ調整可能な構成となっている。
振幅差検出回路２は、フォトダイオード素子Ａとフォトダイオード素子Ｂとからそれぞれ出力される信号間の振幅についての比率を検出し、その検出結果をもとにゲインコントロールアンプ３，４に対するゲイン個別調整信号を出力し、それぞれのゲイン個別調整信号によりゲインコントロールアンプ３，４のゲインを調整し、ゲインコントロールアンプ３，４から出力される信号間の振幅差をなくすように機能する。
また、振幅差検出回路２１は、フォトダイオード素子Ｃとフォトダイオード素子Ｄとからそれぞれ出力される信号間の振幅についての比率を検出し、その検出結果をもとにゲインコントロールアンプ２２，２３に対するゲイン個別調整信号を出力し、それぞれのゲイン個別調整信号によりゲインコントロールアンプ２２，２３のゲインを調整し、ゲインコントロールアンプ２２，２３から出力される信号間の振幅差をなくすように機能する。
ここで振幅差検出回路２，２１の構成について詳しく説明する。なお、振幅差検出回路２１の構成は振幅差検出回路２と同一構成であり、以下の説明では振幅差検出回路２について説明する。
前述したように入力信号間に振幅差があることによるオフセット要因を除去するには、コンパレータに入力される入力信号間の振幅が常に同じとなるように、リアルタイムで振幅差を揃えてやればよい。振幅差が存在することで、コンパレータ内の多段アンプステージを経るごとに生じる歪み量、即ち高調波成分量に違いが生じ、その結果、各ステージ出力波形に生じる位相シフト量に差が生じるので、振幅差を揃えてやれば、歪み量が揃い、結果として位相シフト量も同じとなるため、ＤＰＤ回路出力としても影響を受けずに済む。信号振幅を揃える手段としては、図５に示すように、新たに振幅差検出回路２，２１とゲインコントロールアンプ３，４，２２，２３を設け、振幅差検出回路２による振幅差検出結果をもとにゲインコントロールアンプ３，４のゲインを、また振幅差検出回路２１による振幅差検出結果をもとにゲインコントロールアンプ２２，２３のゲインを個別制御すればよい。
この個別制御の形態は、例えば、Ａ信号入力がＢ信号入力に対して２倍の振幅があったとすれば、ゲインコントロールアンプ３のゲインは１倍設定のまま、ゲインコントロールアンプ４のゲインを２倍設定にし、次段のゲインコントロールアンプ５，９の入力時点ではＡ信号入力とＢ信号入力が同じ振幅を持つ様にする。
ここで、振幅差検出回路２の処理としては、（１）各信号の振幅値を求める。（２）大振幅側振幅値と小振幅側振幅値の比率を求める。（３）その比率に従って、ゲインコントロールアンプにＧＣＡ制御信号を出力するといった流れになるが、これらには大きく２つの問題点がある。
前述したように入力信号間に振幅差があることによるオフセット要因を除去するには、コンパレータに入力される入力信号間の振幅が常に同じとなるように、リアルタイムで振幅差を揃えてやればよい。振幅差が存在することで、コンパレータ内の多段アンプステージを経るごとに生じる歪み量、即ち高調波成分量に違いが生じ、その結果、各ステージ出力波形に生じる位相シフト量に差が生じるので、振幅差を揃えてやれば、歪み量が揃い、結果として位相シフト量も同じとなるため、ＤＰＤ回路出力としても影響を受けずに済む。信号振幅を揃える手段としては、図５に示すように、新たに振幅差検出回路２，２１とゲインコントロールアンプ３，４，２２，２３を設け、振幅差検出回路２による振幅差検出結果をもとにゲインコントロールアンプ３，４のゲインを、また振幅差検出回路２１による振幅差検出結果をもとにゲインコントロールアンプ２２，２３のゲインを個別制御すればよい。
この個別制御の形態は、例えば、Ａ信号入力がＢ信号入力に対して２倍の振幅があったとすれば、ゲインコントロールアンプ３のゲインは１倍設定のまま、ゲインコントロールアンプ４のゲインを２倍設定にし、次段のゲインコントロールアンプ５，９の入力時点ではＡ信号入力とＢ信号入力が同じ振幅を持つ様にする。
ここで、振幅差検出回路２の処理としては、（１）各信号の振幅値を求める。（２）大振幅側振幅値と小振幅側振幅値の比率を求める。（３）その比率に従って、ゲインコントロールアンプにＧＣＡ制御信号を出力するといった流れになるが、これらには大きく２つの問題点がある。
先ず、振幅値を求める際の問題点として、入力されるディスク読取り信号は、ＤＶＤやＣＤの場合、基準クロック周期を１Ｔとすると、３Ｔ〜１１Ｔと広帯域であり、またその時々で振幅も変化するため、正確な振幅差を検出するためには信号周期に比べある程度長時間サンプリングし、その平均値を求める必要がある。この振幅平均値を求める作業には、各信号波形を整流器により整流し、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）を通して高域信号成分を除去する必要がある。この整流する手段の一つとして、ダイオードとインダクタを用いた全波整流器がよく知られている。図６は、このダイオードとインダクタを用いた全波整流器を示す回路図である。しかしながらこの方式にはインダクタが必要になりこれが大きな占有面積を必要とするなど効率性やコスト面の点で問題がある。
また一方でインダクタが不要な半波整流器もよく知られている。図７は、このインダクタが不要な半波整流器を示す回路図である。しかしながら全波整流器に比べて効率が悪く、また半波出力波形には全波出力波形よりも低周波成分が含まれるため、高周波成分をカットするＬＰＦの時定数を大きくする必要が生じ、大きな容量または抵抗が必要となることでこちらも面積的に不利となり効率性の点で問題がある。
次に振幅比率を求める際の問題点として、入力信号振幅の絶対値そのものは使用する光学ピックアップの特性やディスクの製造ばらつきなどで変動するのだが、これは整流しＬＰＦを通した後の平均値の絶対値が変動することを意味する。図８は、２信号間の振幅比率を論理演算回路によりディジタル的に計算するために整流器により整流した後のＬＰＦの出力平均値をＡ／Ｄ変換する構成する信号間振幅差調整回路の回路構成の一例を示すブロック図である。どの様に振幅比率を求めるかその演算方式にもよるが、図８に示す様に、例えば２信号間の振幅比率を論理演算回路（制御信号生成手段）８０５によりディジタル的に計算するために整流器７０１，７０２により整流した後のＬＰＦ８０１，８０２の出力平均値をＡ／Ｄ変換する際などに、Ａ／Ｄコンバータ８０３，８０４の入力ダイナミックレンジはＬＰＦ出力の平均値が取り得る値のうち、最大となる場合に合わせて設定する必要がある一方で、分解能はＬＰＦ出力の平均値が取り得る値のうち、最小となる場合に合わせて設定する必要がある。このため必要以上に広ダイナミックレンジかつ高分解能のＡ／Ｄコンバータが必要となるという問題もある。
また、図９は、２信号のうちどちらが大振幅側信号かを判断し、そして大振幅側信号振幅値を常に基準電圧値としてその値から抵抗などを用いて各分圧電圧を作り出し、それらと小振幅側振幅値を比較して振幅比率を求める信号間振幅差調整回路の回路構成の一例を示すブロック図である。図９に示す回路構成、すなわちダイナミックレンジが大振幅側振幅値にて決定されるＡ／Ｄコンバータ８１１に小振幅側振幅値を入力することで振幅比率を演算する回路構成の場合、ノイズなどによって出力がバタつくのを防ぐ目的で、大振幅側判断用に用いるコンパレータ９０１およびＡ／Ｄコンバータ８１１内に用いる各コンパレータ９０２にはヒステリシス特性を持たせる必要がある。この場合、さらに、このヒステリシス特性を振幅値の絶対値変動に追従させる必要があり、この制御が難しいという問題がある。
前述したような各問題点に対し、この実施例１では、整流器については、電圧モードではなく電流モードを用いることで解決を図る。
図１０は、電流モードで全波整流動作を行う全波整流回路の一例を示す回路図である。〔参考資料：”Ｃｕｒｒｅｎｔ−ｍｏｄｅ ｆｕｌｌ−ｗａｖｅ ｒｅｃｔｉｆｉｅｒ ａｎｄ ｖｅｃｔｏｒ ｓｕｍｍａｔｉｏｎ ｃｉｒｃｕｉｔ” Ｃｈｅｎｇ−Ｃｈｉｅｈ Ｃｈａｎｇ； Ｓｈｅｎ−Ｉｕａｎ Ｌｉｕ； Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ ，Ｖｏｌｕｍｅ： ３６ ，Ｉｓｓｕｅ： １９ ，１４ Ｓｅｐｔ． ２０００ Ｐａｇｅｓ：１５９９ − １６００〕。
この全波整流回路は、抵抗素子１００１、ＮｃｈＭＯＳトランジスタ１００２，１００３，１００６およびＰｃｈＭＯＳトランジスタ１００４，１００５を備えている。
そして、ＮｃｈＭＯＳトランジスタ１００２とＮｃｈＭＯＳトランジスタ１００３のゲートは共通接続され、また、ＮｃｈＭＯＳトランジスタ１００２とＮｃｈＭＯＳトランジスタ１００３のソースは共に接地されている。また、ＮｃｈＭＯＳトランジスタ１００２のドレインとゲートとは接続されており、ＮｃｈＭＯＳトランジスタ１００２はダイオード接続された構成となっている。そして、ＮｃｈＭＯＳトランジスタ１００２のドレインはＮｃｈＭＯＳトランジスタ１００６のソースと接続されており、ＮｃｈＭＯＳトランジスタ１００２のドレインとＮｃｈＭＯＳトランジスタ１００６のソースとの接続点へ前記抵抗素子１００１の一端が接続されている。また、ＮｃｈＭＯＳトランジスタ１００６とＮｃｈＭＯＳトランジスタ１００３のドレインは共通接続されている。
一方、ＰｃｈＭＯＳトランジスタ１００４のソースとＰｃｈＭＯＳトランジスタ１００５のソースは共に電源ラインへ接続されている。また、ＰｃｈＭＯＳトランジスタ１００４とＰｃｈＭＯＳトランジスタ１００５のゲートは共通接続され、さらにＰｃｈＭＯＳＦＥＴ１００４についてはゲートとドレインとが接続され、ＰｃｈＭＯＳトランジスタ１００４はダイオード接続された構成となっている。そして、ＰｃｈＭＯＳトランジスタ１００４のドレインは前記ＮｃｈＭＯＳトランジスタ１００６，１００３のドレインと接続されている構成である。
図１０は、電流モードで全波整流動作を行う全波整流回路の一例を示す回路図である。〔参考資料：”Ｃｕｒｒｅｎｔ−ｍｏｄｅ ｆｕｌｌ−ｗａｖｅ ｒｅｃｔｉｆｉｅｒ ａｎｄ ｖｅｃｔｏｒ ｓｕｍｍａｔｉｏｎ ｃｉｒｃｕｉｔ” Ｃｈｅｎｇ−Ｃｈｉｅｈ Ｃｈａｎｇ； Ｓｈｅｎ−Ｉｕａｎ Ｌｉｕ； Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ ，Ｖｏｌｕｍｅ： ３６ ，Ｉｓｓｕｅ： １９ ，１４ Ｓｅｐｔ． ２０００ Ｐａｇｅｓ：１５９９ − １６００〕。
この全波整流回路は、抵抗素子１００１、ＮｃｈＭＯＳトランジスタ１００２，１００３，１００６およびＰｃｈＭＯＳトランジスタ１００４，１００５を備えている。
そして、ＮｃｈＭＯＳトランジスタ１００２とＮｃｈＭＯＳトランジスタ１００３のゲートは共通接続され、また、ＮｃｈＭＯＳトランジスタ１００２とＮｃｈＭＯＳトランジスタ１００３のソースは共に接地されている。また、ＮｃｈＭＯＳトランジスタ１００２のドレインとゲートとは接続されており、ＮｃｈＭＯＳトランジスタ１００２はダイオード接続された構成となっている。そして、ＮｃｈＭＯＳトランジスタ１００２のドレインはＮｃｈＭＯＳトランジスタ１００６のソースと接続されており、ＮｃｈＭＯＳトランジスタ１００２のドレインとＮｃｈＭＯＳトランジスタ１００６のソースとの接続点へ前記抵抗素子１００１の一端が接続されている。また、ＮｃｈＭＯＳトランジスタ１００６とＮｃｈＭＯＳトランジスタ１００３のドレインは共通接続されている。
一方、ＰｃｈＭＯＳトランジスタ１００４のソースとＰｃｈＭＯＳトランジスタ１００５のソースは共に電源ラインへ接続されている。また、ＰｃｈＭＯＳトランジスタ１００４とＰｃｈＭＯＳトランジスタ１００５のゲートは共通接続され、さらにＰｃｈＭＯＳＦＥＴ１００４についてはゲートとドレインとが接続され、ＰｃｈＭＯＳトランジスタ１００４はダイオード接続された構成となっている。そして、ＰｃｈＭＯＳトランジスタ１００４のドレインは前記ＮｃｈＭＯＳトランジスタ１００６，１００３のドレインと接続されている構成である。
次に、この全波整流回路の動作を説明する。
先ず、抵抗素子１００１にて電圧から電流へと変換された入力信号は、信号がプラス側に振れている場合にはダイオード接続されたＮｃｈＭＯＳトランジスタ１００２に電流が流れ込み、それがミラーされてＮｃｈＭＯＳトランジスタ１００３のドレイン電流となって流れる。これはダイオード接続されたＰｃｈＭＯＳトランジスタ１００４とカレントミラー接続されたＰｃｈＭＯＳトランジスタ１００５に流れ、出力電流が生じる。
次に信号がマイナス側に振れている場合、抵抗素子１００１にて変換された電流はゲート接地接続されているＮｃｈＭＯＳトランジスタ１００６のソース端子から電流を引き抜く。この電流はＰｃｈＭＯＳトランジスタ１００４、１００５を介してやはり出力電流として流れる。
よって、この回路は電流モードの全波整流器として働く。全波整流された電流信号は、後段のＬＰＦにて高域信号成分が除去されるとともに電圧信号へと変換され、振幅平均値がこれによりあるアナログ電圧値として求まる。
この回路によりインダクタを必要とせず、より省面積かつ簡便な回路構成で全波整流器が実現できる。そして、電流モードを使用することにより、入力電圧信号を電流信号へと変換する作業が発生するが、このＶ−Ｉ変換回路（図１０においては抵抗素子１００１が該当する）において、その変換ゲインを可変とすることで振幅値を平均化したＬＰＦ出力値を所望のレンジへと持っていくことが可能となる。
先ず、抵抗素子１００１にて電圧から電流へと変換された入力信号は、信号がプラス側に振れている場合にはダイオード接続されたＮｃｈＭＯＳトランジスタ１００２に電流が流れ込み、それがミラーされてＮｃｈＭＯＳトランジスタ１００３のドレイン電流となって流れる。これはダイオード接続されたＰｃｈＭＯＳトランジスタ１００４とカレントミラー接続されたＰｃｈＭＯＳトランジスタ１００５に流れ、出力電流が生じる。
次に信号がマイナス側に振れている場合、抵抗素子１００１にて変換された電流はゲート接地接続されているＮｃｈＭＯＳトランジスタ１００６のソース端子から電流を引き抜く。この電流はＰｃｈＭＯＳトランジスタ１００４、１００５を介してやはり出力電流として流れる。
よって、この回路は電流モードの全波整流器として働く。全波整流された電流信号は、後段のＬＰＦにて高域信号成分が除去されるとともに電圧信号へと変換され、振幅平均値がこれによりあるアナログ電圧値として求まる。
この回路によりインダクタを必要とせず、より省面積かつ簡便な回路構成で全波整流器が実現できる。そして、電流モードを使用することにより、入力電圧信号を電流信号へと変換する作業が発生するが、このＶ−Ｉ変換回路（図１０においては抵抗素子１００１が該当する）において、その変換ゲインを可変とすることで振幅値を平均化したＬＰＦ出力値を所望のレンジへと持っていくことが可能となる。
図１１は、図９に示した整流器７０１，７０２として図１０に示した電流モードの全波整流器１１１２，１１１３を用いると共に、可変抵抗制御を追加した振幅差検出回路２，２１の構成を示す概念図である。
この例では大振幅側振幅平均値が常に任意の値（Ｖｒｅｆ）になるようオペアンプ１１０２を用いて帰還をかけて制御する構成である。こうすることで、どちらが大振幅側かを判断するコンパレータ１１０１を含めて、全コンパレータに設定するヒステリシス特性は固定でよいことになる。
これは振幅平均値をＡ／Ｄコンバータを用いて得られた結果をディジタル的に演算する際のみならず、アナログ的に演算するような場合においても、入力ダイナミックレンジを一定に出来ることによって効果が得られる方式には有効である。
この例では大振幅側振幅平均値が常に任意の値（Ｖｒｅｆ）になるようオペアンプ１１０２を用いて帰還をかけて制御する構成である。こうすることで、どちらが大振幅側かを判断するコンパレータ１１０１を含めて、全コンパレータに設定するヒステリシス特性は固定でよいことになる。
これは振幅平均値をＡ／Ｄコンバータを用いて得られた結果をディジタル的に演算する際のみならず、アナログ的に演算するような場合においても、入力ダイナミックレンジを一定に出来ることによって効果が得られる方式には有効である。
可変抵抗については数々の実現方法がある。最も簡単なのはＭＯＳトランジスタの３極管領域を使うものである。良く知られているように、ＭＯＳトランジスタは｜Ｖｄｓ｜ ＜ ｜Ｖｇｓ−Ｖｔｈ｜が成立する場合に、Ｉｄｓ ＝ Ｋ（Ｖｇｓ−Ｖｔｈ）ＶｄｓというＶｇｓ−Ｉｄｓ特性となる。ここでＶｄｓはトランジスタのドレインソース端子間電圧、Ｖｇｓはゲート-ソース端子間電圧、Ｉｄｓはドレイン電流、Ｖｔｈはしきい値電圧、Ｋはトランジスタ固有の係数を表す。これはすなわちＲｄｓ＝１／｛Ｋ（Ｖｇｓ−Ｖｔｈ）｝という抵抗値がＶｇｓにより制御できることを示している。
図１２は、可変抵抗としてこのＭＯＳトランジスタの３極管領域を使用した振幅差検出回路２，２１の回路構成の一例を示すブロック図である。この例では可変抵抗としてＮｃｈＭＯＳトランジスタ１１１４，１１１５を用いているが、バイアス電圧条件によっては当然ながらＰｃｈＭＯＳトランジスタでも実現可能であることは明らかである。
図１２は、可変抵抗としてこのＭＯＳトランジスタの３極管領域を使用した振幅差検出回路２，２１の回路構成の一例を示すブロック図である。この例では可変抵抗としてＮｃｈＭＯＳトランジスタ１１１４，１１１５を用いているが、バイアス電圧条件によっては当然ながらＰｃｈＭＯＳトランジスタでも実現可能であることは明らかである。
前述の単体ＭＯＳトランジスタで可変抵抗を実現する例においては、トランジスタが抵抗素子として動作するには前述の式｜Ｖｄｓ｜ ＜ ｜Ｖｇｓ − Ｖｔｈ｜を常に満たす必要がある。言い換えればこの式から外れるようなＶｄｓがトランジスタのドレイン、ソース端子間にかかる場合、すなわち入力振幅絶対値が大きい場合には、Ｖ−Ｉ変換後の電流信号に歪みが生じ、正確な振幅差検出が出来なくなる恐れがある。そのため、リニアリティの高いトランスコンダクタンス回路を適用すれば、より広い入力ダイナミックレンジを得ることが可能となる。図１３は、このリニアリティの高いトランスコンダクタンス回路の一例を示す回路図である。回路の詳細動作については良く知られているので割愛する。この回路のトランスコンダクタンス値（Ｇｍ）はＧｍ ＝４Ｋ１ Ｋ３ (√I１ ）／｛（Ｋ１ ＋４Ｋ３ ）（√Ｋ１ ）｝と表すことが出来る。
ここで、Ｋ１ は Ｍ１，Ｍ２の固有係数、Ｋ3 はＭ３，Ｍ４の固有係数、I１ はＭ１，Ｍ２のＩｄｓである。この回路もI１ を外部から制御すればトランスコンダクタンス値を変更できるので、一種の可変抵抗とみなすことが可能である。適用例を図１４に示す。無論、この他にも数多くの可変抵抗および可変トランスコンダクタンスを実現する回路が存在するが、どれを用いても良いことは明らかである。
ここで、Ｋ１ は Ｍ１，Ｍ２の固有係数、Ｋ3 はＭ３，Ｍ４の固有係数、I１ はＭ１，Ｍ２のＩｄｓである。この回路もI１ を外部から制御すればトランスコンダクタンス値を変更できるので、一種の可変抵抗とみなすことが可能である。適用例を図１４に示す。無論、この他にも数多くの可変抵抗および可変トランスコンダクタンスを実現する回路が存在するが、どれを用いても良いことは明らかである。
以上のことから、前述した各問題点を解消したこの実施例１の振幅差検出回路２，２１の構成を図１４に示す。
この振幅差検出回路は、一例として図１３に示す可変トランスコンダクタンス回路（信号振幅制御手段）２０１，２０２、図１０に示す電流モード全波整流器（全波整流回路、振幅平均値出力手段）２０３，２０４、ＬＰＦ（振幅平均値出力手段）２０５，２０６、ヒステリシス幅が固定であるヒステリシス特性を備えたコンパレータ（振幅比較手段）２０７、スイッチ回路２０８，２０９，２１１，２１２、Ａ／Ｄコンバータ（制御信号生成手段）２２０および差動増幅回路（信号振幅制御手段）２２１を備えている。また、Ａ／Ｄコンバータ２２０は、電圧フォロワ２５１、抵抗ラダー回路２５２、ヒステリシス幅が固定であるヒステリシスコンパレータ２６１，２６２，２６３，２６４を備えた構成である。
この振幅差検出回路は、一例として図１３に示す可変トランスコンダクタンス回路（信号振幅制御手段）２０１，２０２、図１０に示す電流モード全波整流器（全波整流回路、振幅平均値出力手段）２０３，２０４、ＬＰＦ（振幅平均値出力手段）２０５，２０６、ヒステリシス幅が固定であるヒステリシス特性を備えたコンパレータ（振幅比較手段）２０７、スイッチ回路２０８，２０９，２１１，２１２、Ａ／Ｄコンバータ（制御信号生成手段）２２０および差動増幅回路（信号振幅制御手段）２２１を備えている。また、Ａ／Ｄコンバータ２２０は、電圧フォロワ２５１、抵抗ラダー回路２５２、ヒステリシス幅が固定であるヒステリシスコンパレータ２６１，２６２，２６３，２６４を備えた構成である。
可変トランスコンダクタンス回路２０１，２０２は図１３に示す構成を有し、リニアリティの高いトランスコンダクタンス回路であり、可変抵抗として用いられる。そして、ＬＰＦ２０５の出力の振幅平均値とＬＰＦ２０６の出力の振幅平均値との内でレベルが大きい方の出力の振幅平均値がある一定の値（Ｖｒｅｆ）になるように、そのレベルが大きい方の出力に対応した可変トランスコンダクタンス回路２０１または可変トランスコンダクタンス回路２０２のうちの一方の可変トランスコンダクタンス回路の抵抗値が、差動増幅器２２１から出力される制御信号により制御される。また、このとき他方の可変トランスコンダクタンス回路の抵抗値については、前記一方の可変トランスコンダクタンス回路の抵抗値の制御に用いた制御量で制御される。
電流モード全波整流器２０３，２０４は図１０に示す構成を有している。
ＬＰＦ２０５，２０６は、電流モード全波整流器２０３，２０４の出力の低域周波成分を通過させ、直流レベル信号を出力するフィルタである。
コンパレータ２０７は、一定のヒステリシス幅のヒステリシス特性を有し、ＬＰＦ２０５から出力される直流レベル信号と、ＬＰＦ２０６から出力される直流レベル信号とを比較し、その比較結果に応じた信号をそれぞれ出力する。
スイッチ回路２０８，２０９，２１１，２１２は、制御端子を備えたアナログスイッチで構成されている。そして、ＬＰＦ２０５から出力される直流レベル信号が、ＬＰＦ２０６から出力される直流レベル信号より大きい場合、コンパレータ２０７が出力する前記比較結果に応じた信号により、スイッチ回路２０８とスイッチ回路２１１が導通状態に制御されるとともに、スイッチ回路２０９とスイッチ回路２１２が非導通状態に制御される。また、ＬＰＦ２０６から出力される直流レベル信号が、ＬＰＦ２０５から出力される直流レベル信号より大きい場合、コンパレータ２０７が出力する前記比較結果に応じた信号により、スイッチ回路２０８とスイッチ回路２１１が非導通状態に制御されるとともに、スイッチ回路２０９とスイッチ回路２１２が導通状態に制御される。
電流モード全波整流器２０３，２０４は図１０に示す構成を有している。
ＬＰＦ２０５，２０６は、電流モード全波整流器２０３，２０４の出力の低域周波成分を通過させ、直流レベル信号を出力するフィルタである。
コンパレータ２０７は、一定のヒステリシス幅のヒステリシス特性を有し、ＬＰＦ２０５から出力される直流レベル信号と、ＬＰＦ２０６から出力される直流レベル信号とを比較し、その比較結果に応じた信号をそれぞれ出力する。
スイッチ回路２０８，２０９，２１１，２１２は、制御端子を備えたアナログスイッチで構成されている。そして、ＬＰＦ２０５から出力される直流レベル信号が、ＬＰＦ２０６から出力される直流レベル信号より大きい場合、コンパレータ２０７が出力する前記比較結果に応じた信号により、スイッチ回路２０８とスイッチ回路２１１が導通状態に制御されるとともに、スイッチ回路２０９とスイッチ回路２１２が非導通状態に制御される。また、ＬＰＦ２０６から出力される直流レベル信号が、ＬＰＦ２０５から出力される直流レベル信号より大きい場合、コンパレータ２０７が出力する前記比較結果に応じた信号により、スイッチ回路２０８とスイッチ回路２１１が非導通状態に制御されるとともに、スイッチ回路２０９とスイッチ回路２１２が導通状態に制御される。
Ａ／Ｄコンバータ２２０は、ＬＰＦ２０５とＬＰＦ２０６とからそれぞれ出力された直流レベル信号のうち、レベルが大きいほうの信号を電圧フォロワ２５１で受け、電圧フォロワ２５１の出力を抵抗ラダー回路２５２へ出力する。そして、抵抗ラダー回路２５２により抵抗分圧された各出力を、ヒステリシスコンパレータ２６１，２６２，２６３，２６４により、ＬＰＦ２０５とＬＰＦ２０６とからそれぞれ出力された直流レベル信号のうち、レベルが小さいほうの信号と比較し、このときヒステリシスコンパレータ２６１，２６２，２６３…２６４からの出力によりＮビットの制御信号を生成し、これをＧＣＡ制御信号として出力する。このＧＣＡ制御信号は、ＬＰＦ２０５とＬＰＦ２０６とからそれぞれ出力された直流レベル信号のうち、レベルが大きいほうの信号振幅値（Ｖｒｅｆ）に対する、前記レベルが小さいほうの信号振幅値の比率を示している。
差動増幅回路２２１は、ＬＰＦ２０５とＬＰＦ２０６とからそれぞれ出力された信号のうち、レベルが大きいほうの信号の振幅平均値を、基準電圧Ｖｒｅｆと比較し、その比較結果（差分）に応じた制御信号を前記可変トランスコンダクタンス回路２０１，２０２へ出力する。可変トランスコンダクタンス回路２０１，２０２では、受光素子１から入力される各信号に対し前記制御信号をもとに可変抵抗制御が行われる。
差動増幅回路２２１は、ＬＰＦ２０５とＬＰＦ２０６とからそれぞれ出力された信号のうち、レベルが大きいほうの信号の振幅平均値を、基準電圧Ｖｒｅｆと比較し、その比較結果（差分）に応じた制御信号を前記可変トランスコンダクタンス回路２０１，２０２へ出力する。可変トランスコンダクタンス回路２０１，２０２では、受光素子１から入力される各信号に対し前記制御信号をもとに可変抵抗制御が行われる。
次に、ＤＰＤ回路ブロック５１について説明する。
このＤＰＤ回路ブロック５１は、ゲインコントロールアンプ３，４，２２，２３から出力される信号波形がフォトダイオードやディスクの品質ばらつきによって非常に小さい場合や大きい場合、適切なレベルまで信号振幅を増減幅するゲインコントロールアンプ５，９，２５，２９と、データ波形列に含まれる高周波信号成分を高域強調するイコライザー回路６，１１，２６，３１と、信号からＤＣオフセットなどの低域成分を除去するハイパスフィルタ７，１２，２７，３２と、アナログ信号を２値化する２値化回路８，１３，２８，３３と、２値化された信号間の位相差を検出し、その検出位相誤差に応じた信号を出力する位相差検出器１４，３４と、検出結果波形を加算する加算回路３５と、その加算結果を積分するローパスフィルタ３６とを備えている。
このＤＰＤ回路ブロック５１は、ゲインコントロールアンプ３，４，２２，２３から出力される信号波形がフォトダイオードやディスクの品質ばらつきによって非常に小さい場合や大きい場合、適切なレベルまで信号振幅を増減幅するゲインコントロールアンプ５，９，２５，２９と、データ波形列に含まれる高周波信号成分を高域強調するイコライザー回路６，１１，２６，３１と、信号からＤＣオフセットなどの低域成分を除去するハイパスフィルタ７，１２，２７，３２と、アナログ信号を２値化する２値化回路８，１３，２８，３３と、２値化された信号間の位相差を検出し、その検出位相誤差に応じた信号を出力する位相差検出器１４，３４と、検出結果波形を加算する加算回路３５と、その加算結果を積分するローパスフィルタ３６とを備えている。
このＤＰＤ回路ブロック５１は、４分割された受光素子１から出力される信号がフォトダイオード素子Ａとフォトダイオード素子Ｃ、また、フォトダイオード素子Ｂとフォトダイオード素子Ｄが同位相であり、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間において位相差を検出し、ローパスフィルタ３６の手前でそれらを加算する方式である。
なお、信号間振幅差調整回路４１およびＤＰＤ回路ブロック５１において、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間の位相差を検出する回路と、フォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路の構成は基本的に同一であるので、フォトダイオード素子Ａとフォトダイオード素子Ｂとの間において位相差を検出する回路について説明するが、当然ながらフォトダイオード素子Ａとフォトダイオード素子Ｂをフォトダイオード素子Ｃとフォトダイオード素子Ｄへ置き換えればそのままフォトダイオード素子Ｃとフォトダイオード素子Ｄとの間の位相差を検出する回路として流用可能である。
次に動作について説明する。
この実施例１のトラッキング誤差検出器では、２値化回路８と２値化回路１３へ入力される各信号間の振幅が常に同一になるようにリアルタイムで前記信号間の振幅差を略同一に調整する。これは、前記信号間に振幅差が存在すると、２値化回路８，１３内の多段アンプステージを経るごとに生じる歪み量、即ち高調波成分量に違いが生じ、その結果、各ステージ出力波形に生じる位相シフト量に差が生じるため、振幅差を揃えることで、歪み量を同一にして結果として位相シフト量も同一にすることで、前記位相シフト量の差がＤＰＤ回路ブロック５１の出力へ与える悪影響を抑制するものである。
信号振幅を揃える手段として信号間振幅差調整回路４１を設け、振幅差検出回路２による振幅差検出結果に応じてゲインコントロールアンプ３，４のゲインを個別に制御し、また、振幅差検出回路２１による振幅差検出結果に応じてゲインコントロールアンプ２２，２３のゲインを個別に制御する。
この実施例１のトラッキング誤差検出器では、２値化回路８と２値化回路１３へ入力される各信号間の振幅が常に同一になるようにリアルタイムで前記信号間の振幅差を略同一に調整する。これは、前記信号間に振幅差が存在すると、２値化回路８，１３内の多段アンプステージを経るごとに生じる歪み量、即ち高調波成分量に違いが生じ、その結果、各ステージ出力波形に生じる位相シフト量に差が生じるため、振幅差を揃えることで、歪み量を同一にして結果として位相シフト量も同一にすることで、前記位相シフト量の差がＤＰＤ回路ブロック５１の出力へ与える悪影響を抑制するものである。
信号振幅を揃える手段として信号間振幅差調整回路４１を設け、振幅差検出回路２による振幅差検出結果に応じてゲインコントロールアンプ３，４のゲインを個別に制御し、また、振幅差検出回路２１による振幅差検出結果に応じてゲインコントロールアンプ２２，２３のゲインを個別に制御する。
ここで、信号間振幅差調整回路４１における振幅差検出回路２の動作について説明する。
先ず、ＬＰＦ２０５から出力されている信号をＳ１、ＬＰＦ２０６から出力されている信号をＳ２とし、信号Ｓ１の振幅平均値と信号Ｓ２の振幅平均値と基準電圧Ｖｒｅｆとについての相対的な大小関係はＳ１＜Ｓ２＜Ｖｒｅｆと仮定する。このような信号Ｓ１と信号Ｓ２とがＬＰＦ２０５とＬＰＦ２０６とからそれぞれ出力されている状態では、コンパレータ２０７は第１の出力端子（＋）からの出力によりスイッチ回路２０８，２１１を非導通状態に制御するとともに、第２の出力端子（−）からの出力によりスイッチ回路２０９，２１２を導通状態に制御する。この結果、信号Ｓ２の振幅平均値が差動増幅回路２２１の反転端子と電圧フォロワ２５１の非反転端子へ供給され、また信号Ｓ１の振幅平均値はＡ／Ｄコンバータ２２０のヒステリシスコンパレータ２６１，２６２，２６３，２６４の一方の入力端子へ供給される。
差動増幅回路２２１は、信号Ｓ２の振幅平均値が反転端子へ供給されているとともに、基準電圧Ｖｒｅｆが非反転端子へ供給されており、信号Ｓ２の振幅平均値が基準電圧Ｖｒｅｆより小さいため、信号Ｓ２の振幅平均値と基準電圧Ｖｒｅｆとの差分に応じた制御量で可変トランスコンダクタンス回路２０１，２０２の抵抗値を制御する制御信号を可変トランスコンダクタンス回路２０１，２０２へ出力する。
先ず、ＬＰＦ２０５から出力されている信号をＳ１、ＬＰＦ２０６から出力されている信号をＳ２とし、信号Ｓ１の振幅平均値と信号Ｓ２の振幅平均値と基準電圧Ｖｒｅｆとについての相対的な大小関係はＳ１＜Ｓ２＜Ｖｒｅｆと仮定する。このような信号Ｓ１と信号Ｓ２とがＬＰＦ２０５とＬＰＦ２０６とからそれぞれ出力されている状態では、コンパレータ２０７は第１の出力端子（＋）からの出力によりスイッチ回路２０８，２１１を非導通状態に制御するとともに、第２の出力端子（−）からの出力によりスイッチ回路２０９，２１２を導通状態に制御する。この結果、信号Ｓ２の振幅平均値が差動増幅回路２２１の反転端子と電圧フォロワ２５１の非反転端子へ供給され、また信号Ｓ１の振幅平均値はＡ／Ｄコンバータ２２０のヒステリシスコンパレータ２６１，２６２，２６３，２６４の一方の入力端子へ供給される。
差動増幅回路２２１は、信号Ｓ２の振幅平均値が反転端子へ供給されているとともに、基準電圧Ｖｒｅｆが非反転端子へ供給されており、信号Ｓ２の振幅平均値が基準電圧Ｖｒｅｆより小さいため、信号Ｓ２の振幅平均値と基準電圧Ｖｒｅｆとの差分に応じた制御量で可変トランスコンダクタンス回路２０１，２０２の抵抗値を制御する制御信号を可変トランスコンダクタンス回路２０１，２０２へ出力する。
可変トランスコンダクタンス回路２０２では、差動増幅回路２２１から供給された前記制御信号により、その抵抗値が信号Ｓ２の振幅平均値と基準電圧Ｖｒｅｆとの差分に応じた制御量で制御される。すなわち可変トランスコンダクタンス回路２０２による可変抵抗値が小さくなる方向へ制御され、ＬＰＦ２０６の出力である信号Ｓ２の振幅平均値がある一定の値（基準電圧Ｖｒｅｆ）になるように、差動増幅器２２１から出力された前記制御信号により制御される。
また、可変トランスコンダクタンス回路２０１では、差動増幅回路２２１から可変トランスコンダクタンス回路２０２へ供給された前記制御信号による制御量でその抵抗値が制御される。
この結果、電圧フォロワ２５１の出力電圧は基準電圧Ｖｒｅｆとなり、ＬＰＦ２０５から出力される信号Ｓ１の振幅平均値は、信号Ｓ２の振幅平均値を基準電圧Ｖｒｅｆまで上昇させるのに必要な制御量で増幅されたレベルとなり、Ａ／Ｄコンバータ２２０のヒステリシスコンパレータ２６１，２６２，２６３，２６４の各一方の入力端子へ供給される。
また、可変トランスコンダクタンス回路２０１では、差動増幅回路２２１から可変トランスコンダクタンス回路２０２へ供給された前記制御信号による制御量でその抵抗値が制御される。
この結果、電圧フォロワ２５１の出力電圧は基準電圧Ｖｒｅｆとなり、ＬＰＦ２０５から出力される信号Ｓ１の振幅平均値は、信号Ｓ２の振幅平均値を基準電圧Ｖｒｅｆまで上昇させるのに必要な制御量で増幅されたレベルとなり、Ａ／Ｄコンバータ２２０のヒステリシスコンパレータ２６１，２６２，２６３，２６４の各一方の入力端子へ供給される。
Ａ／Ｄコンバータ２２０では、電圧フォロワ２５１の出力電圧である基準電圧Ｖｒｅｆが抵抗ラダー回路２５２により分圧され、各分圧電圧がヒステリシスコンパレータ２６１，２６２，２６３，２６４の各他方の入力端子へ供給される。ヒステリシスコンパレータ２６１，２６２，２６３，２６４では、前記各分圧電圧と、前記制御量で増幅された振幅平均値の信号Ｓ１とがそれぞれのヒステリシスコンパレータで比較され、この比較結果が各ヒステリシスコンパレータから出力される。ヒステリシスコンパレータ２６１，２６２，２６３，２６４の出力は、ヒステリシスコンパレータの数に応じたビット数のＧＣＡ制御信号として出力され、このＧＣＡ制御信号をもとに生成されたゲイン個別調整信号によりゲインコントロールアンプ３，４のゲインが個別に制御される。
ヒステリシスコンパレータ２６１，２６２，２６３，２６４の出力は、信号Ｓ１と信号Ｓ２との内で振幅平均値が大きい方の一方の信号をＶｒｅｆのレベルまで増幅したときの制御量で、振幅平均値が小さい方の他方の信号を増幅したときの、前記一方の信号の振幅または振幅平均値と、前記他方の信号の振幅または振幅平均値との比率を示している。
ヒステリシスコンパレータ２６１，２６２，２６３，２６４の出力は、信号Ｓ１と信号Ｓ２との内で振幅平均値が大きい方の一方の信号をＶｒｅｆのレベルまで増幅したときの制御量で、振幅平均値が小さい方の他方の信号を増幅したときの、前記一方の信号の振幅または振幅平均値と、前記他方の信号の振幅または振幅平均値との比率を示している。
例えば、フォトダイオード素子Ａからの信号Ｓ１の振幅がフォトダイオード素子Ｂからの信号Ｓ２の振幅に対して２倍であったとすると、ゲインコントロールアンプ３のゲインは１倍のまま、ゲインコントロールアンプ４のゲインを２倍にし、ゲインコントロールアンプ５とゲインコントロールアンプ９へ入力されるフォトダイオード素子Ａからの入力信号およびフォトダイオード素子Ｂからの入力信号が同じ振幅を持つようにする。
なお、ヒステリシスコンパレータ２６１，２６２，２６３，２６４から出力されるＧＣＡ制御信号をもとに、ゲインコントロールアンプ３，４のゲインをそれぞれ制御するためのゲイン個別調整信号は、例えば図８に示す論理演算回路８０５などのゲイン個別調整信号生成回路により生成可能である。
なお、ヒステリシスコンパレータ２６１，２６２，２６３，２６４から出力されるＧＣＡ制御信号をもとに、ゲインコントロールアンプ３，４のゲインをそれぞれ制御するためのゲイン個別調整信号は、例えば図８に示す論理演算回路８０５などのゲイン個別調整信号生成回路により生成可能である。
もしくは、ゲインコントロールアンプ５およびゲインコントロールアンプ９を個別にゲイン調整可能なアンプとし、前記ゲイン個別調整信号生成回路が出力するゲイン個別調整信号を前記ゲインコントロールアンプ５，９へ出力するように構成し、ゲインコントロールアンプ５，９に対し、受光素子１の製造および設計起因による出力信号の全体ゲインのばらつきを補正するため同じゲイン設定にするという前提に加え、フォトダイオード素子Ａおよびフォトダイオード素子Ｂからそれぞれ出力される信号間の振幅補正の機能も担わせ、振幅差検出回路２の検出結果をもとに経路別にゲインコントロールアンプ５とゲインコントロールアンプ９とをそれぞれゲイン制御する。この場合、ゲインコントロールアンプ３およびゲインコントロールアンプ４は不要となる。
なお、ゲインコントロールアンプ２５およびゲインコントロールアンプ２９についても同様であり、ゲインコントロールアンプ２５およびゲインコントロールアンプ２９をゲイン調整可能なアンプとし、前記ゲイン個別調整信号生成回路が出力するゲイン個別調整信号を前記ゲインコントロールアンプ２５，２９へ出力するように構成し、ゲインコントロールアンプ２５，２９に対し、受光素子１の製造および設計起因による出力信号の全体ゲインのばらつきを補正するため同じゲイン設定にするという前提に加え、フォトダイオード素子Ｃおよびフォトダイオード素子Ｄからそれぞれ出力される信号間の振幅補正の機能も担わせ、振幅差検出回路２１の検出結果をもとに経路別にゲインコントロールアンプ２５とゲインコントロールアンプ２９とをそれぞれゲイン制御する。この場合、ゲインコントロールアンプ２２およびゲインコントロールアンプ２３は不要となる。
この結果、ＤＶＤなどの光ディスクのＤＰＤ方式トラッキングサーボにおいて、今後の高倍速化や次世代光ディスクなどにおける読み取りスピードの高速化に伴い顕在化してくる光ピックアップ視野振り動作による入力信号間の振幅差が原因で生じる出力のオフセット要因を除去する目的で、その振幅差を検出する際に電流モードにて信号を扱うことにより、インダクタを用いずとも高効率で全波整流可能な回路が実現でき、振幅平均値を得る際のＬＰＦの時定数を減らすことが可能となり省面積化が実現できる。
また、入力電圧信号を電流モードへ変換する際に振幅平均値が常に一定となるよう電圧−電流変換回路ゲインを帰還をかけて制御することで、振幅差を演算する際に必要な各動作回路の条件、例えばＡ／Ｄコンバータのダイナミックレンジやヒステリシスコンパレータのヒステリシス特性の設計が容易になる効果がある。
なお、この回路ではゲイン設定はディジタル的にしか切り替えることが出来ないため、量子化誤差によってある程度の振幅差は取れ残ってしまう。ただし、常に正確に振幅を合わせなくとも、ある範囲内でさえ振幅が一致していればＤＰＤ回路ブロック５１の最終出力に発生するオフセットは充分小さく出来る。
以上のように、この実施例１によれば、受光素子１のフォトダイオード素子Ａとフォトダイオード素子Ｂとから出力された信号間の振幅についての比率を検出し、２値化回路８，１３により２値化される前記信号間の振幅差を前記検出結果をもとに調整し、前記信号間の振幅差を無くすことが出来るため、２値化回路８，１３において前記各信号に生じる波形歪みにもとづく前記各信号の位相オフセット量を等量にすることが出来、この結果、前記信号間の位相差をもとに出力されるトラッキングエラー信号に含まれる位相オフセットを相殺でき、位相差比較対象となる信号間の振幅差によりトラッキングエラー信号に生じる位相オフセットが抑制でき、精度の高いトラッキング誤差検出を実現するトラッキング誤差検出器を提供できる効果がある。
また、ＤＶＤなどの光ディスクのＤＰＤ方式トラッキングサーボにおいて、高倍速化や次世代光ディスクなどにおける読み取りスピードの高速化に伴い顕在化してくる光ピックアップ視野振り動作による入力信号間の振幅差が原因となる出力のオフセット要因を除去するトラッキング誤差検出器を提供できる効果がある。
また、バイポーラトランジスタに限らずＣＭＯＳによる回路においてより高い効果が期待できるため、現在、バイポーラトランジスタで実現されているためフロントエンドチップとして分離されているＤＰＤ回路を、後段のＣＭＯＳで実現されている信号処理チップと統合させることが可能になる効果もある。
１……受光素子、２，２１……振幅差検出回路、３，４，２２，２３……ゲインコントロールアンプ、４１……信号間振幅差調整回路、２０１，２０２……可変トランスコンダクタンス回路（信号振幅制御手段）、２０３，２０４……電流モード全波整流器（全波整流回路（振幅平均値出力手段）、２０５，２０６……ＬＰＦ（振幅平均値出力手段）、２０７……コンパレータ（振幅比較手段）、２０８，２０９，２１１，２１２……スイッチ回路（信号振幅制御手段）、２２０……Ａ／Ｄコンバータ（制御信号生成手段）、２２１……差動増幅回路（信号振幅制御手段）、２５１……電圧フォロワ（制御信号生成手段）、２５２……抵抗ラダー回路（制御信号生成手段）、２６１，２６２，２６３，２６４…ヒステリシスコンパレータ（制御信号生成手段）、８０５……論理演算回路（制御信号生成手段）。
Claims (5)
- ディスク表面のトラック上に照射され、そのトラックから反射したレーザ光を分割された受光素子で受けたときのトラッキング誤差量に応じた位相差を含んで前記分割された受光素子から出力される信号間の振幅差をなくす信号間振幅差調整回路であって、
前記各信号の振幅平均値を出力する振幅平均値出力手段と、
前記振幅平均値出力手段が出力する前記各信号の振幅平均値をもとに、前記各信号間の振幅を比較する振幅比較手段と、
前記振幅比較手段による比較結果をもとに選択した、前記振幅平均値出力手段が出力した振幅の大きい方の一方の信号の振幅平均値と所定電圧値との差分出力をもとに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるとともに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるのに要した制御量で振幅の小さいほうの他方の信号の振幅を制御する信号振幅制御手段と、
前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号
との比率に応じた前記信号間の振幅差をなくすための制御信号を生成する制御信号生成手段と、
を備えたことを特徴とする信号間振幅差調整回路。 - 前記制御信号生成手段は、前記所定電圧値へ一致させた前記一方の信号の振幅平均値の分圧電圧を生成し、前記分圧電圧と前記制御量で制御された前記他方の信号の振幅平均値とを比較し、その比較結果をもとに、前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を生成することを特徴とする請求項１記載の信号間振幅差調整回路。
- 前記振幅平均値出力手段は、電流モードで前記各信号の全波整流動作を行う全波整流回路と、前記全波整流回路の出力に対しフィルタ処理を行い、前記各信号の振幅平均値を出力するＬＰＦを含むことを特徴とする請求項１記載の信号間振幅差調整回路。
- 前記信号振幅制御手段は、前記一方の信号の振幅平均値と前記所定電圧値との差分出力をもとに、前記各信号に対する可変抵抗制御を行い、前記各信号の振幅を制御する可変トランスコンダクタンス回路を含むことを特徴とする請求項１記載の信号間振幅差調整回路。
- ディスク表面のトラック上に照射され、そのトラックから反射したレーザ光を分割された受光素子で受け、トラッキング誤差量に応じた位相差を含んで前記分割された受光素子から出力される信号を２値化回路を含む信号処理回路により２値化し、前記２値化した信号間の位相差をもとにトラッキング制御のためのトラッキングエラー信号を出力するトラッキング誤差検出器であって、
前記分割された受光素子から出力される前記各信号の振幅平均値を出力する振幅平均値出力手段と、前記振幅平均値出力手段が出力する前記各信号の振幅平均値をもとに、前記各信号間の振幅を比較する振幅比較手段と、前記振幅比較手段による比較結果をもとに選択した、前記振幅平均値出力手段が出力した振幅の大きい方の一方の信号の振幅平均値と所定電圧値との差分出力をもとに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるとともに、前記一方の信号の振幅平均値を前記所定電圧値へ一致させるのに要した制御量で振幅の小さいほうの他方の信号の振幅を制御する信号振幅制御手段と、前記信号振幅制御手段により振幅平均値が制御された前記一方の信号と前記他方の信号との比率に応じた前記信号間の振幅差をなくすための制御信号を生成し、前記各信号を増幅するゲインコントロールアンプのゲインを前記制御信号をもとに調整し、前記信号間の振幅差をなくす制御信号生成手段とを有した信号間振幅差調整回路を、
備えたことを特徴とするトラッキング誤差検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004186584A JP4329032B2 (ja) | 2004-06-24 | 2004-06-24 | 信号間振幅差調整回路およびトラッキング誤差検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004186584A JP4329032B2 (ja) | 2004-06-24 | 2004-06-24 | 信号間振幅差調整回路およびトラッキング誤差検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006012270A JP2006012270A (ja) | 2006-01-12 |
| JP4329032B2 true JP4329032B2 (ja) | 2009-09-09 |
Family
ID=35779344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004186584A Expired - Fee Related JP4329032B2 (ja) | 2004-06-24 | 2004-06-24 | 信号間振幅差調整回路およびトラッキング誤差検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4329032B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4884533B2 (ja) * | 2007-08-22 | 2012-02-29 | パイオニア株式会社 | トラッキング信号生成装置及び方法、再生装置及び方法、並びにコンピュータプログラム |
| JP4577435B2 (ja) * | 2008-09-30 | 2010-11-10 | ソニー株式会社 | トラッキングエラー信号検出装置および光ディスク装置 |
-
2004
- 2004-06-24 JP JP2004186584A patent/JP4329032B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006012270A (ja) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870000755B1 (ko) | 디지탈 변조신호 판독장치 | |
| US8350619B2 (en) | Filter circuit and optical disk device including the same | |
| US7215631B2 (en) | Signal processing device and signal processing method | |
| JP2002314416A (ja) | アシンメトリ補正回路およびそれを用いた情報再生装置 | |
| US6504799B1 (en) | Tracking error balance adjustment circuit and a current control circuit used for an optical disk playback apparatus, and an optical disk playback apparatus including the same | |
| US6922100B2 (en) | Method and apparatus for switching amplification having variable sample point and variable order correction | |
| US6069866A (en) | System and method for coarse gain control of wide band amplifiers | |
| US7471147B2 (en) | Automatic gain controller | |
| US7720180B2 (en) | Tracking error detection and correction methods and apparatus | |
| JP4329032B2 (ja) | 信号間振幅差調整回路およびトラッキング誤差検出器 | |
| US6882207B2 (en) | Offset control circuit | |
| US6291962B1 (en) | Offset control circuit and offset control method | |
| US7486595B2 (en) | Tracking error detector | |
| US6232842B1 (en) | Amplifying circuit and optical receiver comprising the same | |
| KR100249224B1 (ko) | 미로신호 검출방법 및 장치 | |
| Kim et al. | A CMOS 4/spl times/speed DVD read channel IC | |
| JP3052523B2 (ja) | 再生波形の非線形補正ａ／ｄ変換方法及び装置 | |
| US20060007806A1 (en) | Apparatus and method for generating a tracking error signal in an optical disc drive | |
| US8121015B2 (en) | Optical disk drive device and method | |
| JP4401394B2 (ja) | 光ディスク装置 | |
| CN101740073B (zh) | 数据读出系统与用于电流降低的方法 | |
| JP2005252810A (ja) | 電流電圧変換回路 | |
| JP2004281036A (ja) | ディジタル等化装置 | |
| US20100046339A1 (en) | Optical disc recording/reproduction apparatus | |
| KR100630668B1 (ko) | 디지탈 다기능 디스크 플레이어 시스템의 알.에프 합산 및자동 이득 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090521 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |