JP2004281036A - ディジタル等化装置 - Google Patents

Abstract

【課題】 デジタル等化器を用いて、回路規模を増大させることなく、効率良く、振幅差が大きい信号を波形等化するディジタル等化装置を提供することを目的とする。
【解決手段】 入力するアナログ信号から高域成分を除去するアナログＬＰＦ４と、アナログ信号を非線形にサンプリングして、ディジタル信号を出力する非線形Ａ／Ｄ変換部１と、非線形Ａ／Ｄ変換部１が出力するディジタル信号１２０を波形等化する等化器２と、を備え、非線形Ａ／Ｄ変換部１は、アナログ信号の振幅の中心値を基準にし、中心値に近いほど１ＬＳＢあたりの分解能を高く、中心値から離れるほど１ＬＳＢあたりの分解能を低くして、アナログ信号を非線形Ａ／Ｄ変換する。
【選択図】 図１

Description

本発明は、ハードディスク装置や光ディスク装置等の情報記憶装置に用いられる等化装置に関し、特に、アナログ信号を非線形Ａ／Ｄ変換して、波形等化するディジタル等化装置に関する。

近年、ハードディスク装置や光ディスク装置等の情報記憶装置の高密度化が進んでいる。しかしながら、情報記憶装置において、信号を高密度に記録すると、記録した信号を再生する時に、記録した信号の周期の違いに応じて、再生信号（アナログ信号）に振幅差が生じるという問題があった。この問題は、記録密度が高くなるにつれ、再生信号の高域成分の振幅が低下することが原因で発生する。なお、振幅が低下する主な要因として、シンボル間干渉（Inter Symbol Interference：ISI）が挙げられる。以上のことから、情報記憶装置では、高密度化に伴い、再生信号に対して高域成分の振幅の低下を補う信号処理が必要になる。

従来、情報記憶装置において、再生信号（アナログ信号）をアナログ信号処理する場合は、アナログ等化器を用いて高域成分の信号振幅の低下を補っていた。アナログ等化器は、所望の周波数の信号成分を通過させ、同時にゲインを与える等化特性を有する。よって、等化特性を所望の周波数に合わせることにより、信号振幅の低下を選択的に補うことができる。

また、再生信号（アナログ信号）をディジタル信号処理する場合に、高域成分の信号振幅の低下を補う従来の方法としては、以下に示す２つの方法が挙げられる。

第１の方法は、アナログ信号をアナログ等化器で波形等化した後、そのアナログ信号をデジタル信号にＡ／Ｄ変換する方法である。以下、その方法を実現する従来の等化装置について図１３を用いて説明する。なお、一般的に、情報記憶装置には、等化装置が設けられている。図１３に示す等化装置は、まず、アナログフィルタ６７が、アナログ信号を入力し、波形等化に不用な信号成分を除去する。次に、アナログ等化器８７が、アナログフィルタ６７が出力するアナログ信号を波形等化する。ここで、アナログ等化器８７の等化特性を、信号の高域成分を通過させるような特性に設定する。これにより、信号振幅の低下分を選択的に補うことができる。次に、Ａ／Ｄ変換部５７が、アナログ等化器８７が出力するアナログ信号１１７をＡ／Ｄ変換する。そして、２値化部３７が、Ａ／Ｄ変換部５７が出力するディジタル信号１５７を２値化する。

第２の方法は、ディジタル等化器を用いる方法である。この場合、Ａ／Ｄ変換部の後段にディジタル信号を波形等化するディジタル等化器を設けるようにする。そして、アナログ信号をディジタル信号にＡ/Ｄ変換した後、前記ディジタル信号をディジタル等化器で波形等化する。ただし、ディジタル等化器を用いる場合、Ａ／Ｄ変換部の分解能を高める必要がある。これは、波形等化前の振幅差の大きいアナログ信号をＡ／Ｄ変換処理する際に、信号振幅が低下した高域成分から必要な情報を充分に得るためである。なお、Ａ／Ｄ変換部の分解能を高める方法としては、例えば、Ａ／Ｄ変換ビット数を上げてやる方法がある。
特開平１−２３３９２０号公報（第１図）

以下、振幅差が生じた再生信号を、上述のように、アナログ等化器またはディジタル等化器で波形等化する場合に生じる問題点について説明する。

まず、アナログ等化器を用いると、波形等化するアナログ信号が、ＣＡＶ再生で得られる再生信号のように、周波数が時間の経過とともに変化する場合に問題が生じる。この場合、アナログ信号の周波数に合わせて、アナログ等化器の等化特性を切り替える必要があり、その結果、回路規模が増大し、かつ、信号の処理速度が遅くなる。

また、アナログ等化器を用いると、従来例（図１３）で示した等化装置のような信号処理装置をシステムＬＳＩで実現する場合に問題が生じる。信号処理装置をシステムＬＳＩで実現する場合、アナログ回路、ディジタル回路、メモリ等の従来別々のＬＳＩで構成されていたものを１チップ上に実現する必要がある。その中で、アナログ回路はシステムＬＳＩ（ＣＭＯＳ）化する時に非常に大きな面積を専有する。つまり、コストアップの要因になる。

また、ディジタル等化器を用いると、前段のＡ／Ｄ変換部のＡ／Ｄ分解能を高める必要がある。Ａ／Ｄ変換部は、Ａ／Ｄ変換するビット数に比例して回路規模が増大することから、Ａ／Ｄ分解能を高めると回路規模が増大する。さらに、分解能を高めると、回路遅延が増えて、信号の処理速度が遅くなる。

以上のことから、本発明では、ディジタル等化器を用いて、回路規模を増大させることなく、かつ、効率良く、振幅差が大きいアナログ信号を波形等化するディジタル等化装置を提供することを目的とする。

上記課題を解決するために、本発明の請求項１に係るディジタル等化装置は、ハードディスク装置または光ディスク装置等の情報記憶装置に用いられるディジタル等化装置において、アナログ信号を非線形にサンプリングして、ディジタル信号に変換する非線形Ａ／Ｄ変換部と、前記非線形Ａ／Ｄ変換部が出力するディジタル信号を波形等化するディジタル等化器と、を備えることを特徴とする。

本発明の請求項２に係るディジタル等化装置は、請求項１に記載のディジタル等化装置において、前記非線形Ａ／Ｄ変換部は、任意の関数で実現する非線形特性を有することを特徴とする。

本発明の請求項３に係るディジタル等化装置は、請求項１に記載のディジタル等化装置において、前記非線形Ａ／Ｄ変換部は、アナログ信号の振幅の中心値を基準にし、中心値に近いほど１ＬＳＢあたりの分解能が高く、中心値から離れるほど１ＬＳＢあたりの分解能が低くなるように、Ａ／Ｄ変換における１ＬＳＢあたりの分解能の重み付けを変えることを特徴とする。

本発明の請求項４に係るディジタル等化装置は、請求項１に記載のディジタル等化装置において、前記非線形Ａ／Ｄ変換部は、アナログ信号の中心値からある一定の距離を持った点を基準値とし、前記基準値に近いほど１ＬＳＢあたりの分解能が高く、前記基準値から離れるほど１ＬＳＢあたりの分解能が低くなるように、Ａ／Ｄ変換における１ＬＳＢあたりの分解能の重み付けを変えることを特徴とする。

本発明の請求項５に係るディジタル等化装置は、請求項１に記載のディジタル等化装置において、前記非線形Ａ／Ｄ変換部は、アナログ信号の中心値を基準にし、中心値から一定の距離にある範囲では１ＬＳＢあたりの分解能が高く、中心値から前記一定距離以上離れた範囲では１ＬＳＢあたりの分解能が低くなるように、Ａ／Ｄ変換における１ＬＳＢあたりの分解能の重み付けを変えることを特徴とする。

本発明の請求項６に係るディジタル等化装置は、ハードディスク装置または光ディスク装置等の情報記憶装置に用いられるディジタル等化装置において、アナログ信号に任意の関数で示される非線形特性を与える関数発生器と、前記関数発生器が出力するアナログ信号をＡ／Ｄ変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部が出力するディジタル信号を波形等化するディジタル等化器と、を備えることを特徴とする。

本発明の請求項７に係るディジタル等化装置は、請求項１に記載のディジタル等化装置において、前記ディジタル等化器に替えて、前記非線形Ａ／Ｄ変換部が出力するディジタル信号を波形等化するローパスフィルタを備え、前記ローパスフィルタは、非線形Ａ／Ｄ変換により生じる前記ディジタル信号の高周波歪み成分を除去することを特徴とする。

本発明の請求項８に係るディジタル等化装置は、請求項１に記載のディジタル等化装置において、前記ディジタル等化器に替えて、非線形Ａ／Ｄ変換部が出力するディジタル信号の信号レベルと所望の信号レベルとを比較し、その誤差を等化特性に帰還させ、常時適応的に前記ディジタル信号を波形等化する適応等化部を備えることを特徴とする。

本発明の請求項９に係るディジタル等化装置は、請求項１に記載のディジタル等化装置において、前記非線形Ａ／Ｄ変換部が出力するディジタル信号から、該Ａ／Ｄ変換部に入力されるアナログ信号の基準電圧からのずれを検出するオフセット検出部と、前記オフセット検出部の出力に基づいて、前記アナログ信号にオフセットを与えるオフセット制御部とを備えることを特徴とする。

本発明の請求項１０に係るディジタル等化装置は、請求項９に記載のディジタル等化装置において、前記非線形Ａ／Ｄ変換部が出力するディジタル信号から、該Ａ／Ｄ変換部に入力されるアナログ信号の非対称性を検出する非対称性検出部を有し、前記オフセット制御部は、前記オフセット検出部の出力と前記非対称性検出部の出力とに基づいて、前記アナログ信号にオフセットを与えるとともに、非対称性のずれに応じて前記アナログ信号の基準電圧レベルを変化させることを特徴とする。

本発明の請求項１１に係るディジタル等化装置は、ハードディスク装置または光ディスク装置等の情報記憶装置に用いられるディジタル等化装置において、アナログ信号をディジタル信号に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部が出力するディジタル信号を波形等化するディジタル等化器と、前記Ａ／Ｄ変換部が出力するディジタル信号を入力とし、前記Ａ／Ｄ変換部に入力されるアナログ信号の信号レベルに応じて前記Ａ／Ｄ変換部の高電位側の基準電圧と低電位側の基準電圧とを制御する制御部と、を備えることを特徴とする。

本発明の請求項１２に係るディジタル等化装置は、請求項１１に記載のディジタル等化装置において、前記制御部は、前記Ａ／Ｄ変換部が出力するディジタル信号から、該Ａ／Ｄ変換部に入力されるアナログ信号における、基準電圧からのずれであるオフセットと、非対称性とを検出し、前記Ａ／Ｄ変換部の高電位側の基準電圧と低電位側の基準電圧とを変調することで、前記オフセットを除去し、かつ、前記非対称性のずれを補正することを特徴とする。

以上のように、本発明に係るディジタル等化装置は、任意の関数で実現する非線形特性を有する非線形Ａ／Ｄ変換部と、非線形Ａ／Ｄ変換処理により発生する高周波歪み成分を除去するディジタル等化器とを備えるようにするとともに、信号振幅における所定部分を基準点とし、その基準点付近の１ＬＳＢあたりのＡ／Ｄ分解能が高くなり、かつ、高域成分の信号振幅の低下分を補える任意の関数で、前記非線形Ａ/Ｄ変換部の非線形特性を実現するようにしたことにより、非線形Ａ／Ｄ変換部及びディジタル等化器で、振幅差の大きいアナログ信号中のより重要な情報を含む信号成分をより精度よく波形等化することができる。さらに、非線形Ａ／Ｄ変換部の回路規模を、分解能を高めるために大きくする必要がない。また、アナログ等化器を用いないことから、システムＬＳＩ化する際に、回路規模を小さくできる。

また、本発明に係るディジタル等化装置は、アナログ信号中のオフセットを除去するようにしたことから、非線形Ａ／Ｄ変換部の入力中心と非線形Ａ／Ｄ変換部が入力するアナログ信号の振幅中心とを一致させて、必要な情報が含まれるアナログ信号の中心部を、より高い分解能で、非線形Ａ／Ｄ変換することができる。

また、本発明に係るディジタル等化装置は、アナログ信号中のオフセットを除去すると共に、アナログ信号の非対称ずれを補正するようにしたことから、非線形Ａ／Ｄ変換部の入力中心と、非線形Ａ／Ｄ変換部が入力するアナログ信号の振幅中心とを一致させて、必要な情報が含まれるアナログ信号の中心部を、より高い分解能で、非線形Ａ／Ｄ変換することができる。

以下、本発明の実施の形態について、図面を参照して説明する。
（実施の形態１）
以下、本発明の実施の形態１に係るディジタル等化装置について図１〜３、図１４及び１５を用いて説明する。本実施の形態１に係るディジタル等化装置は、非線形Ａ／Ｄ変換部を用いて、アナログ信号をディジタル信号に変換し、そのディジタル信号を波形等化することを特徴とする。

図１は、本実施の形態１に係るディジタル等化装置の構成を示すブロック図である。図１に示すように、このディジタル等化装置は、アナログＬＰＦ(Low pass filter)４と、非線形Ａ／Ｄ変換部１と、ディジタル等化器である等化器２と、２値化部３と、を備える。

以上のように構成されるディジタル等化装置の動作について、図２，３，１４及び１５を用いて説明する。図２及び図３は、非線形Ａ／Ｄ変換部１の非線形特性の一例を示す模式図である。図１４は、等化器２の等化特性の一例を示す模式図である。図１５（ａ）は、アナログ信号のアナログ波形を示す模式図である。図１５（ｂ）は、アナログ信号を非線形Ａ／Ｄ変換することで得られるディジタル信号の模式図である。

まず、アナログＬＰＦ４は、非線形Ａ／Ｄ変換部１の折り返しひずみの発生を防ぐために、入力するアナログ信号から高域成分を除去する。次に、非線形Ａ／Ｄ変換部１が、システムクロックで動作し、アナログ信号１１０を非線形にサンプリングして、ディジタル信号１５０を出力する。次に、等化器２は、ディジタル信号１５０を波形等化する。ディジタル等化器２は、図１４に示す等化特性１２を有し、非線形Ａ／Ｄ変換処理により生じる高周波ひずみ成分を除去する。また、等化特性を信号振幅の低下分を補うような周波数特性に設定しても良い。２値化部３は、以降の信号処理において、ＥＣＣ等の処理が行なえるようにディジタル信号を２値化する。

以下、非線形Ａ／Ｄ変換部１によるアナログ信号の非線形Ａ／Ｄ変換動作について詳細に説明する。本実施の形態１においては、アナログ信号１１０を、図１５（ａ）に示すアナログ信号１００であることとして説明する。アナログ信号１００は、アナログ波形１０５を有していて、振幅差が生じている。なお、図１５（ａ）において、「Ｃ」は最大周波数を示す信号振幅、「Ｄ」は高域成分の信号振幅を示している。非線形Ａ／Ｄ変換部１は、任意の関数で実現する非線形特性を有する。具体的には、信号振幅における所定位置を基準点とし、その基準点付近のＡ／Ｄ分解能が高くなり、かつ、高域成分の信号振幅の低下分を補える任意の関数で、非線形特性を実現する。

以下、図２に示す対数関数で非線形特性を実現する場合を例にとり、説明を行なう。図２中の曲線１０が示す対数関数は、アナログ信号の振幅の中心（中心値０）を基準に、中心値に近いほど最小単位（Least Significant Bit：LSB）あたりの分解能が高く、中心値から離れるほど分解能が低くなるような関数である。なお、分解能を高くするには、ある、一定幅の電圧のコードに対する分割ビット数を密にすれば良い。以上のような非線形特性を有する非線形Ａ／Ｄ変換部１で、アナログ信号１１０を非線形サンプリングすると、得られるディジタル信号１５０は、図１５（ｂ）に示すようなディジタル信号１２０になる。ただし、ディジタル信号は模式図の白丸（○）で表されるものであり、点をつなぐ実線はアナログ信号と対比させるための補助的な線である。図１５（ａ），（ｂ）に示すように、ディジタル信号１２０のアナログ波形イメージ１０４が示す振幅差Ｅ／Ｆは、アナログ信号１００のアナログ波形１０５が示す振幅差Ｃ／Ｄより、小さくなる。以上のように、アナログ信号を非線形にサンプリングすることで、所望の周波数の信号成分からより多くの情報を得られるとともに、振幅差の大きいアナログ信号を、振幅差を小さくして、ディジタル信号に変換することができる。

続いて、上述の非線形Ａ／Ｄ変換を実現するＡ／Ｄ変換部の構成例について図１２を用いて説明する。図１２は、一般的なＡ／Ｄ変換部の構成を示す概略図である。図１２に示すように、Ａ／Ｄ変換部は、抵抗Ｒ１〜Ｒｎ、コンパレータＣＰ１〜ＣＰｎ−1、及びデコーダ３１０を備える。また、図１２において、“ＲＥＦＵＰＰＥＲ”は、リファレンス電圧（基準電圧）の高電圧側の端子、“ＲＥＦＬＯＷＥＲ”は、リファレンス電圧（基準電圧）の低電圧側の端子、“Ｖｉｎ”は、アナログ信号の入力端子を示している。以上のように構成されるＡ／Ｄ変換部は、高基準電圧と低基準電圧とを入力すると、高基準電圧と低基準電圧との差分電圧を、抵抗値が等しい抵抗Ｒ１〜Ｒｎで分圧する。次に、コンパレータＣＰ１〜ＣＰｎで分圧電圧とアナログ信号との入力電圧を比較する。そして、デコーダ３１０でコンパレータからの比較結果を所定ビット数の出力コードに変換する。なお、変換ビット数、すなわち分解能を高くするには、より多くの抵抗及びコンパレータが必要になる。

本実施の形態１においては、このＡ／Ｄ変換部の抵抗を、その分割比が非線形特性を示すよう、それぞれ各抵抗Ｒ１〜Ｒｎの抵抗値を変える。これにより、抵抗Ｒ〜Ｒｎ以外の構成要素を変えることなく、非線形Ａ／Ｄ変換を実現できる非線形Ａ／Ｄ変換部を構成できる。すなわち、回路規模を変えることなく、一般的なＡ／Ｄ変換部から、非線形Ａ／Ｄ変換部を構成できる。

以上のように、本実施の形態１に係るディジタル等化装置は、任意の関数で実現する非線形特性を有する非線形Ａ／Ｄ変換部１と、非線形Ａ／Ｄ変換処理により発生する高周波歪み成分を除去するディジタル等化器２とを備えるようにした。そして、信号振幅における所定位置を基準点とし、その基準点付近の１ＬＳＢあたりのＡ／Ｄ分解能が高くなり、かつ、高域成分の信号振幅の低下分を補える任意の関数で、非線形Ａ／Ｄ変換部１の非線形特性を実現するようにした。これにより、非線形Ａ／Ｄ変換部及びディジタル等化器で、振幅差の大きいアナログ信号中のより重要な情報を含む信号成分をより精度よく波形等化することができる。さらに、非線形Ａ／Ｄ変換部の回路規模を、分解能を高めるために大きくする必要がない。

なお、実施の形態１においては、曲線１０を示す対数関数で非線形特性を実現する場合について説明したが、非線形を実現する関数はこれに限るものではない。例えば、中心値から一定の距離を持つ点を基準点とし、基準点に近いほど１ＬＳＢあたりの分解能が高く、基準点から離れるほど分解能が低くなるような関数であっても良い。また、図３に示す曲線１１のような関数であっても良い。曲線１１は、アナログ信号１１０の振幅の中心値を基準に、中心値から任意の距離Ａまたは距離Ｂだけ離れた位置までは１ＬＳＢあたりの分解能が高く、任意の距離Ａまたは距離Ｂを境に外側は１ＬＳＢあたりの分解能が低くなる曲線を示す。なお、距離Ａおよび距離Ｂは等しくなくてもかまわない。

また、実施の形態１においては、非線形Ａ／Ｄ変換部を、抵抗を用いて構成する例について説明したが、非線形Ａ／Ｄ変換部の構成はこれに限るものではない。例えば、抵抗の代りに電流源を備え、抵抗Ｒと同等の機能を持たせるようにしても良い。

（実施の形態２）
以下、本発明の実施の形態２に係るディジタル等化装置について図２，４及び１５を用いて説明する。本実施の形態２に係るディジタル等化装置は、振幅差が大きいアナログ信号に非線形特性を与えてＡ／Ｄ変換し、そのＡ／Ｄ変換により得られるディジタル信号を波形等化することを特徴とする。

図４は、本実施の形態２に係るディジタル等化装置の構成を示すブロック図である。図４に示すように、ディジタル等化装置は、アナログＬＰＦ４１と、関数発生器６１と、Ａ／Ｄ変換部５１と、等化器２１と、２値化部３１とを備える。

以上のように構成されるディジタル等化装置の動作について説明する。アナログＬＰＦ４１、等化器２１、及び２値化部３１は、図１に示す、アナログＬＰＦ４、等化器２、及び２値化部３と同等の動作をするものであり、説明を省略する。関数発生器６１は、入力するアナログ信号１１１に非線形特性を与える。以下、アナログ信号１１１が、図１５（ａ）に示すアナログ信号１００であることとして説明する。図１５（ａ）に示すように、アナログ信号１００は、振幅差が生じている。関数発生器６１は、この振幅差が小さくなるようにアナログ信号１１１に非線形特性を与える。具体的には、アナログ信号を変調して、図２に示す曲線１０のような関数を示す非線形特性を与える。これにより、アナログ信号１１１のアナログ波形は、図１５（ａ）に示すアナログ波形１０５から図１５（ｂ）に示すアナログ波形１０４になる。Ａ／Ｄ変換部５１は、アナログ波形イメージ１０４を有するアナログ信号１１１をサンプリングし、サンプリング値１０３を得て、ディジタル信号１５１に変換する。

以上のように、本実施の形態２に係るディジタル等化装置によれば、アナログ信号に任意の関数で実現する非線形特性を与える関数発生器６１と、関数発生器６１が出力するアナログ信号をＡ／Ｄ変換するＡ／Ｄ変換部５１と、ディジタル信号を波形等化するディジタル等化器２１とを備えるようにした。そして、関数発生器６１がアナログ信号に対して与える非線形特性を、信号振幅における所定位置を基準に、その基準点付近の１ＬＳＢあたりのＡ／Ｄ分解能が高くなり、かつ、高域成分の信号振幅の低下分を補える任意の関数で実現するようにした。これにより、関数発生器、Ａ／Ｄ変換部及びディジタル等化器で、振幅差の大きいアナログ信号中の必要な情報を含む信号成分をより精度よく波形等化することができる。

なお、実施の形態２において、関数発生器６１は、対数関数で実現する非線形特性を与えると説明したが、非線形特性を実現する関数はこれに限るものではない。例えば、図３に示す曲線１１のような関数であっても良い。

（実施の形態３）
以下、本発明の実施の形態３について図５，図１４を用いて説明する。本実施の形態３に係るディジタル等化装置は、非線形Ａ／Ｄ変換部を用いて、アナログ信号をディジタル信号に変換し、そのディジタル信号を波形等化することを特徴とする。図５は、実施の形態３に係るディジタル等化装置の構成を示すブロック図である。図１４は、ＬＰＦ６２のＬＰＦ特性の一例を示す模式図である。図５に示すように、ディジタル等化装置は、アナログＬＰＦ４２と、非線形Ａ／Ｄ変換部５２と、ＬＰＦ６２と、２値化部３２とを備える。

以上のように構成されるディジタル等化装置の動作について説明する。アナログＬＰＦ４２、非線形Ａ／Ｄ変換部５２、及び２値化部３２は、図１に示す、アナログＬＰＦ４、非線形Ａ／Ｄ変換部１、及び２値化部３と同等の動作をする。

本実施の形態３に係るディジタル等化装置は、等化器ではなく、ＬＰＦ６２を用いて、ディジタル信号を波形等化する。ＬＰＦ６２は、図１４に示すＬＰＦ特性１３を有し、非線形Ａ／Ｄ変換部５２が出力するディジタル信号１５２を入力とし、所望の周波数の信号成分を通過させる。これにより、ディジタル信号１５２に含まれる高調波ひずみを除去する。

以上のように、本実施の形態３に係る非線形Ａ／Ｄ変換を用いるディジタル等化装置は、任意の関数で実現する非線形特性を有する非線形Ａ／Ｄ変換部５２と、非線形Ａ／Ｄ変換処理により発生する高周波歪み成分を除去するＬＰＦ６２を備えるようにした。そして、信号振幅における所定位置を基準点とし、その基準点付近の１ＬＳＢあたりのＡ／Ｄ分解能が高くなり、かつ、高域成分の信号振幅の低下分を補える任意の関数で、非線形Ａ／Ｄ変換部１の非線形特性を実現するようにした。これにより、非線形Ａ／Ｄ変換部及びＬＰＦで、振幅差の大きいアナログ信号中の必要な情報を含む信号成分をより精度よく波形等化することができる。

（実施の形態４）
以下、本発明の実施の形態４について図６を参照しながら説明する。本実施の形態４に係るディジタル等化装置は、非線形Ａ／Ｄ変換部を用いて、アナログ信号をディジタル信号に変換し、そのディジタル信号を波形等化することを特徴とする。図６は、実施の形態４に係るディジタル等化装置の構成を示すブロック図である。図６に示すように、ディジタル等化装置は、アナログＬＰＦ４３と、非線形Ａ／Ｄ変換部５３と、適応等化部６３と、２値化部３３とを備える。

以上のように構成されるディジタル等化装置の動作について説明する。アナログＬＰＦ４３、非線形Ａ／Ｄ変換部５３、及び２値化部３３は、図１に示す、アナログＬＰＦ４、非線形Ａ／Ｄ変換部１、及び２値化部３と同等の動作をするものであり、説明を省略する。

本実施の形態４においては、ディジタル等化器ではなく、適応等化部６３を用いて、ディジタル信号を波形等化する。適応等化部６３は、非線形にＡ／Ｄ変換されたディジタル信号の信号レベルと所望の信号レベルとを比較し、その誤差をフィルタ特性に帰還させて、常時適応的にディジタル信号を波形等化する。

以上のように本実施の形態４に係るディジタル等化装置によれば、非線形Ａ／Ｄ変換したディジタル信号を、適応等化部６３で波形等化するようにしたことから、出力する信号のバラつきを抑え、以降の信号再生処理の精度を向上させることができる。

（実施の形態５）
以下、本発明の実施の形態５について図７及び図８を用いて説明する。本実施の形態５に係るディジタル等化装置は、非線形Ａ／Ｄ変換部を用いて、アナログ信号をディジタル信号に変換し、そのディジタル信号を波形等化することを特徴とする。図７は、本実施の形態５に係るディジタル等化装置の構成を示すブロック図である。図７に示すように、ディジタル等化装置は、アナログＬＰＦ４４と、オフセット検出部６４と、オフセット制御部７４と、非線形Ａ／Ｄ変換部５４と、等化器２４と、２値化部３４とを備える。

以上のように構成されるディジタル等化装置の動作について図７及び図８を用いて説明する。図８（ａ）は、オフセットが生じたアナログ信号の模式図である。図８（ｂ）は、オフセットが除去されたアナログ信号の模式図である。アナログＬＰＦ４４、非線形Ａ／Ｄ変換部５４、等化器２４、及び２値化部３４は、図１に示す、アナログＬＰＦ４、非線形Ａ／Ｄ変換部１、等化器２及び２値化部３と同等の動作をするものであり、説明を省略する。

上記実施の形態１，３ないし４においては、非線形Ａ／Ｄ変換部がアナログ信号を非線形にＡ／Ｄ変換すると説明したが、そのアナログ信号が基準電圧からずれていることがある。すなわち、オフセットが生じることがある。この場合、図８（ａ）に示すように、非線形Ａ／Ｄ変換部のＡ／Ｄ入力中心９３と、非線形Ａ／Ｄ変換部が入力するアナログ信号の振幅中心９２とがずれることになる。なお、振幅９４は、アナログ信号２０１の全振幅、振幅９５は、アナログ信号２０１における高域成分の振幅を示している。

以上のことから、本実施の形態５に係るディジタル等化装置では、オフセット検出部６４が、非線形Ａ／Ｄ変換部５４が出力するディジタル信号１５４を入力し、該ディジタル信号から非線形Ａ／Ｄ変換部５４のＡ／Ｄ入力中心９３と、アナログ信号２０１の振幅中心９２との差である、オフセット９１を検出する。そして、オフセット制御部７４が、その検出結果を入力し、入力したアナログ信号２０１からオフセット成分を除去する。具体的には、オフセット量に合わせて低周波で逆のオフセットを与える。これにより、オフセット制御部７４が出力するアナログ信号１１４は、図８（ｂ）に示すアナログ信号２０２になる。

以下、ディジタル信号からアナログ信号のオフセットを検出する具体例について説明する。非線形Ａ／Ｄ変換部５４の出力であるディジタル信号１５４は有限の値をとり、その値は全てデジタル値で表される。オフセット検出部６４は、ディジタル信号１５４を入力し、非線形Ａ／Ｄ変換部５４の入力中心９３に対応するディジタル値を０として各ディジタル値を変換する。そして、変換した各ディジタル値を演算処理してプラス側のずれ、または、マイナス側のずれを示すオフセットを求める。演算方法としては、例えば、以下に示す方法が挙げられる。１つは、上述のように変換したディジタル値を直接加算する方法で、例えば、ディジタル値が１，４，７，１０，６，４，２，０，−２，−５，−６，−１２，−９，・・・の場合、これらの値を加算する。また、０を基準としてディジタル値が０以上か０以下かを示す情報のみを加算する方法もある。例えば、１，４，７，１０，６，４，２，０，−２，−５，−６，−１２，−９，・・・の場合、０以上は“１”、０以下は“−１”として、１＋１＋１＋１＋１＋１＋１−１−１−１−１−１−１−１・・・と加算する。上述のように演算することで、プラスまたはマイナスを示す値がオフセット部分として検出されることになる。すなわち、プラス側のずれ、または、マイナス側のずれを示すオフセットが得られる。このようにして得られたオフセットは、Ｄ／Ａ変換部（図示せず）を介してアナログ回路であるオフセット制御部７４に供給される。なお、Ｄ／Ａ変換器は、オフセット検出回路６４が備えるようにしても良い。

以上のように、本実施の形態５に係るディジタル等化装置は、アナログ信号のオフセットを検出するオフセット検出部６４と、そのオフセットを除去するオフセット制御部７４とを備えるようにした。これにより、非線形Ａ／Ｄ変換部の入力中心と、非線形Ａ／Ｄ変換部が入力するアナログ信号の振幅中心とを一致させて、必要な情報が含まれるアナログ信号の中心部を、より高い分解能で、非線形Ａ／Ｄ変換することができる。

（実施の形態６）
以下、本発明の実施の形態６について図９を用いて説明する。本実施の形態６に係るディジタル等化装置は、非線形Ａ／Ｄ変換部を用いて、アナログ信号をディジタル信号に変換し、そのディジタル信号を波形等化することを特徴とする。図９は、本実施の形態６に係るディジタル等化装置の構成を示すブロック図である。図９に示すように、ディジタル等化装置は、アナログＬＰＦ４５と、オフセット検出部６５と、オフセット制御部７５と、非線形Ａ／Ｄ変換部５５と、等化器２５と、２値化部３５と、アシンメトリ検出部８５とを備える。

以上のように構成されるディジタル等化装置の動作について図９及び図１０を用いて説明する。アナログＬＰＦ４５、非線形Ａ／Ｄ変換部５５、等化器２５、２値化部３５、及びオフセット検出部６５は、図７に示す、アナログＬＰＦ４４、非線形Ａ／Ｄ変換部５４、等化器２４、２値化部３４、及びオフセット検出部６４と同等の動作をするものであり、説明を省略する。図１０（ａ）は、アシンメトリが生じたアナログ信号の模式図である。図１０（ｂ）は、アシンメトリを補正したアナログ信号の模式図である。

上記実施の形態１，３ないし５に係るディジタル等化装置では、非線形Ａ／Ｄ変換部が、アナログ信号を入力して非線形にＡ／Ｄ変換すると説明したが、そのアナログ信号において、実施の形態５で説明したオフセットの他に、非対称性のずれ（アシンメトリ）が生じる場合がある。この場合、図１０（ａ）に示すように、非線形Ａ／Ｄ変換部５５のＡ／Ｄ入力中心９８と、アナログ信号２１１の振幅中心９７とがアシンメトリ９６によってずれる。よって、本実施の形態６に係るディジタル等化装置では、オフセット検出部６５だけでなく、非線形Ａ／Ｄ変換部５５が出力するディジタル信号１５５を入力とし、アシンメトリ９６を検出するアシンメトリ検出部８５を備える。そして、オフセット制御部７５は、オフセット検出部６５の検出結果と、アシンメトリ検出部８５の検出結果とに基づいて、アナログＬＰＦ４５が出力するアナログ信号のオフセットを除去し、アシンメトリ９６に応じてアナログ信号の中心値（基準電圧レベル）を変化させる。アシンメトリが補正されると、図１０（ａ）に示すアナログ信号２１１は、図１０（ｂ）に示すアナログ信号２１２になる。

以下、ディジタル信号からアナログ信号のアシンメトリを検出する方法について詳細に説明する。アナログ信号の波形の規則性は予めわかっていることから、そのアナログ信号をＡ／Ｄ変換したディジタル信号の規則性も予め予測できる。アシンメトリ検出部８５は予め予測されるディジタル信号の規則性とディジタル信号１５５の規則性のずれ分をオフセット検出の場合と同様に演算（積算）する。このようにして得られる演算結果はアシンメトリ９６としてＤ／Ａ変換部を介してアナログ回路であるオフセット制御部７５に供給される。

以上のように、本実施の形態６に係るディジタル等化装置は、アナログ信号のオフセットを検出するオフセット検出部６５と、アナログ信号のアシンメトリを検出するアシンメトリ検出部８５と、オフセットを除去するとともに、アシンメトリを補正するオフセット制御部７５とを備えるようにした。これにより、非線形Ａ／Ｄ変換部の入力中心と、非線形Ａ／Ｄ変換部が入力するアナログ信号の振幅中心とを一致させて、必要な情報が含まれるアナログ信号の中心部を、より高い分解能で、非線形Ａ／Ｄ変換することができる。

（実施の形態７）
以下、本発明の実施の形態７について図１１及び図１２を参照しながら説明する。本実施の形態７に係るディジタル等化装置は、Ａ／Ｄ変換部を用いて実現した非線形Ａ／Ｄ変換部によりアナログ信号をディジタル信号に変換し、そのディジタル信号を波形等化することを特徴とする。図１１に示すように、ディジタル等化装置は、アナログＬＰＦ４６と、制御部６６と、Ａ／Ｄ変換部５６と、等化器２６と、２値化部３６とを備える。

以上のように構成されるディジタル等化装置の動作について図１２を用いて説明する。アナログＬＰＦ４６、等化器２６、及び２値化部３６は、図１に示すアナログＬＰＦ４、等化器２、及び２値化部３と同等の動作を行うものであり、説明を省略する。

上記実施の形態１ないし６に係るディジタル等化装置では、予め設定した非線形特性を有する非線形Ａ／Ｄ変換部により、アナログ信号をディジタル信号に非線形Ａ／Ｄ変換していた。または、関数発生器を用いて、アナログ信号に予め設定した非線形特性を与えて、アナログ信号をディジタル信号にＡ／Ｄ変換していた。これに対して、本実施の形態７に係るディジタル等化装置では、制御部６６がＡ／Ｄ変換部５６のリファレンス電圧（基準電圧）を制御することで、非線形Ａ／Ｄ変換を実現することを特徴とする。

以下、その手法について、図１２を用いて説明する。図１２に示すＡ／Ｄ変換部を用いて、非線形Ａ／Ｄ変換部を実現する場合は、上記実施の形態１，３ないし６では、抵抗Ｒの抵抗値を変える必要があった。これに対して、本実施の形態７に係るディジタル等化装置では、制御部６６により、Ａ／Ｄ変換部に入力される低基準電圧及び高基準電圧を制御することで入力アナログ信号に対する出力コードを制御する。例えば、入力アナログ信号の信号レベルを一定に保持し、低基準電圧及び高基準電圧を正弦波で変調して入力することで、出力コードは入力アナログ信号が正弦波であったかのような結果になる。この特性を利用して、制御部６６は、Ａ／Ｄ変換部５６の出力を検出して、入力アナログ信号のレベルに合わせて、低基準電圧及び高基準電圧を変調して、任意の関数で実現する非線形特性を、Ａ／Ｄ変換部５６に持たせる。これにより、Ａ／Ｄ変換部５６は、アナログ信号を非線形Ａ／Ｄ変換することが可能になる。なお、任意の関数としては、例えば、図２に示す対数関数や、図３に示す関数が挙げられる。

また、実施の形態７に係るディジタル等化装置では、Ａ／Ｄ変換部５６の出力を検出して、アナログ信号１１６にオフセットが含まれる場合は、基準電圧を変調して、オフセット除去する。さらに、アナログ信号１１６にアシンメトリが発生している場合は、基準電圧を変調して、アシンメトリを補正する。これにより、非線形Ａ／Ｄ変換部５６の入力中心とアナログ信号１１６の振幅中心とを一致させることができる。なお、オフセットとアシンメトリの検出方法については、実施の形態６及び７で説明したので、説明を省略する。

以上のように、本実施の形態７に係るディジタル等化装置は、Ａ／Ｄ変換部５６の基準電圧を制御する制御部６６を備えるようにした。これにより、制御部６６によりＡ／Ｄ変換部５６を非線形Ａ／Ｄ変換可能な手段に変えることができる。さらに、制御部６６が、基準電圧を制御することで、非線形Ａ／Ｄ変換部５６の入力中心と、Ａ／Ｄ変換部が入力するアナログ信号の振幅中心とを一致させることができる。その結果、必要な情報が含まれるアナログ信号の中心部を、より高い分解能で、非線形Ａ／Ｄ変換することができる。

振幅差が大きいアナログ信号を波形等化するディジタル等化装置であり、ハードディスク装置や光ディスク装置等の情報記憶装置に好適である。

本発明の実施の形態１に係るディジタル等化装置の構成を示すブロック図である。 非線形特性を実現する関数の一例を示す模式図である。 非線形特性を実現する関数の一例を示す模式図である。 本発明の実施の形態２に係るディジタル等化装置の構成を示すブロック図である。 本発明の実施の形態３に係るディジタル等化装置の構成を示すブロック図である。 本発明の実施の形態４に係るディジタル等化装置の構成を示すブロック図である。 本発明の実施の形態５に係るディジタル等化装置の構成を示すブロック図である。 オフセットを含むアナログ信号の模式図である。 オフセットを含まないアナログ信号の模式図である。 本発明の実施の形態６に係るディジタル等化装置の構成を示すブロック図である。 アシンメトリが生じたアナログ信号の模式図である。 アシンメトリが生じていないアナログ信号の模式図である。 本発明の実施の形態７に係るディジタル等化装置の構成を示すブロック図である。 一般的な、Ａ／Ｄ変換部の内部構成を示す概略図である。 従来のディジタル等化装置の構成を示すブロック図である。 等化器の等化特性と、ＬＰＦのＬＰＦ特性を示す模式図である。 アナログ信号の模式図である。 デジタル信号の模式図である。

符号の説明

１，５２，５３，５４，５５ 非線形Ａ／Ｄ変換部
２，２１，２４，２５，２６ 等化器
３，３１，３２，３３，３４，３５，３６，３７ ２値化部
４，４１，４２，４３，４４，４５，４６，４７ アナログＬＰＦ
１０，１１ 曲線
１２ 等化特性
１３ ＬＰＦ特性
５１，５６，５７ Ａ／Ｄ変換部
６１ 関数発生器
６２ ＬＰＦ
６３ 適応等化部
６４，６５ オフセット検出部
６６ 制御部
７４，７５ オフセット制御部
８５ アシンメトリ検出部
９１ オフセット
９２，９７ 振幅中心
９３，９８ Ａ／Ｄ入力中心
９４ 信号の全振幅
９５ 高域成分の振幅
９６ アシンメトリ
１００，１１０，１１１，１１２，１１３，１１４，１１５，１１６，２０１，２０２，２１１，２１２ アナログ信号
１２０，１５０，１５１，１５２，１５３，１５４，１５５，１５６，１６０，１６１，１６２，１６３，１６４，１６５，１６６ ディジタル信号
１０３ サンプリング値
１０４ アナログ波形イメージ
１０５ アナログ波形
３１０ デコーダ
ＣＰ１〜ＣＰｎ−１ コンパレータ
Ｒ１〜Ｒｎ 抵抗

Claims (12)

1. ハードディスク装置または光ディスク装置等の情報記憶装置に用いられるディジタル等化装置において、
   アナログ信号を非線形にサンプリングして、ディジタル信号に変換する非線形Ａ／Ｄ変換部と、
   前記非線形Ａ／Ｄ変換部が出力するディジタル信号を波形等化するディジタル等化器と、
   を備えることを特徴とするディジタル等化装置。
2. 請求項１に記載のディジタル等化装置において、
   前記非線形Ａ／Ｄ変換部は、任意の関数で実現する非線形特性を有することを特徴とするディジタル等化装置。
3. 請求項１に記載のディジタル等化装置において、
   前記非線形Ａ／Ｄ変換部は、アナログ信号の振幅の中心値を基準にし、中心値に近いほど１ＬＳＢ（Least Significant Bit：LSB）あたりの分解能が高く、中心値から離れるほど１ＬＳＢあたりの分解能が低くなるように、Ａ／Ｄ変換における１ＬＳＢあたりの分解能の重み付けを変えることを特徴とするディジタル等化装置。
4. 請求項１に記載のディジタル等化装置において、
   前記非線形Ａ／Ｄ変換部は、アナログ信号の中心値からある一定の距離を持った点を基準値とし、前記基準値に近いほど１ＬＳＢあたりの分解能が高く、前記基準値から離れるほど１ＬＳＢあたりの分解能が低くなるように、Ａ／Ｄ変換における１ＬＳＢあたりの分解能の重み付けを変えることを特徴とするディジタル等化装置。
5. 請求項１に記載のディジタル等化装置において、
   前記非線形Ａ／Ｄ変換部は、アナログ信号の中心値を基準にし、中心値から一定の距離にある範囲では１ＬＳＢあたりの分解能が高く、中心値から前記一定距離以上離れた範囲では１ＬＳＢあたりの分解能が低くなるように、Ａ／Ｄ変換における１ＬＳＢあたりの分解能の重み付けを変えることを特徴とするディジタル等化装置。
6. ハードディスク装置または光ディスク装置等の情報記憶装置に用いられるディジタル等化装置において、
   アナログ信号に任意の関数で示される非線形特性を与える関数発生器と、
   前記関数発生器が出力するアナログ信号をＡ／Ｄ変換するＡ／Ｄ変換部と、
   前記Ａ／Ｄ変換部が出力するディジタル信号を波形等化するディジタル等化器と、を備えることを特徴とするディジタル等化装置。
7. 請求項１に記載のディジタル等化装置において、
   前記ディジタル等化器に替えて、前記非線形Ａ／Ｄ変換部が出力するディジタル信号を波形等化するローパスフィルタを備え、
   前記ローパスフィルタは、非線形Ａ／Ｄ変換により生じる前記ディジタル信号の高周波歪み成分を除去することを特徴とするディジタル等化装置。
8. 請求項１に記載のディジタル等化装置において、
   前記ディジタル等化器に替えて、非線形Ａ／Ｄ変換部が出力するディジタル信号の信号レベルと所望の信号レベルとを比較し、その誤差を等化特性に帰還させ、常時適応的に前記ディジタル信号を波形等化する適応等化部を備えることを特徴とするディジタル等化装置。
9. 請求項１に記載のディジタル等化装置において、
   前記非線形Ａ／Ｄ変換部が出力するディジタル信号から、該Ａ／Ｄ変換部に入力されるアナログ信号の基準電圧からのずれを検出するオフセット検出部と、
   前記オフセット検出部の出力に基づいて、前記アナログ信号にオフセットを与えるオフセット制御部とを備えることを特徴とするディジタル等化装置。
10. 請求項９に記載のディジタル等化装置において、
    前記非線形Ａ／Ｄ変換部が出力するディジタル信号から、該Ａ／Ｄ変換部に入力されるアナログ信号の非対称性を検出する非対称性検出部を有し、
    前記オフセット制御部は、前記オフセット検出部の出力と前記非対称性検出部の出力とに基づいて、前記アナログ信号にオフセットを与えるとともに、非対称性のずれに応じて前記アナログ信号の基準電圧レベルを変化させることを特徴とするディジタル等化装置。
11. ハードディスク装置または光ディスク装置等の情報記憶装置に用いられるディジタル等化装置において、
    アナログ信号をディジタル信号に変換するＡ／Ｄ変換部と、
    前記Ａ／Ｄ変換部が出力するディジタル信号を波形等化するディジタル等化器と、
    前記Ａ／Ｄ変換部が出力するディジタル信号を入力とし、前記Ａ／Ｄ変換部に入力されるアナログ信号の信号レベルに応じて前記Ａ／Ｄ変換部の高電位側の基準電圧と低電位側の基準電圧とを制御する制御部と、を備えることを特徴とするディジタル等化装置。
12. 請求項１１に記載のディジタル等化装置において、
    前記制御部は、前記Ａ／Ｄ変換部が出力するディジタル信号から、該Ａ／Ｄ変換部に入力されるアナログ信号における、基準電圧からのずれであるオフセットと、非対称性とを検出し、前記Ａ／Ｄ変換部の高電位側の基準電圧と低電位側の基準電圧とを変調することで、前記オフセットを除去し、かつ、前記非対称性のずれを補正することを特徴とするディジタル等化装置。

Images