KR20050070533A - 반도체 소자의 다마신 패턴 형성 방법 - Google Patents

반도체 소자의 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR20050070533A
KR20050070533A KR1020030100178A KR20030100178A KR20050070533A KR 20050070533 A KR20050070533 A KR 20050070533A KR 1020030100178 A KR1020030100178 A KR 1020030100178A KR 20030100178 A KR20030100178 A KR 20030100178A KR 20050070533 A KR20050070533 A KR 20050070533A
Authority
KR
South Korea
Prior art keywords
forming
damascene pattern
pattern
semiconductor device
capping layer
Prior art date
Application number
KR1020030100178A
Other languages
English (en)
Inventor
홍은석
신강섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030100178A priority Critical patent/KR20050070533A/ko
Publication of KR20050070533A publication Critical patent/KR20050070533A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Abstract

본 발명은 반도체 소자의 다마신 패턴 형성 방법에 관한 것으로, 절연막 상부에 캡핑층을 형성한 후 플라즈마 처리로 절연막과 캡핑층의 접착력을 증가시켜, 후속의 화학적 기계적 연마 공정 시 캡핑층이 들뜨는 것(Lifting)을 방지함과 동시에 포토레지스트 패턴의 프로파일이나 임계치수 구현 특성을 향상시킬 수 있다. 그리고, 다마신 패턴 형성 후 포토레지스트 패턴을 습식 식각으로 제거함으로써, 절연막에 플라즈마 손상이 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Description

반도체 소자의 다마신 패턴 형성 방법{Method of forming a damascene pattern in a semiconductor device}
본 발명은 반도체 소자의 다마신 패턴 형성 방법에 관한 것으로, 특히 공정의 재현성을 확보하기 위한 반도체 소자의 다마신 패턴 형성 방법에 관한 것이다.
CMOS 소자의 동작 속도는 주로 게이트 길이(Gate length)를 줄여 게이트 지연 시간(Gate delay time)을 줄이는 것에 의존하여 왔으나, 집적화 될수록 다층으로 형성된 금속 배선 사이의 RC 지연 시간이 소자의 동작 속도를 좌우하고 있다.
이러한 RC 지연을 줄이기 위하여 저항이 낮은 구리로 금속 배선을 형성하고, 유전상수 값이 낮은 물질로 층간 절연막을 형성하고 있다. 그러나, 구리배선은 일반적인 식각물질로는 식각이 거의 되지 않는 문제점으로 인하여, 층간절연막에 비아홀과 트렌치를 먼저 형성한 후 구리를 매립하고 평탄화를 시키는 듀얼 다마신 공정이 적용되고 있다.
기존의 방식은 절연막 상부에 형성되는 캡핑층과 절연막의 접착력이 부족하여 화학적 기계적 연마 공정을 실시하는 과정에서 패턴이 떨어지는 등의 문제가 발생된다. 또한, 트렌치 영역 정의 시 임계 치수를 구현하기가 어렵고, 포토레지스트와의 접촉 부족으로 포토레지스트의 들뜸(Lifting) 현상이 발생될 수 있다.
또한, 포토레지스트 제거 시 O2 플라즈마에 의해 절연막에 손상이 발생되는 문제점이 있다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 다마신 패턴 형성 방법은 절연막 상부에 캡핑층을 형성한 후 플라즈마 처리로 절연막과 캡핑층의 접착력을 증가시켜, 후속의 화학적 기계적 연마 공정 시 캡핑층이 들뜨는 것(Lifting)을 방지함과 동시에 포토레지스트 패턴의 프로파일이나 임계치수 구현 특성을 향상시킬 수 있다. 그리고, 다마신 패턴 형성 후 포토레지스트 패턴을 습식 식각으로 제거함으로써, 절연막에 플라즈마 손상이 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법은 반도체 기판 상에 층간 절연막 및 캡핑층을 순차적으로 형성하는 단계와, 캡핑층 및 층간 절연막의 접착력이 증가되도록 플라즈마 처리를 실시하는 단계와, 캡핑층 상에 포토레지스트 패턴을 형성하는 단계와, 식각 공정으로 층간 절연막에 다마신 패턴을 형성하는 단계, 및 포토레지스트 패턴을 제거하는 단계를 포함한다.
상기에서, 플라즈마 처리 시 O2가 사용될 수 있다. 이때, O2의 공급 유량을 100sccm 내지 1000sccm으로 조절한다. 이러한 플라즈마 처리가 100℃ 내지 400℃의 온도에서 1분 내지 20분 동안 실시될 수 있다.
다마신 패턴은 CxFy(x,y는 0 또는 자연수) 가스, O2 가스, N2 가스 및 Ar 가스가 혼합된 혼합 가스를 식각 가스로 사용하는 식각 공정으로 형성할 수 있다.
포토레지스트 패턴은 습식 식각 공정으로 제거한다. 이때, 습식 식각 공정 시 황산과 과산화수소가 사용될 수 있으며, 황산과 과산화수소의 혼합비는 1:1 내지 5:1로 조절한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(101)이 제공된다. 예를 들면, 반도체 기판(101)에는 트랜지스터나 메모리 셀(도시되지 않음)이 형성될 수 있다. 이어서, 반도체 기판(101) 상에 하부 층간 절연막(102)을 형성한 후, 하부 층간 절연막(102)에 콘택홀을 형성하고, 콘택홀을 전도성 물질로 매립하여 플러그(103)를 형성한다. 한편, 하부 금속 배선(103)의 금속 성분이 하부 층간 절연막(102)으로 확산되는 것을 방지하기 위하여 플러그(103)와 하부 층간 절연막(102)에 장벽 금속층(도시되지 않음)을 형성할 수도 있다.
이후, 전체 상부에 확산 방지막(Diffusion barrier layer; 104), 상부 층간 절연막(105) 및 캡핑층(106)을 순차적으로 형성한다. 이때, 확산 방지막(104)은 SiC, SiN(Si3N4), SiOC, SiOCH 또는 SiON와 같이 C/F 비율 조정으로 절연 물질과의 식각 선택비를 조절할 수 있는 물질로 형성하는 것이 바람직하다. 한편, 상부 층간 절연막(105)은 유전 상수값이 낮은 물질로 형성하는 것이 바람직하다.
이어서, 플라즈마 처리를 실시하여 상부 층간 절연막(105)과 캡핑층(106)의 접착력을 증가시킨다. 여기서, 플라즈마 처리는 O2를 사용하여 100℃ 내지 400℃의 온도에서 1분 내지 20분 동안 실시할 수 있다. 이때, O2의 공급 유량은 100sccm 내지 1000sccm으로 설정할 수 있다.
도 1b를 참조하면, 상부 층간 절연막(105) 상부에 다마신 패턴(108)이 형성될 영역이 정의된 포토레지스트 패턴(107)을 형성한다. 이어서, 식각 공정으로 상부 층간 절연막(105)에 다마신 패턴(108)을 형성한다. 식각 공정 시 식각 가스로 CxFy(x,y는 0 또는 자연수) 가스, O2 가스, N2 가스 및 Ar 가스가 혼합된 혼합 가스를 사용할 수 있으며, 이들 가스의 조성비나 혼합비를 조절하여 선택비에 대한 마진을 보다 더 확보할 수 있다.
도 1c를 참조하면, 포토레지스트 패턴(도 1b의 107)을 제거한다. 이때, 포토레지스트 패턴(도 1b의 107)은 O2 플라즈마를 사용하지 않고, 습식 식각 공정으로 제거한다. 좀 더 구체적으로 예를 들어 설명하면, 황산과 과산화수소를 이용한 습식 식각 공정으로 포토레지스트 패턴(도 1b의 107)을 제거할 수 있다. 이때, 황산과 과산화수소의 혼합비는 1:1 내지 5:1로 조절할 수 있다. 이렇게, 습식 식각 공정으로 포토레지스트 패턴(도 1b의 107)을 제거함으로써, 상부 층간 절연막(105)에 플라즈마 손상이 발생되는 것을 방지할 수 있다.
도 1d를 참조하면, 다마신 패턴(108)에 형성될 금속층(도시되지 않음)과 플러그(103)간의 접촉 저항을 낮추기 위하여, 다마신 패턴(108)을 통해 노출된 플러그(103) 상부의 확산 방지막(104)을 제거할 수 있다.
도 1e를 참조하면, 다마신 패턴(108) 내부에 금속층(109)을 형성한다. 금속층(109)은 장벽 금속층(도시되지 않음)을 먼저 형성하고, 다마신 패턴(108) 내부에 금속 시드층(도시되지 않음)을 형성한 후 전기 도금법을 실시하는 방법으로 형성할 수 있다.
이후에는, 화학적 기계적 연마 공정이 실시되는데, 캡핑층(106)과 상부 층간 절연막(105)의 접착력을 증가시킨 상태에서 실시하기 때문에, 캡핑층(106)의 들뜸(Lifting) 현상이 발생되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명은 절연막 상부에 캡핑층을 형성한 후 플라즈마 처리로 절연막과 캡핑층의 접착력을 증가시켜, 후속의 화학적 기계적 연마 공정 시 캡핑층이 들뜨는 것(Lifting)을 방지함과 동시에 포토레지스트 패턴의 프로파일이나 임계치수 구현 특성을 향상시킬 수 있다. 그리고, 다마신 패턴 형성 후 포토레지스트 패턴을 습식 식각으로 제거함으로써, 절연막에 플라즈마 손상이 발생되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 하부 층간 절연막
103 : 플러그 104 : 확산 방지막
105 : 상부 층간 절연막 106 : 캐핑층
107 : 포토레지스트 패턴 108 : 다마신 패턴
109 : 금속 배선

Claims (5)

  1. 반도체 기판 상에 층간 절연막 및 캡핑층을 순차적으로 형성하는 단계;
    상기 캡핑층 및 상기 층간 절연막의 접착력이 증가되도록 O2 플라즈마 처리를 실시하는 단계;
    상기 캡핑층 상에 포토레지스트 패턴을 형성하는 단계;
    식각 공정으로 상기 층간 절연막에 다마신 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 소자의 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 O2 플라즈마 처리는 100℃ 내지 400℃의 온도에서 100sccm 내지 1000sccm의 O2를 공급하면서 1분 내지 20분 동안 실시되는 반도체 소자의 다마신 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 다마신 패턴이 CxFy(x,y는 0 또는 자연수) 가스, O2 가스, N2 가스 및 Ar 가스가 혼합된 혼합 가스를 식각 가스로 사용하는 식각 공정으로 형성되는 반도체 소자의 다마신 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 포토레지스트 패턴은 황산과 과산화수소가 사용하는 습식 식각 공정으로 제거되는 반도체 소자의 다마신 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 황산과 과산화수소의 혼합비가 1:1 내지 5:1인 반도체 소자의 다마신 패턴 형성 방법.
KR1020030100178A 2003-12-30 2003-12-30 반도체 소자의 다마신 패턴 형성 방법 KR20050070533A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100178A KR20050070533A (ko) 2003-12-30 2003-12-30 반도체 소자의 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100178A KR20050070533A (ko) 2003-12-30 2003-12-30 반도체 소자의 다마신 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20050070533A true KR20050070533A (ko) 2005-07-07

Family

ID=37260603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100178A KR20050070533A (ko) 2003-12-30 2003-12-30 반도체 소자의 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20050070533A (ko)

Similar Documents

Publication Publication Date Title
US7828987B2 (en) Organic BARC etch process capable of use in the formation of low K dual damascene integrated circuits
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US9576897B2 (en) Semiconductor interconnect device
KR20020085722A (ko) 반도체 소자의 연결 배선 형성 방법
JP2008047582A (ja) 半導体装置の製造方法及び半導体装置
JP3781729B2 (ja) 半導体装置の製造方法
US6413438B1 (en) Method of forming via hole by dry etching
KR100632115B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP2005005697A (ja) 半導体装置の製造方法
KR20050086301A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050070533A (ko) 반도체 소자의 다마신 패턴 형성 방법
KR101028811B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100859474B1 (ko) 반도체 소자의 제조 방법
KR101081853B1 (ko) 반도체 소자의 제조방법
KR101098919B1 (ko) 반도체 소자의 제조방법
KR100866135B1 (ko) 반도체 소자의 제조방법
KR100483202B1 (ko) 반도체 소자의 제조 방법
KR20050068585A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
JPH1064995A (ja) 半導体装置の製造方法
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20040001585A (ko) 반도체 소자의 금속층간 절연막 형성 방법
KR20050064661A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J121 Written withdrawal of request for trial