KR20040001585A - 반도체 소자의 금속층간 절연막 형성 방법 - Google Patents

반도체 소자의 금속층간 절연막 형성 방법 Download PDF

Info

Publication number
KR20040001585A
KR20040001585A KR1020020036842A KR20020036842A KR20040001585A KR 20040001585 A KR20040001585 A KR 20040001585A KR 1020020036842 A KR1020020036842 A KR 1020020036842A KR 20020036842 A KR20020036842 A KR 20020036842A KR 20040001585 A KR20040001585 A KR 20040001585A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
low dielectric
dielectric material
layer
Prior art date
Application number
KR1020020036842A
Other languages
English (en)
Inventor
박상종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020036842A priority Critical patent/KR20040001585A/ko
Publication of KR20040001585A publication Critical patent/KR20040001585A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속층간 절연막 형성 방법에 관한 것으로, 금속층간 절연막에 듀얼 다마신 패턴을 형성하기 전에 절연막 상부에 저유전 물질막을 형성한 후 O2플라즈마 처리 또는 NH3플라즈마 처리를 통해 표면을 산화 또는 질화시킨 저유전 물질막으로 캡핑층을 형성함으로써, 유전율이 증가하는 것을 방지하면서 듀얼 다마신 패턴을 매립하기 위하여 전도성 물질을 형성한 후 화학적 기계적 연마 공정을 실시하는 과정에서 결함이 발생되는 것을 억제하고 절연막과 캡핑층간의 접착 특성을 향상시켜 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 금속층간 절연막 형성 방법이 개시된다.

Description

반도체 소자의 금속층간 절연막 형성 방법{Method of forming a inter metal dielectric layer in a semiconductor device}
본 발명은 반도체 소자의 금속층간 절연막 형성 방법에 관한 것으로, 특히 층간 절연막에 듀얼 다마신 패턴을 형성하기 위하여 상부에 형성되는 캡핑층(Capping layer)의 접착 특성을 향상시키고 포토레지스트의 제거 시 공정 마진을 확보할 수 있는 반도체 소자의 금속층간 절연막 형성 방법에 관한 것이다.
모든 반도체 소자에는 금속 배선이 다층으로 형성되며, 다층의 금속 배선을 전기적으로 절연시키기 위하여 금속 배선 사이에는 금속층간 절연막이 형성된다. 금속층간 절연막에는 트렌치와 콘택홀로 이루어진 듀얼 다마신 패턴이 형성되며, 트렌치와 콘택홀을 전도성 물질로 매립하여 콘택홀에는 상부와 하부의 금속 배선을 전기적으로 연결하기 위한 콘택 플러그를 형성하고 트렌치에는 금속 배선을 형성한다.
이때, 금속 배선이 전극의 역할을 하고 절연막이 유전체막 역할을 하면서 기생커패시터가 형성되며, RC 딜레이(RC Delay)로 인하여 소자의 동작 속도가 저하되는 문제점이 발생된다.
최근에는, 구리로 금속 배선을 형성하여 저항(Resistance)을 줄이고 저유전 물질로 절연막을 형성하여 커패시턴스(Capacitance)를 줄임으로써 RC 딜레이에 따른 소자의 동작 속도가 저하되는 것을 방지한다.
한편, 듀얼 다마신 패턴이 형성되는 금속층간 절연막은 저유전 물질로 이루어진 제1 절연막, 식각 정지층 및 저유전 물질로 이루어진 제2 절연막이 적층된 구조로 형성되며, 듀얼 다마신 패턴을 형성한 후 포토레지스트 패턴을 제거하는 과정이나 전도성 물질을 형성한 후 화학적 기계적 연마를 실시하는 과정에서 제2 절연막에 손상 또는 결함이 발생되는 것을 방지하기 위하여 제2 절연막의 상부에는 캡핑층을 형성한다. 이때, 캡핑층은 산화물(Oxide), 질화물(Nitride) 또는 카바이드(Carbide)로 형성된다.
그러나, 산화물의 유전 상수값은 약4.1, 질화물의 유전 상수값은 약7.0, 카바이드의 유전 상수값은 약4.5로써, 이들 물질로 캡핑층을 형성하면 유효 유전 상수(Effective k)값이 상승하여 소자의 동작 특성이 열화된다. 또한, 이러한 캡핑층은 절연막과의 접착 특성이 열악하여 소자의 전기적 특성 및 공정의 신뢰성이 저하되는 문제점이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 금속층간 절연막에 듀얼 다마신 패턴을 형성하기 전에 절연막 상부에 저유전 물질막을 형성한 후 O2플라즈마 처리 또는 NH3플라즈마 처리를 통해 표면을 산화 또는 질화시킨 저유전 물질막으로 캡핑층을 형성함으로써, 유전율이 증가하는 것을 방지하면서 듀얼 다마신 패턴을 매립하기 위하여 전도성 물질을 형성한 후 화학적 기계적 연마 공정을 실시하는 과정에서 결함이 발생되는 것을 억제하고 절연막과 캡핑층간의 접착 특성을 향상시켜 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 금속층간 절연막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1c는 본 발명에 따른 반도체 소자의 금속층간 절연막 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판110 : 층간 절연막
120 : 하부 금속 배선130 : 장벽 금속층
140 : 제1 절연막150 : 식각 정지층
160 : 제2 절연막170 : 저유전 물질층
171 : 캡핑층180 : 듀얼 다마신 패턴
181 : 트렌치182 : 비아홀
본 발명에 따른 반도체 소자의 금속층간 절연막 형성 방법은 하부 구조가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계와, 층간 절연막 상부에 저유전 물질층을 형성하는 단계와, O2플라즈마 처리 및 NH3플라즈마 처리 중 어느 하나의 플라즈마 처리를 실시하여 산화된 저유전 물질층 및 질화처리된 저유전 물질층 중 어느 하나의 저유전 물질층으로 이루어진 캡핑층을 형성하는 단계 및 층간 절연막에 듀얼 다마신 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기에서, O2플라즈마 처리는 O2가스를 공급하면서 50 내지 1000W의 전력을 인가하여 실시하며, O2가스의 공급 유량은 10 내지 5000sccm인 것을 특징으로 한다. 한편, NH3플라즈마 처리는 NH3가스를 공급하면서 50 내지 1000W의 전력을 인가하여 실시하며, NH3가스의 공급 유량은 10 내지 3000sccm인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 및 도 1c는 본 발명에 따른 반도체 소자의 금속층간 절연막 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 트랜지스터나 커패시터(도시되지 않음)뿐만 아니라, 층간 절연막(110)의 트렌치에 형성된 하부 금속 배선(120)과 같은 하부 구조가 형성된 반도체 기판(100)의 전체 상부에 장벽 금속층(130), 제1 절연막(140), 식각 정지층(150), 제2 절연막(160)을 순차적으로 형성한다. 제2 절연막(160)의 상부에는 저유전 물질층(170)을 형성한다.
상기에서, 하부 금속 배선(120)은 구리와 같이 저항이 낮은 전도성 물질로 형성되며, 장벽 금속층(130)은 하부 금속 배선(120)의 구리 성분이나 금속 성분이 제1 절연막(140)으로 확산되어 전기적 특성이 저하되는 것을 방지하기 위하여 형성한다. 한편, 제1 및 제2 절연막(140 및 160)은 기생 커패시터에 의해 형성되는 커패시턴스를 낮추기 위하여 유전 상수가 낮은 물질로 형성한다. 이때, 유전 상수가 낮은 물질로는 Dow Chemical사의 SiLK, AMAT사의 Black Diamond, Novellus사의 Coral, ASM사의 Aurora, Trikon의 Orion 등이 있다.
제1 및 제2 절연막(140 및 160)의 사이에 형성되는 식각 정지층(150)은 제1 및 제2 절연막(140 및 160)과 식각 선택비가 다른 물질로 형성되며, 후속 공정에서 제2 절연막(160)에 트렌치를 형성할 때 하부의 제1 절연막(140)이 함께 식각되는 것을 방지하기 위하여 형성된다. 저유전 물질층(170)은 제1 또는 제2 절연막(140 및 160)과 동일한 물질로 형성한다.
도 1b를 참조하면, O2플라즈마 처리를 실시하여 저유전 물질층(170)을 산화시키거나, NH3플라즈마 처리를 실시하여 저유전 물질층(170)을 질화시킨다. 이로써, 산화된 저유전 물질층(170) 또는 질화 처리된 저유전 물질층(170)으로 이루어진 캡핑층(171)이 형성된다.
이때, O2플라즈마 처리는 10 내지 5000sccm의 O2가스를 공급하면서 50 내지 1000W의 전력(Power)을 인가하여 실시하며, NH3플라즈마 처리는 10 내지 3000sccm의 NH3가스를 공급하면서 50 내지 1000W의 전력을 인가하여 실시한다.
도 1c를 참조하면, 트렌치 마스크를 이용한 노광 및 식각 공정으로 소정 영역의 캡핑층(171) 및 제2 절연막(160)을 제거하여 트렌치(181)를 형성한다. 이후, 비아홀 마스크를 이용한 노광 및 식각 공정으로 소정 영역의 식각 정지층(150), 제1 절연막(140) 및 장벽 금속층(130)을 제거하여 비아홀(182)을 형성한다. 이로써, 하부 금속 배선(120)의 표면이 노출되며, 트렌치(181)와 비아홀(182)로 이루어지는 듀얼 다마신 패턴(180)이 형성된다.
상기에서, 비아홀 마스크를 이용한 노광 및 식각 공정으로 소정 영역의 캡핑층(171), 제2 절연막(160), 식각 정지층(150), 제1 절연막(140) 및 장벽 금속층(130)을 제거하여 비아홀(182)을 먼저 형성한 후, 트렌치 마스크를 이용한 노광 및 식각 공정으로 소정 영역의 캡핑층(171) 및 제2 절연막(160)을 제거하여 트렌치(181)를 나중에 형성하는 것도 가능하다.
한편, 트렌치(181)나 비아홀(182)을 형성하기 위한 식각 공정 시 캡핑층(171) 상부에는 포토레지스트 패턴(도시되지 않음)이 형성되고, 식각 공정이 완료되면 포토레지스트 패턴이 제거되는데, 캡핑층(171)을 산화된 저유전 물질층이나 질화 처리된 저유전 물질층으로 형성함으로써, 포토 레지스트 패턴 제거 공정의 공정 마진을 확보할 수 있다.
또한, 도면에는 도시되어 있지 않지만, 후속 공정에서 듀얼 다마신 패턴이 완전히 매립되도록 전체 상부에 구리와 같이 저항이 낮은 전도성 물질을 전체 상부에 증착한 후 화학적 기계적 연마를 실시하여 캡핑층 상부의 전도성 물질을 제거하면서 전도성 물질이 듀얼 다마신 패턴에만 잔류하도록 함으로써, 비아홀에는 콘택 플러그가 형성되고 트렌치에는 상부 금속 배선이 형성된다. 이때, 화학적 기계적 연마에 의해 캡핑층의 상부 표면이 다시 노출되는데, 캡핑층을 산화된 저유전 물질층이나 질화 처리된 저유전 물질층으로 캡핑층을 형성하기 때문에 화학적 기계적 연마 공정 시 결함이 발생되는 것을 최소화할 수 있다.
상술한 바와 같이, 본 발명은 유전 상수가 낮은 저유전 물질층을 형성한 후 O2플라즈마 처리나 NH3플라즈마 처리를 통해 저유전 물질층을 산화 또는 질화시켜 산화된 저유전 물질층이나 질화 처리된 저유전 물질층으로 캡핑층을 형성함으로써, 하부 절연막과 캡핑층의 접착 특성을 향상시키고 포토 레지스트 제거 공정의 공정마진을 확보할 수 있으며 화학적 기계적 연마 공정 시 결함 발생을 최소화하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

Claims (6)

  1. 하부 구조가 형성된 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상부에 저유전 물질층을 형성하는 단계;
    O2플라즈마 처리 및 NH3플라즈마 처리 중 어느 하나의 플라즈마 처리를 실시하여 산화된 저유전 물질층 및 질화처리된 저유전 물질층 중 어느 하나의 저유전 물질층으로 이루어진 캡핑층을 형성하는 단계; 및
    상기 층간 절연막에 듀얼 다마신 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막은 제1 절연막, 식각 정지층 및 제2 절연막의 적층 구조로 형성하는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  3. 제 1 항에 있어서,
    이때, O2플라즈마 처리는 O2가스를 공급하면서 50 내지 1000W의 전력을 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  4. 제 3 항에 있어서,
    상기 O2가스의 공급 유량은 10 내지 5000sccm인 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  5. 제 1 항에 있어서,
    상기 NH3플라즈마 처리는 NH3가스를 공급하면서 50 내지 1000W의 전력을 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
  6. 제 5 항에 있어서,
    상기 NH3가스의 공급 유량은 10 내지 3000sccm인 것을 특징으로 하는 반도체 소자의 금속층간 절연막 형성 방법.
KR1020020036842A 2002-06-28 2002-06-28 반도체 소자의 금속층간 절연막 형성 방법 KR20040001585A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036842A KR20040001585A (ko) 2002-06-28 2002-06-28 반도체 소자의 금속층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036842A KR20040001585A (ko) 2002-06-28 2002-06-28 반도체 소자의 금속층간 절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20040001585A true KR20040001585A (ko) 2004-01-07

Family

ID=37313334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036842A KR20040001585A (ko) 2002-06-28 2002-06-28 반도체 소자의 금속층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR20040001585A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662714B2 (en) 2005-10-05 2010-02-16 Dongbu Electronics Co., Ltd. Method for forming metal line of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662714B2 (en) 2005-10-05 2010-02-16 Dongbu Electronics Co., Ltd. Method for forming metal line of semiconductor device

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
KR100416596B1 (ko) 반도체 소자의 연결 배선 형성 방법
KR100675722B1 (ko) 반도체 웨이퍼 장치 및 그 제조 방법
KR20020028446A (ko) 도전층의 박리를 억제할 수 있는 반도체 소자 및 그의제조 방법
KR100860133B1 (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
KR20040053461A (ko) 반도체 소자의 제조 방법
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20040152336A1 (en) Semiconductor device and its manufacturing method
JP2005033164A (ja) 半導体素子の銅配線形成方法
US20040175931A1 (en) Manufacturing method of semiconductor device
US20060172525A1 (en) Technique for enhancing process flexibility during the formation of vias and trenches in low-k interlayer dielectrics
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
JP2004207604A (ja) 半導体装置およびその製造方法
KR20040001585A (ko) 반도체 소자의 금속층간 절연막 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100960934B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100866135B1 (ko) 반도체 소자의 제조방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20050064661A (ko) 반도체 소자의 금속 배선 형성 방법
JP2006303179A (ja) 埋込導電体の形成方法
KR100383756B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100854877B1 (ko) 반도체 소자의 금속 배선 형성방법
US20040121265A1 (en) Technique for reducing resist poisoning in forming a metallization layer including a low-k dielectric
JP2015133382A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination