KR20050068603A - 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 - Google Patents

Abstract

본 발명은 박막트랜지스터 액정표시장치의 어레이 기판 제조방법을 개시한다. 개시된 본 발명의 방법은, 유리기판 상에 게이트전극을 포함한 게이트라인과 게이트 쉴드 바(Gate Shield Bar)를 형성하는 단계와, 상기 기판 결과물 상에 게이트절연막과 a-Si막 및 n+ a-Si막을 차례로 증착하는 단계와, 상기 n+ a-Si막과 a-Si막을 패터닝하여 게이트전극 상부에 채널층 및 오믹층을 형성하고 게이트 쉴드 바 상에 Si 적층 패턴을 형성하며 데이터라인 형성 영역에 액티브라인을 형성하는 단계와, 상기 기판 결과물 상에 소오스/드레인용 금속막을 증착한 후 이를 패터닝하여 액티브라인 상에 데이터라인을 형성하고 게이트전극 상부에 소오스/드레인전극을 형성하여 박막트랜지스터를 구성하며 Si 적층 패턴 상에 금속 패턴을 형성하는 단계와, 상기 기판 결과물 상에 금속 패턴 지역에서 단차를 갖는 보호막을 형성한 후 이를 식각하여 소오스전극을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀을 포함한 보호막 상에 ITO 금속막을 증착하는 단계와, 상기 ITO 금속막 상에 감광막을 도포한 후 이를 노광 및 현상해서 감광막의 다크 에로전(Dark Erosion)에 의해 초기 도포 두께 보다 감소되면서 가장자리가 금속 패턴의 가장자리에 자기-정렬되는 감광막 패턴을 형성하는 단계와, 상기 ITO 금속막을 식각하여 모든 화소에서 데이터라인과의 간격이 일정한 화소전극을 형성하는 단계를 포함한다.

Description

박막트랜지스터 액정표시장치의 어레이 기판 제조방법{Method for fabricating array substrate of TFT-LCD}

본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 데이터라인과 화소전극간 기생용량 편차에 기인하는 표시 불량을 개선시킬 수 있는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법에 관한 것이다.

액정표시장치(Liquid Crystal Display)는 CRT를 대신하여 개발되어져 왔다. 특히, 각 화소마다 스위칭 소자로서 박막트랜지스터(Thin Film Transistor)가 구비되는 박막트랜지스터 액정표시장치(이하, TFT-LCD)는 CRT에 필적할만한 화면의 고화질화, 대형화 및 컬러화 등을 실현하였으며, 최근에 들어서는 노트북 PC 및 모니터 시장에서 크게 각광 받고 있다.

이와 같은 TFT-LCD는 전형적으로 박막트랜지스터 및 화소전극이 구비된 어레이 기판과, 컬러필터 및 상대전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착된 구조를 갖는다.

여기서, 상기 어레이 기판을 제조하기 위해 종래에는 다음과 같은 공정들을 진행한다.

먼저, 유리기판 상에 게이트전극을 포함한 게이트라인을 형성한 후, 상기 게이트 전극 및 게이트 라인을 덮도록 기판 전면 상에 게이트절연막을 증착한다. 그런다음, 상기 게이트전극 상부의 게이트절연막 부분 상에 각각 a-Si과 n+ a-Si으로 이루어진 채널층과 오믹층을 형성한 후, 상기 오믹층 상에 소오스/드레인전극을 형성하여 박막트랜지스터를 구성하고, 이와 동시에, 상기 드레인전극과 일체형이면서 게이트라인과 직교하는 데이터라인을 형성하여 단위 화소영역을 한정한다.

다음으로, 기판 전면 상에 박막트랜지스터를 보호하기 위한 보호막을 증착한 후, 상기 보호막을 식각하여 소오스전극을 노출시키는 비아홀을 형성한다. 그리고나서, 상기 보호막 상에 비아홀을 통해 소오스전극과 콘택되는 ITO 재질의 화소전극을 형성함으로써, 어레이 기판의 제조를 완성한다.

한편, 상기 게이트전극을 포함한 게이트라인의 형성시에는 통상 데이터라인 주변에 게이트 쉴드 바(gate shield Bar)을 함께 형성하고 있으며, 그리고, ITO 금속막의 증착 및 식각을 통한 화소전극의 형성시에는 상기 게이트 쉴드 바를 정렬 마크로 이용해서 그 상부에 화소전극의 가장자리가 정렬되도록 하고 있다.

그러나, 전술한 어레이 기판을 갖는 TFT-LCD의 구동시, 데이터라인과 화소전극 사이에서 기생용량이 발생되며, 이로 인해, 액정 배열에 불균일이 발생됨은 물론 화소들간의 휘도 차이가 유발되고, 특히, 화소들간 기생용량의 편차로 인해 표시화면에서 얼룩(Mura)이 보이게 되는 등, 표시 불량이 발생된다.

이러한 문제는 데이터라인과 화소전극간의 기생용량이 발생되더라도, 화소들간 기생용량의 편차가 없거나 크지 않다면 화면표시에는 커다란 문제가 없지만, 화소들간 기생용량의 편차가 큰 경우에는 화면표시에 심각한 악영향을 미치게 된다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 데이터라인과 화소전극간 기생용량에 기인하는 표시 불량을 개선시킬 수 있는 TFT-LCD의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 유리기판 상에 게이트전극을 포함한 게이트라인과 게이트 쉴드 바를 형성하는 단계; 상기 기판 결과물 전면 상에 게이트절연막을 증착하는 단계; 상기 게이트절연막 상에 a-Si막과 n+ a-Si막을 차례로 증착하는 단계; 상기 n+ a-Si막과 a-Si막을 패터닝하여, 게이트전극 상부에 채널층 및 오믹층을 형성하고, 게이트 쉴드 바 상에 Si 적층 패턴을 형성하며, 데이터라인 형성 영역에 액티브라인을 형성하는 단계; 상기 기판 결과물 전면 상에 소오스/드레인용 금속막을 증착하는 단계; 상기 금속막을 패터닝하여, 액티브라인 상에 데이터라인을 형성하고, 게이트전극 상부에 소오스/드레인전극을 형성하여 박막트랜지스터를 구성하며, Si 적층 패턴 상에 금속 패턴을 형성하는 단계; 상기 기판 결과물 전면 상에 금속 패턴 지역에서 단차를 갖는 보호막을 형성하는 단계; 상기 보호막을 식각하여 소오스전극을 노출시키는 비아홀을 형성하는 단계; 상기 비아홀을 포함한 보호막 상에 ITO 금속막을 증착하는 단계; 상기 ITO 금속막 상에 감광막을 도포한 후, 이를 노광 및 현상해서 감광막의 다크 에로(Dark Erosion)전에 의해 초기 도포 두께 보다 감소되면서 가장자리가 금속 패턴의 가장자리에 자기-정렬되는 감광막 패턴을 형성하는 단계; 및 상기 ITO 금속막을 식각하여 모든 화소에서 데이터라인과의 간격이 일정한 화소전극을 형성하는 단계를 포함하는 TFT-LCD의 어레이 기판 제조방법을 제공한다.

여기서, 상기 감광막은 금속 패턴 상단에서의 초기 도포 두께가 감광막의 다크 에로전 이하가 되도록 한다.

그리고, 상기 감광막 패턴의 자기-정렬은 금속 패턴의 두께와 감광막의 다크 에로전의 정도로 조절한다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 게이트 쉴드 바 상에 데이터라인 형성용 금속막을 잔류시켜 투과부와 게이트 쉴드 바간에 구조적으로 높은 단차를 갖도록 만들며, 이를 통해, 화소전극의 형성시 그 가장자리가 금속 패턴의 가장자리에 자기-정렬(self-align)되도록 만든다.

이렇게 하면, 모든 화소에서 데이터라인과 화소전극간 간격이 균일하게 되므로, 상기 데이터라인과 화소전극 사이에서 기생용량이 발생되더라도, 기생용량의 편차가 없으므로 특정 화소에서 얼룩이 보이는 등의 표시 불량은 발생되지 않으며, 그래서, TFT-LCD의 화면품위를 개선시킬 수 있게 된다.

자세하게, 도 1a 내지 도 1c는 본 발명에 따른 TFT-LCD의 어레이 기판 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 여기서, 각 도면은 쉴드 바 패턴을 포함한 데이터라인 형성부에 대해서만 도시하도록 한다.

도 1a를 참조하면, 유리기판(1) 상에 게이트용 금속막을 증착한 상태에서, 이를 패터닝하여 게이트전극을 포함한 수 개의 게이트라인을 형성하고, 이와 동시에, 데이터라인이 형성될 영역 부근에 게이트 쉴드 바(2)를 형성한다. 그런다음, 상기 게이트전극을 포함한 게이트라인과 게이트 쉴드 바(2)를 덮도록 기판 전면 상에 게이트절연막(3)을 증착한다.

다음으로, 상기 게이트절연막(3) 상에 a-Si막 n+ a-Si막을 차례로 증착한 상태에서, 상기 적층막을 패터닝하여 데이터라인 형성부에 액티브라인(4)을 형성함과 동시에 게이트전극 상부에 채널층과 오믹층을 형성하고, 아울러, 상기 게이트 쉴드 바(2) 상의 게이트절연막 부분 상에 Si 적층 패턴(4a)을 형성한다.

그런다음, 상기 기판 결과물 상에 소오스/드레인용 금속막을 증착한 후, 이를 패터닝하여 소오스/드레인전극을 포함한 데이터라인(5)을 형성하여 기판 적소에 박막트랜지스터를 형성하고, 동시에, 상기 Si 적층 패턴(4a)을 덮는 금속 패턴(5a)을 형성한다.

이어서, 상기 단계까지의 기판 결과물 상에 박막트랜지스터를 보호하도록 보호막(6)을 형성한 후, 상기 보호막(6)을 식각하여 소오스전극을 노출시키는 비아홀을 형성한다.

그리고나서, 상기 비아홀을 포함한 보호막(6) 상에 화소전극 물질로서 ITO 금속막(7)을 증착한다. 이때, 게이트 쉴드 바(2) 상에 Si 적층 패턴(4a) 및 금속 패턴(5a)을 형성한 것과 관련해서, 상기 게이트 쉴드 바(2)의 가장자리, 즉, 투과부와 게이트 쉴드 바(2)간에 구조적으로 단차가 발생된다.

도 1b를 참조하면, ITO 금속막(7) 상에 감광막을 도포한다. 이때, 상기 감광막은 그 하지층의 단차로 인해 동일하게 표면 단차를 갖게 되며, 이러한 단차는 게이트 쉴드 바(2)는 물론 Si 적층 패턴(4a)과 금속 패턴(5a)의 두께 합에 대응한 크기를 갖는다.

이어서, 상기 감광막을 투과부를 가리는 노광마스크(9)를 이용해서 노광하고, 그런다음, 현상하여 투과부만을 가리는 감광막 패턴(8)을 형성한다. 이때, 상기 감광막 패턴(8)의 두께는 초기 도포 두께 보다 감소되며, 감소된 정도는 감광막 종류 및 특성에 의해 가변적인 다크 에로전(Dark Erosion)에 의존된다. 예컨데, 상기 금속 패턴(5a) 상부에서의 감광막 초기 도포 두께를 다크 에로전 이하로 하는 경우, 노광 및 현상을 통해 얻어지는 감광막 패턴(8)은 단차가 제거되어 그 가장자리가 금속 패턴(5a)의 가장자리에 자기 정렬하게 된다.

한편, 상기 감광막 패턴(8)의 자기-정렬 정도는 감광막의 도포 두께는 물론 감광막의 다크 에로전의 정도와 금속 패턴(5a)의 두께로 조절 가능하다.

도 1c를 참조하면, 감광막 패턴을 식각장벽으로 이용해서 노출된 ITO 금속막 부분을 식각 제거하고, 이를 통해, 화소전극(7a)을 형성한다.

그리고나서, 상기 감광막 패턴을 제거한 후, 공지된 일련의 후속 공정들을 진행하여 어레이 기판 제조를 완성한다.

여기서, 본 발명은 금속 패턴(5a) 상단의 감광막 두께를 다크 에로전 이하로 형성되도록 초기 감광막 도포 두께와 게이트 쉴드 바(2) 및 금속막 두께를 조절함으로써 상기 화소전극(7a)이 금속 패턴(5a) 가장자리에 자기-정렬되도록 할 수 있으며, 이에 따라, 화소전극(7a)과 데이터라인(5)간의 거리가 모든 화소들에서 등간격이 되므로, 화소들간에 상기 화소전극(7a)과 데이터라인(5) 사이의 기생용량 편차에 기인하는 표시 불량은 일어나지 않는다.

이상에서와 같이, 본 발명은 게이트 쉴드 바 상에 금속 패턴을 형성하여 표면 단차를 형성시키며, 아울러, 투과부를 가리는 감광막 패턴의 가장자리가 상기 금속 패턴 가장자리에 자기 정렬되도록 함으로써, 최종적으로 형성되는 화소전극이 모든 화소들에서 데이터라인과의 간격이 균일하도록 만들 수 있으며, 이에 따라, 화소들간 기생용량의 편차가 없도록 할 수 있고, 그래서, TFT-LCD의 화면품위를 개선시킬 수 있다.

이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

도 1a 내지 도 1c는 본 발명에 따른 박막트랜지스터 액정표시장치의 어레이 기판 제조방법을 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 유리기판 2 : 게이트 쉴드 바

3 : 게이트절연막 4 : 액티브라인

4a : 실리콘 패턴 5 : 데이터라인

5a : 금속 패턴 6 : 보호막

7 : ITO 금속막 7a : 화소전극

8 : 감광막 9 : 노광마스크

Claims (3)

1. 유리기판 상에 게이트전극을 포함한 게이트라인과 게이트 쉴드 바를 형성하는 단계;

   상기 기판 결과물 전면 상에 게이트절연막을 증착하는 단계;

   상기 게이트절연막 상에 a-Si막과 n+ a-Si막을 차례로 증착하는 단계;

   상기 n+ a-Si막과 a-Si막을 패터닝하여, 게이트전극 상부에 채널층 및 오믹층을 형성하고, 게이트 쉴드 바 상에 Si 적층 패턴을 형성하며, 데이터라인 형성 영역에 액티브라인을 형성하는 단계;

   상기 기판 결과물 전면 상에 소오스/드레인용 금속막을 증착하는 단계;

   상기 금속막을 패터닝하여, 액티브라인 상에 데이터라인을 형성하고, 게이트전극 상부에 소오스/드레인전극을 형성하여 박막트랜지스터를 구성하며, Si 적층 패턴 상에 금속 패턴을 형성하는 단계;

   상기 기판 결과물 전면 상에 금속 패턴 지역에서 단차를 갖는 보호막을 형성하는 단계;

   상기 보호막을 식각하여 소오스전극을 노출시키는 비아홀을 형성하는 단계;

   상기 비아홀을 포함한 보호막 상에 ITO 금속막을 증착하는 단계;

   상기 ITO 금속막 상에 감광막을 도포한 후, 이를 노광 및 현상해서 감광막의 다크 에로전(Dark Erosion)에 의해 초기 도포 두께 보다 감소되면서 가장자리가 금속 패턴의 가장자리에 자기-정렬되는 감광막 패턴을 형성하는 단계; 및

   상기 ITO 금속막을 식각하여 모든 화소에서 데이터라인과의 간격이 일정한 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
2. 제 1 항에 있어서, 상기 감광막은 금속 패턴 상단에서의 초기 도포 두께가 감광막의 다크 에로전 이하가 되도록 하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.
3. 제 1 항에 있어서, 상기 감광막 패턴의 자기-정렬은 금속 패턴의 두께와 감광막의 다크 에로전의 정도로 조절하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판 제조방법.