KR20050064405A - 비아 플러그 형성 방법 - Google Patents

비아 플러그 형성 방법 Download PDF

Info

Publication number
KR20050064405A
KR20050064405A KR1020030095765A KR20030095765A KR20050064405A KR 20050064405 A KR20050064405 A KR 20050064405A KR 1020030095765 A KR1020030095765 A KR 1020030095765A KR 20030095765 A KR20030095765 A KR 20030095765A KR 20050064405 A KR20050064405 A KR 20050064405A
Authority
KR
South Korea
Prior art keywords
insulating film
substrate
forming
metal wiring
depositing
Prior art date
Application number
KR1020030095765A
Other languages
English (en)
Other versions
KR100564803B1 (ko
Inventor
김승현
김완식
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030095765A priority Critical patent/KR100564803B1/ko
Publication of KR20050064405A publication Critical patent/KR20050064405A/ko
Application granted granted Critical
Publication of KR100564803B1 publication Critical patent/KR100564803B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선의 상부 측면에 절연막의 절연막 스페이서를 형성하여 포토레지스트 패턴 공정시 미스 얼라인이 발생하여도 상기 절연막 스페이서에 의해 미스 얼라인이 보상되어 정상적인 비아 플러그를 형성하는 방법에 관한 것이다.
본 발명의 비아 플러그 형성 방법은 금속 배선이 형성된 기판상에 제1층간절연막을 증착하는 단계; 상기 제1층간절연막을 과도식각하여 상기 금속 배선과 단차가 발생하도록 하는 단계; 상기 기판상에 절연막을 증착하는 단계; 상기 절연막이 형성된 기판을 전면 식각하여 상기 금속 배선 상부 측면에 절연막 스페이서를 형성하는 단계; 상기 기판상에 제2층간절연막을 증착하는 단계; 상기 금속 배선 및 절연막 스페이서를 식각 정지층으로 이용하여 비아 홀을 형성하는 단계; 및 상기 비아 홀을 매립하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 비아 플러그 형성 방법은 포토레지스트 패턴 공정시 미스 얼라인이 발생하여도 절연막 스페이서가 식각 정지층 역할을 하여 원하지 않는 영역에 비아 홀이 형성되는 것을 방지하고, 종래의 패턴 공정 마진보다 더 큰 공정 마진을 확보할 수 있는 효과가 있다.

Description

비아 플러그 형성 방법{Method for fabricating via plug}
본 발명은 비아 플러그 형성 방법에 관한 것으로, 보다 자세하게는 금속 배선의 상부 측면에 절연막 스페이서를 형성한 후, 층간절연막을 증착하고 상부 금속 배선과의 연결을 위해 비아 홀을 형성할 때 발생할 수 있는 미스 얼라인(misalign)을 상기 절연막 스페이서가 보정하여 금속 배선의 부식 또는 브릿지가 형성되는 것을 방지할 수 있는 비아 플러그를 형성하는 기술에 관한 것이다.
콘택 플러그 형성 공정은 금속층간의 연결을 위해 사용되는 반도체 공정 중 하나로서, 반도체 금속 배선 형성 공정에서의 절연층을 소정 부분 노출시켜 상부 금속층과 하부 금속층을 연결하는 공정을 일컫는다.
이러한 상부 금속층과 하부 금속층을 연결하기 위해서는 비아 홀을 충진하는 과정이 필요한데, 통상, 갭필(gap fill) 능력이 우수한 텅스텐(W)을 CVD(Chemical Vapor Deposition, 이하 CVD)를 이용하여 충진한다.
도 1a 내지 도 1c는 종래 기술에 의한 비아 플러그 형성 공정의 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 금속 배선(10)과 층간절연막(Inter Metallic Dielectric)(11)이 형성된 기판상에 포토레지스트를 도포한 후 사진 공정에 의해 포토레지스트 패턴(12)을 형성한다.
그런 다음, 도 1b에서 보는 바와 같이 식각 공정을 이용하여 비아 홀(13)을 형성한 후 포토레지스트 패턴을 제거하는데, 이러한 비아 홀은, 예컨대, RIE(Reactive Ion Etching, 이하 RIE) 공정에 의해 형성될 수 있다.
비아 홀이 형성되면, 도 1c에 도시한 바와 같이, 세정 및 베리어 메탈 공정을 통해 도전물질, 즉, 텅스텐을 비아 홀 내에 매립한다. 이후, CMP 공정 등을 거쳐 비아 플러그(14) 형성 과정이 완료된다.
그러나, 상기와 같은 종래의 비아 플러그 형성 방법은 도 2에서 보는 바와 같이 포토레지스트 패턴 공정시 미스 얼라인이 발생하여 원하지 않는 영역에 비아 플러그가 형성될 경우 비아 저항의 변화, 금속 배선 또는 하부 콘택이나 비아와의 브릿지(Bridge)(21), 금속 배선의 측면의 부식(22) 등이 발생하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 금속 배선 상부 측면에 절연막으로 형성된 절연막 스페이서를 형성하여 포토레지스트 패턴 공정시 미스 얼라인이 발생하여도 절연막 스페이서가 식각 정지층 역할을 하여 원하지 않는 영역에 비아 홀이 형성되는 것을 방지하고, 종래의 패턴 공정 마진보다 더 큰 공정 마진을 확보할 수 있는 제조 공정 기술을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 금속 배선이 형성된 기판상에 제1층간절연막을 증착하는 단계; 상기 제1층간절연막을 과도식각하여 상기 금속 배선과 단차가 발생하도록 하는 단계; 상기 기판상에 절연막을 증착하는 단계; 상기 절연막이 형성된 기판을 전면 식각하여 상기 금속 배선 상부 측면에 절연막 스페이서를 형성하는 단계; 상기 기판상에 제2층간절연막을 증착하는 단계; 상기 금속 배선 및 절연막 스페이서를 식각 정지층으로 이용하여 비아 홀을 형성하는 단계; 및 상기 비아 홀을 매립하는 단계를 포함하여 이루어진 비아 플러그 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 3a 내지 도 3b는 본 발명에 의한 비아 플러그 형성의 공정 단면도이다.
먼저, 도 3a는 제1층간절연막을 과도 식각시켜 금속 배선의 상부를 돌출시킨 후 절연막을 증착하고 전면 식각으로 금속 배선 상부 측면에 절연막 스페이서를 형성하는 단계에 관한 것이다. 도에서 보는 바와 같이 하부 층간절연막(31) 및 하부 비아 플러그(32) 등의 소정의 소자가 형성되어 있고, 그 상부에 금속 배선(33)이 형성된 기판상에 제1층간절연막(34)을 증착한다. 이어서, 상기 제1층간절연막을 과도식각하여 상기 금속 배선과 단차가 발생하도록 한다. 즉, 전면 식각을 실시하여 제1층간절연막의 높이가 금속 배선의 높이보다 낮도록 과도 식각을 한다.
이어서, 과도 식각으로 금속 배선과 제1층간절연막의 단차가 발생한 기판상에 절연막(35)을 증착한다. 이 때 상기 절연막은 상기 단차에 의해 금속 배선 상부의 측면의 일부분에 절연막의 측벽을 형성하게 된다. 또한 상기 절연막은 실리콘 질화막으로 형성한다.
다음, 도 3b는 절연막이 형성된 기판에 전면 식각을 실시하여 절연막 스페이서를 형성하고, 제2절연막을 증착한 후 패터닝하여 비아 홀을 형성하고 텅스텐을 매립한 후 평탄화하여 비아 플러그를 형성하는 단계이다. 도에서 보는 바와 같이 상기 절연막이 형성된 기판을 전면 식각하여 상기 금속 배선 상부 측면에 절연막 스페이서(36)를 형성한다. 이는 전면 식각이 기판의 상부에서 보았을 때 수평 방향의 식각 대상의 식각율은 높으나 수직 방향의 식각율이 낮아서 금속 배선의 상부 측면에 증착되어 있는 절연막은 잘 식각하지 못하게 되어 절연막 스페이서를 형성하게 된다. 이어서, 상기 기판상에 금속 배선간의 절연을 위해 제2층간절연막을 증착한다. 상기 제2층간절연막상에 비아 홀에 형성하기 위해 포토레지스트를 도포하고 패터닝한다. 그리고 상기 제2층간절연막을 식각하게 된다. 이 때 상기 금속 배선 및 절연막 스페이서를 식각 정지층으로 이용하여 제2층간절연막을 식각하여 비아 홀을 형성하게 된다. 그리고 상기 비아 홀을 텅스텐과 같은 갭필 능력이 우수한 금속을 매립하고 평탄화하여 비아 플러그(37)를 완성한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 비아 플러그 형성 방법은 금속 배선 상부 측면에 절연막 스페이서를 형성함으로써 포토레지스트 패턴 공정시 미스 얼라인이 발생하여도 절연막 스페이서가 식각 정지층 역할을 하여 원하지 않는 영역에 비아 홀이 형성되는 것을 방지하고, 종래의 패턴 공정 마진보다 더 큰 공정 마진을 확보할 수 있는 효과가 있다.
도 1a 내지 도 1c는 종래기술에 의한 비아 플러그 형성 공정의 단면도.
도 2는 종래기술에 의해 형성된 비아 플러그의 문제점을 보여주는 단면도.
도 3a 내지 도 3b는 본 발명에 의한 비아 플러그 형성 공정의 단면도.

Claims (2)

  1. 금속 배선이 형성된 기판상에 제1층간절연막을 증착하는 단계;
    상기 제1층간절연막을 과도식각하여 상기 금속 배선과 단차가 발생하도록 하는 단계;
    상기 기판상에 절연막을 증착하는 단계;
    상기 절연막이 형성된 기판을 전면 식각하여 상기 금속 배선 상부 측면에 절연막 스페이서를 형성하는 단계;
    상기 기판상에 제2층간절연막을 증착하는 단계;
    상기 금속 배선 및 절연막 스페이서를 식각 정지층으로 이용하여 비아 홀을 형성하는 단계; 및
    상기 비아 홀을 매립하는 단계
    를 포함하여 이루어짐을 특징으로 하는 비아 플러그 형성 방법.
  2. 제 1항에 있어서,
    상기 절연막 스페이서는 질화막을 사용함을 특징으로 하는 비아 플러그 형성 방법.
KR1020030095765A 2003-12-23 2003-12-23 비아 플러그 형성 방법 KR100564803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095765A KR100564803B1 (ko) 2003-12-23 2003-12-23 비아 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095765A KR100564803B1 (ko) 2003-12-23 2003-12-23 비아 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR20050064405A true KR20050064405A (ko) 2005-06-29
KR100564803B1 KR100564803B1 (ko) 2006-03-28

Family

ID=37256005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095765A KR100564803B1 (ko) 2003-12-23 2003-12-23 비아 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR100564803B1 (ko)

Also Published As

Publication number Publication date
KR100564803B1 (ko) 2006-03-28

Similar Documents

Publication Publication Date Title
KR20060125063A (ko) 반도체 소자의 제조 방법
US7557038B2 (en) Method for fabricating self-aligned contact hole
KR20000035246A (ko) 반도체 구조물의 제조 방법
JP2000243836A (ja) 半導体素子の配線形成方法
KR100564803B1 (ko) 비아 플러그 형성 방법
US6391745B1 (en) Method for forming overlay verniers for semiconductor devices
KR100528070B1 (ko) 콘택 플러그 및 스텍 비아 제조 방법
JPH05299397A (ja) 金属プラグの形成方法
KR20050073890A (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100808363B1 (ko) 반도체 소자의 제조방법
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR101173478B1 (ko) 반도체 소자 제조방법
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
KR100292154B1 (ko) 반도체소자의금속플러그형성방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR100487644B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100546159B1 (ko) 금속 배선 형성 방법
KR100680968B1 (ko) 반도체 소자의 제조방법
KR100532749B1 (ko) 반도체 소자의 다층 금속 배선의 제조 방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR100459062B1 (ko) 반도체 제조 공정에서의 콘택트 홀 형성 방법
KR20010003047A (ko) 반도체 소자의 제조방법
KR100304701B1 (ko) 알루미늄 및 텅스텐으로 비아홀이 매립된 반도체 장치 및 그 제조방법
KR100632041B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee