KR20050063205A - 비트라인 프리차지 구동 회로 - Google Patents
비트라인 프리차지 구동 회로 Download PDFInfo
- Publication number
- KR20050063205A KR20050063205A KR1020030094574A KR20030094574A KR20050063205A KR 20050063205 A KR20050063205 A KR 20050063205A KR 1020030094574 A KR1020030094574 A KR 1020030094574A KR 20030094574 A KR20030094574 A KR 20030094574A KR 20050063205 A KR20050063205 A KR 20050063205A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- bit line
- line precharge
- power supply
- differential amplifier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 비트라인 프리차지 구동 회로에 관한 것으로써, 특히, 저 전원전압에서 비트라인 프리차지 전압의 구동시 불감 영역을 줄이고 동작 특성을 개선할 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 기준전압과 비트라인 프리차지 전압의 차동 증폭 결과에 따라 전원전압을 선택적으로 공급하여 저 전원전압에서 비트라인 프리차지 전압의 구동시 불감 영역을 줄이고 동작 특성을 개선할 수 있도록 한다.
Description
본 발명은 비트라인 프리차지 구동 회로에 관한 것으로써, 특히, 저 전원전압 영역에서 비트라인 프리차지 전압의 구동시 불감 영역을 줄이고 동작 특성을 개선할 수 있도록 하는 기술이다.
일반적으로 디램의 입력 전원전압 레벨이 낮아짐에 따라 저전원 동작을 요구하는 비트라인 프리차지 구동 회로의 전압도 낮아지게 되었다. 종래의 비트라인 프리차지 구동 회로는 2.5V 이상의 고 전원전압 VDD을 사용하는 제품에 적용되어 전류 미러(Current mirror)의 피드백 루프를 사용하여 비트라인 프리차지 전압 VBLP을 생성한다.
도 1은 2.5V 이상의 고 전원전압 VDD을 사용하는 종래의 비트라인 프리차지 구동 회로에 관한 회로도이다.
종래의 비트라인 프리차지 구동 회로는 바이어스 전압 BIAS에 따라 전원전압을 공급하는 PMOS트랜지스터 P1,P2와, PMOS트랜지스터 P1,P2를 통해 공급되는 전압을 전류 미러에 공급하기 위한 NMOS트랜지스터 N1,N2를 구비한다.
그리고, PMOS트랜지스터 P3~P5, NMOS트랜지스터 N5,N6으로 구성된 전류 미러는 출력 구동 소자인 PMOS트랜지스터 P8의 게이트 전압을 제어한다. 또한, PMOS트랜지스터 P6,P7, NMOS트랜지스터 N3,N4,N7,N8로 구성된 전류 미러는 출력 구동 소자인 NMOS트랜지스터 N9의 게이트 전압을 제어한다.
PMOS트랜지스터 P8와 NMOS트랜지스터 N9의 공통 드레인 단자는 비트라인 프리차지 전압 VBLP의 출력 노드와 연결된다.
이러한 구성을 갖는 종래의 비트라인 프리차지 구동 회로의 동작 과정을 설명하면 다음과 같다.
먼저, 비트라인 프리차지 전압 VBLP이 목표값 보다 높을 경우 노드 ND1과 노드 ND2가 일정 전압 레벨을 유지한 상태에서 노드 ND4의 전압 레벨이 높아지게 된다. 이에 따라, NMOS트랜지스터 N9의 구동전압이 PMOS트랜지스터 P8의 구동전압보다 높아지게 된다. 따라서, 비트라인 프리차지 전압 VBLP이 낮아지게 된다.
반면에, 비트라인 프리차지 전압 VBLP이 목표값 보다 낮을 경우 노드 ND1과 노드 ND2가 일정 전압 레벨을 유지한 상태에서 노드 ND3의 전압 레벨이 낮아지게 된다. 이에 따라, PMOS트랜지스터 P8의 전압 구동 능력이 상승되어 비트라인 프리차지 전압 VBLP이 높아지게 된다.
이러한 종래의 비트라인 프리차지 구동 회로는 비트라인 프리차지 전압 VBLP이 목표값을 벗어날 경우 비트라인 프리차지 전압 VBLP의 전압 레벨을 원하는 목표값으로 높이거나 낮추도록 한다. 이를 위해, 전류의 구동을 제어하는 출력 구동부를 제어하기 위한 일정 레벨 이상이 전압이 필요하게 된다.
그런데, 종래의 구동 회로는 도 2에 도시된 바와 같이 입력 전압이 저전압(예를 들어, 1.8V 이하)일 경우 비트라인 프리차지 전압 VBLP을 검출할 수 없는 불감영역(Dead zone)이 존재하게 된다. 특히, 불감 영역은 2.5V 이상의 높은 전원전압을 사용하는 디램보다 1.8V 이하의 낮은 전원전압을 사용하는 디램에서 상대적으로 크게 나타난다.
즉, 도 1의 구성에서 불감 영역은 노드 ND3,ND4의 전압 레벨이 얼마나 빨리 변하느냐의 여부에 따라 결정된다. PMOS트랜지스터 P3~P5, NMOS트랜지스터 N5,N6으로 구성된 전류 미러와, PMOS트랜지스터 P6,P7, NMOS트랜지스터 N3,N4,N7,N8로 구성된 전류 미러의 바이어싱 전압 레벨에 의해 노드 ND1,ND2의 전압 레벨이 결정된다. 그리고, 노드 ND1,ND2의 전압 레벨에 따라 노드 ND3,ND4의 전압 레벨을 생성하기 위한 NMOS트랜지스터 N6, PMOS트랜지스터 P7의 바이어싱 전압이 결정된다.
이에 따라, 입력 전원전압이 저 전원전압일 경우 상술된 전류 미러의 동작을 제어하기 위한 전압이 최소 레벨로 감소된다. 따라서, 상술된 불감 영역의 존재로 인하여 비트라인 프리차지 전압 VBLP을 안정적으로 생성하기 위한 동작 구간이 감소하고, 전류 구동 능력이 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 기준전압과 비트라인 프리차지 전압의 차동 증폭에 따라 전원전압을 선택적으로 공급하여 저 전원전압에서 비트라인 프리차지 전압의 구동시 불감 영역을 줄이고 동작 특성을 개선할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 비트라인 프리차지 구동 회로는, 기준전압과 비트라인 프리차지 전압의 레벨을 비교 및 증폭하는 차동증폭부; 바이어스 전압 레벨에 따라 차동증폭부에 접지전압을 공급하는 스위칭부; 차동증폭부의 출력전압 레벨에 따라 비트라인 프리차지 전압의 출력노드를 전원전압 레벨로 선택적으로 풀업시키는 풀업부; 및 바이어스 전압 레벨에 따라 비트라인 프리차지 전압의 출력노드에 접지전압을 공급하는 풀다운부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3은 본 발명에 따른 비트라인 프리차지 구동 회로에 관한 회로도이다.
본 발명은 차동증폭부(10), 스위칭부(20), 풀업부(30) 및 풀다운부(40)를 구비한다.
차동증폭부(10)는 PMOS트랜지스터 P9,P10, NMOS트랜지스터 N10,N11을 구비한다. PMOS트랜지스터 P9,P10은 게이트 단자가 공통 연결되고 공통 소스 단자를 통해 전원전압이 인가된다. 그리고, NMOS트랜지스터 N10는 노드 ND5과 스위칭부(20) 사이에 연결되어 게이트 단자를 통해 비트라인 프리차지 전압 VBLP이 인가된다. 또한, NMOS트랜지스터 N11는 노드 ND6과 스위칭부(20) 사이에 연결되어 게이트 단자를 통해 기준전압 REF이 인가된다.
스위칭부(20)는 차동증폭부(10)와 접지전압단 사이에 연결되어 게이트 단자를 통해 바이어스 전압 BIAS이 인가되는 NMOS트랜지스터 N12를 구비한다.
풀업부(30)는 전원전압단과 비트라인 프리차지 전압 VBLP의 출력단에 연결되어 게이트 단자가 노드 ND6과 연결되는 PMOS트랜지스터 P11을 구비한다.
풀다운부(40)는 비트라인 프리차지 전압 VBLP 출력단과 접지전압단 사이에 연결되어 게이트 단자를 통해 바이어스 전압 BIAS이 인가되는 NMOS트랜지스터 N13를 구비한다.
이러한 구성을 갖는 본 발명의 비트라인 프리차지 구동 회로에 관한 동작 과정을 설명하면 다음과 같다.
차동증폭 회로로 구성된 차동증폭부(10)는 기준전압 REF과 비트라인 프리차지 전압 VBLP의 레벨을 비교한다. 그리고, 차동증폭부(10)의 비교 결과값에 따라 노드 ND6의 전압 레벨이 결정된다. 또한, 노드 ND6의 전압 레벨에 따라 풀업부(30)를 구동하여 비트라인 프리차지 전압 VBLP의 전압 레벨을 최종적으로 결정하게 된다.
여기서, 스위칭부(20)는 비트라인 프리차지 구동 회로의 동작시 바이어스 전압 BIAS 전압이 인가되어 차동증폭부(10)에 항상 일정한 접지전압을 공급한다.
먼저, 비트라인 프리차지 전압 VBLP의 전압 레벨이 목표값 보다 높을 경우 NMOS트랜지스터 N10의 게이트 전압 레벨이 높아지게 된다. 이에 따라, 노드 ND5의 전압 레벨이 낮아진다. 노드 ND5의 전압 레벨이 낮아지면 PMOS트랜지스터 P10가 턴온되어 노드 ND6의 전압 레벨이 상승된다.
이후에, 노드 ND6의 전압 레벨이 상승되면 PMOS트랜지스터 P11의 구동 능력이 작아지게 된다. 이에 따라, 비트라인 프리차지 전압 VBLP이 낮아지게 된다.
반면에, 비트라인 프리차지 전압 VBLP의 전압 레벨이 목표값 보다 낮을 경우 NMOS트랜지스터 N10의 게이트 전압 레벨이 낮아지게 된다. 이에 따라, 노드 ND5의 전압 레벨이 높아진다. 노드 ND5의 전압 레벨이 상승하면 PMOS트랜지스터 P10가 턴오프되어 노드 ND6의 전압 레벨이 낮아지게 된다.
이후에, 노드 ND6의 전압 레벨이 낮아지면 PMOS트랜지스터 P11의 구동 능력이 커지게 된다. PMOS트랜지스터 P11의 턴온에 따라 전원전압이 공급되어 비트라인 프리차지 전압 VBLP이 높아지게 된다.
이때, NMOS트랜지스터 N13는 게이트 단자를 통해 포화(Saturation) 레벨을 갖는 바이어스 전압 BIAS이 인가되어 항상 일정한 접지전압을 비트라인 프리차지 전압 VBLP의 출력노드에 공급한다.
도 4는 본 발명에 따른 비트라인 프리차지 구동 회로에서 불감 영역이 존재하지 않음을 나타내는 그래프이다.
본 발명은 도 4의 그래프에 도시된 바와 같이 입력 전압이 저전압일 경우에 구동전류 i(VBLP)가 감소하여도 비트라인 프리차지 전압 VBLP이 목표레벨에 도달할때 까지 불감영역이 존재하지 않게 된다.
이상에서 설명한 바와 같이, 본 발명은 기준전압과 비트라인 프리차지 전압의 차동 증폭에 따라 전원전압을 선택적으로 공급하여 저 전원전압에서 비트라인 프리차지 전압의 구동시 불감 영역을 줄이고 동작 특성을 개선할 수 있도록 한다.
도 1은 종래의 비트라인 프리차지 구동 회로에 관한 회로도.
도 2는 종래의 비트라인 프리차지 구동 회로에서 불감 영역을 설명하기 위한 그래프.
도 3은 본 발명에 따른 비트라인 프리차지 구동 회로에 관한 회로도.
도 4는 본 발명의 비트라인 프리차지 구동 회로에서 불감 영역이 존재하지 않음을 설명하기 위한 그래프.
Claims (5)
- 기준전압과 비트라인 프리차지 전압의 레벨을 비교 및 증폭하는 차동증폭부;바이어스 전압 레벨에 따라 상기 차동증폭부에 접지전압을 공급하는 스위칭부;상기 차동증폭부의 출력전압 레벨에 따라 상기 비트라인 프리차지 전압의 출력노드를 전원전압 레벨로 선택적으로 풀업시키는 풀업부; 및상기 바이어스 전압 레벨에 따라 상기 비트라인 프리차지 전압의 출력노드에 접지전압을 공급하는 풀다운부를 구비함을 특징으로 하는 비트라인 프리차지 구동 회로.
- 제 1항에 있어서, 상기 차동증폭부는게이트 단자가 공통 연결되고 공통 소스 단자를 통해 전원전압이 인가되는 제 1POMS트랜지스터, 제 2PMOS트랜지스터;상기 제 1PMOS트랜지스터와 상기 스위칭부 사이에 연결되어 게이트 단자를 통해 상기 비트라인 프리차지 전압이 인가되는 제 1NMOS트랜지스터; 및상기 제 2PMOS트랜지스터와 상기 스위칭부 사이에 연결되어 게이트 단자를 통해 상기 기준전압이 인가되는 제 2NMOS트랜지스터를 구비함을 특징으로 하는 비트라인 프리차지 구동 회로.
- 제 1항에 있어서, 상기 스위칭부는상기 차동증폭부와 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 바이어스 전압이 인가되는 제 3NMOS트랜지스터를 구비함을 특징으로 하는 비트라인 프리차지 구동 회로.
- 제 1항에 있어서, 상기 풀업부는전원전압단과 상기 비트라인 프리차지 전압의 출력노드 사이에 연결되어 게이트 단자가 상기 차동증폭부의 출력노드와 연결된 제 3PMOS트랜지스터를 구비함을 특징으로 하는 비트라인 프리차지 구동 회로.
- 제 1항에 있어서, 상기 풀다운부는상기 비트라인 프리차지 전압의 출력노드와 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 바이어스 전압이 인가되는 제 4NMOS트랜지스터를 구비함을 특징으로 하는 비트라인 프리차지 구동 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094574A KR100557575B1 (ko) | 2003-12-22 | 2003-12-22 | 비트라인 프리차지 구동 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094574A KR100557575B1 (ko) | 2003-12-22 | 2003-12-22 | 비트라인 프리차지 구동 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050063205A true KR20050063205A (ko) | 2005-06-28 |
| KR100557575B1 KR100557575B1 (ko) | 2006-03-03 |
Family
ID=37255081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030094574A KR100557575B1 (ko) | 2003-12-22 | 2003-12-22 | 비트라인 프리차지 구동 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100557575B1 (ko) |
-
2003
- 2003-12-22 KR KR1020030094574A patent/KR100557575B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100557575B1 (ko) | 2006-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100383769B1 (ko) | 펌핑 전압 레귤레이션 회로 | |
| JP5008367B2 (ja) | 電圧発生装置 | |
| US7764123B2 (en) | Rail to rail buffer amplifier | |
| JP4237696B2 (ja) | レギュレータ回路 | |
| KR100399437B1 (ko) | 내부 전원전압 발생장치 | |
| KR20070015791A (ko) | 내부 전원전압 발생 회로 | |
| KR100762873B1 (ko) | 내부 전압 발생기 | |
| KR100557575B1 (ko) | 비트라인 프리차지 구동 회로 | |
| JP2006146868A (ja) | 半導体装置用の内部電圧発生器 | |
| KR100650371B1 (ko) | 전압 발생 장치 | |
| KR100557574B1 (ko) | 비트라인 프리차지 구동 회로 | |
| KR100390943B1 (ko) | 비휘발성 메모리 소자의 센싱 회로 | |
| KR100597625B1 (ko) | 내부 전원전압 발생회로 | |
| KR100930391B1 (ko) | 전원전압 공급 제어 장치 | |
| KR100390994B1 (ko) | 반도체 메모리 소자의 전압 발생장치 | |
| KR100529385B1 (ko) | 내부 전압 발생 회로 | |
| KR200284963Y1 (ko) | 안정된 고전압을 발생하는 고전압발생기 | |
| KR100833186B1 (ko) | 증폭 회로, 및 증폭 회로의 바이어스 전압 발생 방법 | |
| US9690310B2 (en) | Internal voltage generator of semiconductor device and method for driving the same | |
| KR100813546B1 (ko) | 반도체 메모리 장치의 온도 의존형 전압 감지 회로 | |
| KR100365426B1 (ko) | 고이득 저전류 센스 증폭기 | |
| TW202336747A (zh) | 低壓降穩壓器 | |
| KR100733416B1 (ko) | 전압 발생 장치 | |
| JPH03222195A (ja) | センス増幅回路 | |
| KR20100050872A (ko) | 반도체 메모리장치의 전압구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |