KR20050060857A - 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 - Google Patents
리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 Download PDFInfo
- Publication number
- KR20050060857A KR20050060857A KR1020030092585A KR20030092585A KR20050060857A KR 20050060857 A KR20050060857 A KR 20050060857A KR 1020030092585 A KR1020030092585 A KR 1020030092585A KR 20030092585 A KR20030092585 A KR 20030092585A KR 20050060857 A KR20050060857 A KR 20050060857A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- mask pattern
- isolation region
- integrated circuit
- active region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 125000006850 spacer group Chemical group 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical group 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 의한 집적 회로 소자의 제조방법은 먼저, 집적 회로 기판에 트렌치 소자 분리 영역을 형성하여 활성 영역을 정의하고, 이 활성 영역의 일부 및 그에 인접한 트렌치 소자 분리 영역을 노출시키는 라인 타입의 마스크 패턴을 실리콘 산화물로 형성한다. 그리고, 상기한 활성 영역보다 노출된 트렌치 소자 분리 영역이 리세스되도록 트렌치 소자 분리 영역 및 마스크 패턴을 희석화된 불화수소 또는 완충 산화막 식각액 등을 사용하여 습식 식각한 다음, 마스크 패턴의 측벽에 스페이서를 형성한다. 그리고, 상기한 마스크 패턴과 스페이서를 식각 마스크로 사용하여 게이트 트렌치를 형성하도록 활성 영역을 식각한 다음에, 형성된 게이트 트렌치를 매립하는 리세스 게이트를 형성한다.
Description
본 발명은 집적 회로 소자의 제조방법에 관한 것으로, 보다 구체적으로는 리세스 채널 트랜지스터를 구비하는 집적 회로 소자의 제조방법에 관한 것이다.
집적 회로 소자의 집적도가 증가하면서 많은 해결 과제가 생겨났다. 그 중의 하나가 트랜지스터의 단채널화이다. 평면형 트랜지스터의 경우, 집적도가 증가하면서 트랜지스터의 채널 길이도 그 만큼 줄어들고, 그 결과 단채널 효과(short channel effect, SCE)가 빈번하게 발생하였다. 단채널 효과로 인하여 소오스와 드레인간에 펀치스로우가 발생할 뿐만이 아니라, 집적 회로 소자의 신뢰성을 떨어뜨리고 오동작이 초래될 수 있다.
단채널 효과를 방지하기 위하여 현재까지 여러 가지 방법들이 제시되고 있다. 예를 들어, 벌크 기판 대신에 SOI기판을 사용하는 방법, 트랜지스터를 FinFET(Fin Field Effect Transistor) 형으로 제조하는 방법 등이 있으며, 트랜지스터를 입체형으로 제조하여 리세스된 채널을 가지는 트랜지스터(이하, '리세스 채널 트랜지스터(recess channel transistor)'라 한다) 형으로 제조하는 방법도 그 중 하나의 방법이다.
도 1은 리세스 채널 트랜지스터 형성을 위한 활성 영역 패턴(A/P) 및 게이트 패턴(G)의 레이아웃도이다. 그리고, 도 2a 내지 도 2c는 도 1의 레이아웃을 사용하여 형성된 종래 기술에 따른 리세스 채널 트랜지스터를 나타내는 단면도들로서, 각각 도 1의 A-A'선, B-B'선 및 C-C'선을 따라서 자른 것이다.
도 2a, 도 2b 및 도 2c를 참조하면, 실리콘 기판(10)은 트렌치 격리 영역(40a) 및 상기 트렌치 격리 영역(40a)에 의해 정의된 활성 영역으로 구분된다. 활성 영역 내에는 게이트 트렌치(90)가 형성되어 있다. 게이트 트렌치(90)에 매립된 리세스 게이트(98)와 상기 리세스 게이트(98) 양측에 형성되어 있는 소오스/드레인 영역(50)이 리세스 채널 트랜지스터를 구성한다. 리세스 채널 트랜지스터의 채널은 -도 2a에 경우 채널은 좌우로 형성되고, 도 2c의 경우 채널은 전후로 형성됨- 게이트 트렌치(90)의 외주면을 따라서 형성된다. 그러므로, 리세스 채널 트랜지스터는 채널 길이가 평면형 트랜지스터보다 길며, 그 결과 단채널 효과로 인한 문제를 해결하거나 또는 최소화할 수 있는 장점이 있다.
그런데, 종래의 리세스 채널 트랜지스터는 도 2c에 점선 원으로 표시되어 있는 바와 같이 트렌치 격리 영역(40a)의 측벽과 게이트 트렌치(90)의 측벽 사이에 실리콘 기판(10)의 일부가 잔류하는 문제가 발생한다. 트렌치의 하부 가장자리에는 잔류 실리콘 기판에 의하여 실리콘 펜스(silicon fence)가 만들어진다.
실리콘 펜스는 트렌치 격리 영역(40a)의 경계면에서의 수직 프로파일이 소정의 기울기를 가지고 있기 때문에 발생한다. 트렌치 격리 영역(40a)에 의해 정의되는 활성 영역 패턴(P/A)은 그 상부의 폭(d1)이 그 하부의 폭(d2)보다 더 작은데, 이러한 프로파일은 건식 식각 공정의 한계상 불가피하게 생긴다. 즉, 트렌치 격리 영역(40a)을 형성하는 과정에서 진행되는 트렌치 식각 공정에서 상기 기울기는 불가피하게 생긴다. 그리고, 트렌치 격리 영역(40a)이 소정의 기울기를 가지고 있는 경우에는, 게이트 트렌치(90)를 형성하기 위하여 실리콘 기판을 최대한 수직으로 이방성 건식 식각하더라도, 활성 영역의 하부 가장자리에는 불가피하게 실리콘 기판의 일부가 잔류하여 실리콘 펜스를 남길 수 밖에 없다.
실리콘 펜스가 잔류하게 되는 경우, 리세스 채널 트랜지스터의 채널 길이는 활성 영역 패턴의 중심 영역(도 2a 참조)에서와 활성 영역 패턴의 가장자리 영역(도 2b 참조)에서 서로 달라지게 된다. 실리콘 펜스로 인하여 활성 영역 패턴의 가장자리 영역에서의 채널 길이가 중심영역에서의 채널 길이보다 짧아지게 된다. 트랜지스터에서 채널 길이가 특별하게 짧은 영역이 존재하게 되면, 그 영역으로 인하여 트랜지스터의 문턱전압이 감소할 뿐만이 아니라, 그 영역을 통하여 서브스레시홀드 누설 전류(subthreshold leakage current)가 증가하여 집적 회로 소자의 오동작을 유발시킬 수가 있다. 더군다나, 실리콘 펜스가 잔류하는 곳이 소오스/드레인 영역(50) 내일 경우에는, 소오스/드레인간에 단락이 발생하는 문제점이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 게이트 트렌치의 밑면을 실질적으로 평평하게 만들 수 있고, 아울러 활성 영역의 상부 가장자리에 손상이 생기는 것을 방지할 수 있는 집적 회로 소자의 리세스 채널 트랜지스터의 제조방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 집적 회로 소자의 리세스 채널 트랜지스터 제조방법은 집적 회로 기판에 트렌치 소자 분리 영역을 형성하여 활성 영역을 정의한 다음, 게이트 트렌치를 형성하기 전에 트렌치 소자 분리 영역이 상기 게이트 트렌치가 형성될 예정인 활성 부분보다 리세스가 되도록 소정의 깊이만큼 상기 트렌치 소자 분리 영역을 식각하는 공정을 먼저 진행한다. 그리고, 상기 리세스된 트렌치 소자 분리 영역보다 돌출되어 있는 상기 활성 영역을 식각함으로써 게이트 트렌치를 형성한 다음, 상기 게이트 트렌치를 매립하는 리세스 게이트를 형성한다.
상기한 본 발명의 일 측면에 따르면, 상기 게이트 트렌치를 형성하는 단계는 이방성 건식 식각법을 사용하여 수행할 수가 있다. 이 경우 활성 영역이 돌출되도록 적어도 활성 영역에 인접한 트렌치 소자 분리 영역이 리세스 되어 있기 때문에, 이방성 건식 식각 공정의 결과 상기 리세스된 트렌치 소자 분리 영역에 인접하는 상기 활성 영역의 가장자리 영역이 상기 활성 영역의 중심 영역보다 더 깊은 식각 프로파일을 가지도록 식각이 진행된 다음, 계속적으로 식각을 진행하면 상기 활성 영역의 중심 영역과 상기 리세스된 트렌치 소자 분리 영역에 인접하는 상기 활성 영역의 가장자리 영역이 실질적으로 평평한 식각 프로파일을 가지도록 식각이 진행된다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 집적 회로 소자의 리세스 채널 트랜지스터 제조방법은 집적 회로 기판에 트렌치 소자 분리 영역을 형성하여 활성 영역을 정의한 다음, 상기 활성 영역에 게이트 트렌치를 형성하기 위한 마스크 패턴을 형성한다. 그리고, 게이트 트렌치를 형성하기 위한 식각 공정을 진행하기 전에 상기 마스크 패턴을 식각 마스크로 사용하여 상기 활성 영역보다 상기 트렌치 소자 분리 영역이 더 리세스되도록 상기 트렌치 소자 분리 영역을 식각하는 공정을 먼저 진행한다. 상기 트렌치 소자 분리 영역을 리세스시키기 위한 식각 공정에서는 이방성 건식 식각이나 등방성 습식 식각 공정을 사용할 수 있다. 그리고, 마스크 패턴은 트렌치 소자 분리 영역에 대하여 식각 선택비가 큰 물질로 형성된 패턴을 포함할 수도 있고, 트렌치 소자 분리 영역을 형성하는 물질과 동일한 물질로 형성할 수도 있다. 그리고 계속해서, 상기 마스크 패턴을 식각 마스크로 사용하여 상기 활성 영역에 게이트 트렌치를 형성한 다음, 상기 게이트 트렌치를 매립하는 리세스 게이트를 형성한다.
마스크 패턴에 트레치 소자 격리 영역에 대하여 식각 선택비가 큰 물질로 된 패턴이 포함된 경우에는, 물질간의 식각 선택비를 이용함으로써 트렌치 소자 분리 영역에서만 식각이 진행되도록 하여, 트렌치 소자 분리 영역을 리세스시킨다. 이 경우에 마스크 패턴의 두께는 후속 공정인 게이트 트렌치 형성 공정에서 식각 마스크로서의 역할을 할 수 있는 두께 이상이면 충분하다. 반면, 트렌치 소자 분리 영역을 형성하는 물질과 동일한 물질로 마스크 패턴을 형성할 경우에는, 마스크 패턴의 두께를 리세스될 트렌치 소자 격리 영역의 깊이에 비하여 더 두껍게 형성하는 것이 바람직하다. 즉, 마스크 패턴의 두께는 트렌치 소자 분리 영역이 리세스되는 깊이와 후속 게이트 트렌치 식각 공정의 식각 마스크로서의 역할을 할 수 있는 두께 이상은 되어야 한다.
상기한 실시예의 일 측면에 의하면, 상기 마스크 패턴은 라인 타입의 패턴일 수 있는데, 이 마스크 패턴에 의하여 게이트 트렌치가 형성될 활성 영역 및 이에 인접한 트렌치 소자 격리 영역이 노출된다. 이 경우 상기 마스크 패턴은 게이트 라인이 연장된 방향과 동일한 방향으로 연장되어 있을 수 있다.
상기한 실시예의 다른 측면에 의하면, 상기 마스크 패턴을 형성하는 단계에서는 먼저, 상기 활성 영역이 정의된 상기 집적 회로 기판 상에 산화막, 폴리실리콘막 및 포토레지스트막을 순차적으로 형성한 다음, 상기 포토레지스트막을 노광 및 현상하여 상기 게이트 트렌치를 형성하기 위한 포토레지스트 패턴을 형성한다. 그리고, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 폴리실리콘막 및 상기 산화막을 식각하여 폴리실리콘막 패턴 및 산화막 패턴을 형성한 다음에 상기 포토레지스트 패턴을 제거하여 상기 마스크 패턴을 완성한다. 그리고, 이 경우에 상기 게이트 트렌치를 형성하는 단계에서는 상기 마스크 패턴에 의하여 노출되어 있는 상기 활성 영역을 식각함과 동시에 상기 폴리실리콘막 패턴도 식각되도록 할 수 있는데, 이 경우 산화막 패턴이 식각 저지막으로서의 역할을 한다.
상기한 실시예의 또 다른 측면에 의하면, 상기 마스크 패턴을 형성하는 단계에서는 먼저, 상기 활성 영역이 정의된 상기 집적 회로 기판 상에 산화막 및 포토레지스트막을 순차적으로 형성한 다음, 상기 포토레지스트막을 노광 및 현상하여 상기 게이트 트렌치를 형성하기 위한 포토레지스트 패턴을 형성한다. 그리고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 산화막을 식각하여 산화막 패턴을 형성하고, 포토레지스트 패턴을 제거함으로써 마스크 패턴을 완성한다. 이 경우, 상기 산화막의 두께는 후속 공정을 고려하여 결정하는데, 즉 트렌치 소자 분리 영역이 리세스되는 깊이보다 더 두꺼우며, 아울러 게이트 트렌치 식각 공정에서도 산화막 패턴이 식각 마스크 역할을 할 수 있는 두께로 형성하여야 한다. 그리고, 상기 산화막 패턴의 폭은 후속 공정인 등방성 식각 공정에서 폭이 커지는 것을 고려하여 게이트 트렌치의 폭보다 좁게 형성하는 것이 바람직하다. 그러나, 상기 산화막 패턴의 폭은 게이트 트렌치의 폭과 동일한 크기로 형성할 수 있는데, 이 경우 산화막 패턴의 측벽에 스페이서를 형성하는 공정을 추가하는 것이 바람직하다. 이 때, 스페이서는 실리콘산화물 또는 실리콘질화물로 형성할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 3a 및 도 3b 내지 도 15a 및 도 15b는 본 발명의 일 실시예에 따른 집적 회로 소자의 리세스 채널 트랜지스터의 제조방법을 나타내는 도면들이다. 각 도면에서 A-A' 및 C-C'는 각각 도 1의 A-A' 및 C-C'를 따라 자른 단면도임을 표시한다.
도 3a 및 도 3b를 참조하면, 집적 회로 기판(100), 예컨대 실리콘 기판 상에 산화막(104)과 질화막(108)을 순차적으로 형성하여 패드 절연막(110)을 형성한다. 이어서, 패드 절연막(110) 상에 유기 반사 방지막(Anti Reflection Coating, ARC)(미도시) 및 포토레지스트(112)를 도포한다. 산화막(104)은 기판(100)과 질화막(108) 사이의 응력을 감소시키기 위해 형성하는 것으로, 예컨대 100Å 정도의 두께로 형성한다. 질화막(108)은 STI 영역 형성을 위한 식각 공정 시에 식각 마스크로 쓰이는 것으로, 예를 들어, 실리콘 질화물을 약 800 내지 850Å 정도의 두께로 증착하여 형성한다.
도 4a 및 도 4b를 참조하면, 활성 영역을 정의하는 포토레지스트 패턴(112a)을 형성한다. 이후, 포토레지스트 패턴(112a)을 마스크로 하여 건식 식각 방법으로 패드 절연막을 패터닝하여 질화막 패턴(108a)과 열산화막 패턴(104a)으로 이루어진 패드 마스크(110a)를 형성한다. 질화막(108)을 식각할 때에는 불화 탄소계 가스를 사용한다. 예를 들면, CxFy계, CaHbFc계 가스, 예를 들면 CF4, CHF3, C2F6, C4F8, CH2F2, CH3F, CH4, C2H2, C4
F6 등과 같은 가스 또는 이들의 혼합가스를 사용한다. 이 때, 분위기 가스로는 Ar가스를 사용할 수 있다.
도 5a 및 도 5b를 참조하면, 포토레지스트 패턴(112a)을 제거한 다음, 패드 마스크(110a)를 식각 마스크로 사용하여 노출된 기판(100)을 이방성 건식 식각하여 활성영역을 한정하는 트렌치(116)를 형성한다. 포토레지스트 패턴(112a)은 통상적인 방법, 예컨대 산소 플라즈마를 사용하여 에슁한 다음 유기 스트립으로 제거할 수 있다. 트렌치(116)는 후속 공정에서 절연막으로 매립할 때에 보이드가 형성되지 않는 종횡비(aspect ratio)로 형성하는 것이 바람직하다. 예를 들어, HDP(High Density Plasma) 산화막으로 트렌치를 매립한다면, 트렌치(116)는 3.0보다 작은 종횡비를 가지도록 형성하는 것이 바람직하다.
도 6a 및 도 6b를 참조하면, 트렌치(116)가 형성된 결과물 전면에 절연막(120)을 형성하여 트렌치(116) 내벽을 보호한다. 절연막(120)은 산화막의 단일막이거나 산화막/질화막/산화막의 복합막일 수 있다. 이어서, 트렌치(116) 내부를 절연물로 매립한다. USG막, HDP 산화막, PECVD법을 이용하여 형성한 TEOS막, PECVD법을 이용하여 형성한 산화막 및 이들의 조합으로 이루어지는 군에서 선택된 절연막이 사용될 수 있다. 이 중에서 트렌치(116)를 매립하는데는 HDP 산화막(140)이 적합하다. HDP CVD 공정은 CVD와 스퍼터링 방식에 의한 식각 방법이 결합된 기술로써, 물질막을 증착하기 위한 증착가스만이 챔버 내로 공급되는 것이 아니라, 증착되는 물질막을 스퍼터링 방식으로 식각할 수 있는 스퍼터링 가스도 챔버 내로 공급된다. 따라서, SiH4와 O2가 증착가스로써 챔버 내로 공급되고, 불활성 가스(예컨대, Ar 가스)가 스퍼터링 가스로써 챔버 내로 공급된다. 공급된 증착가스와 스퍼터링 가스의 일부는 고주파 전력에 의하여 챔버 내에 유발된 플라즈마에 의하여 이온화된다. 한편, 기판이 로딩되어 있는 챔버 내의 웨이퍼척(예컨대, 정전척)에는 바이어스된 고주파 전력이 인가되기 때문에, 이온화된 증착가스 및 스퍼터링 가스는 기판의 표면으로 가속된다. 가속된 증착가스 이온은 실리콘 산화막을 형성하고, 가속된 스퍼터링 가스 이온은 증착된 실리콘 산화막을 스퍼터링한다. 이러한 방식에 의하여 증착과정이 진행되기 때문에 HDP산화막(140) 상부 표면이 도시한 바와 같은 모양이 된다.
도 7a 및 도 7b를 참조하면, 절연막(140)을 패드 마스크(110a)의 상부표면과 실질적으로 동일한 레벨로 평탄화한다. 예를 들어, HDP 산화막(140)은 화학적 기계적 연마(CMP) 또는 에치백(etch back)을 사용하여 평탄화할 수 있다. 상기 평탄화 공정에서는 질화막 패턴(108a)을 평탄화 정지막으로 사용한다. 예를 들어, CMP를 사용하여 HDP 산화막(140)을 평탄화할 경우, 질화막 패턴(108a)은 CMP 스토퍼로 기능한다. CMP에서 사용되는 슬러리는 질화막 패턴(108a)보다 HDP 산화막(140)을 더 빨리 식각할 수 있는 것을 선택하는 것이 바람직하다. 따라서, 세리아 계열의 연마제를 포함하는 슬러리를 사용할 수 있다.
도 8a 및 도 8b를 참조하면, 패드 마스크(110a)를 제거하여 STI(140a)를 형성한다. 패드 마스크(110a) 중 질화막 패턴(108a)은 인산 스트립을 적용하여 제거하고, 열산화막 패턴(104a)은 HF나 완충 산화막 식각액(Buffered oxide etchant, BOE)을 이용하여 제거한다. 이어서, STI(104a)가 완성된 기판(100) 전면에 기판(100)과 다른 도전형의 불순물, 예컨대 N형의 불순물을 주입하여 소오스/드레인 영역(150)을 형성한다.
도 9a 및 도 9b를 참조하면, 소오스/드레인 영역(150)이 형성된 기판(100) 전면에 마스크 패턴을 형성하기 위한 절연막(170)을 형성한다. 절연막(170)은 실리콘산화물로 형성할 수 있는데, 예컨대 USG막, HDP 산화막, PECVD법을 이용하여 형성한 TEOS막 및 이들의 조합으로 이루어지는 군에서 선택된 복합 산화막 등일 수 있다. 식각 정지막으로서의 기능을 고려할 때, 절연막(164)으로는 SiH4, Si2H
6및 N2O 가스를 반응가스로 사용하여 형성한 중온산화(Middle Temperature Oxide, MTO)막이 적합하다.절연막(170)을 산화막으로 형성하게 되면, 세정 공정과 연계하여 습식 식각 공정을 사용하여 STI(140a)를 리세스시킬 수가 있는데, 이에 대해서는 후술한다. 그리고, 본 단계에서 형성되는 절연막(170)의 두께(h1)는 마스크 패턴으로서의 역할 및 습식 식각 공정에서의 식각량을 고려하여 두껍게 형성하는 것이 바람직하다. 예를 들어, 절연막(170)은 약 400Å 내지 약 700Å 정도의 두께로 형성할 수 있다. 이어서, 절연막(170) 상에 유기 ARC막(미도시)과 포토레지스트(180)를 도포한다.
도 10a 및 도 10b를 참조하면, 노광 및 현상 공정을 이용하여 게이트 트렌치를 정의하는 포토레지스트 패턴(180a)을 형성한다. 이 경우에, 포토레지스트 패턴(180a)은 일방향 예컨대 후속 공정에서 형성될 게이트 전극이 연장되는 방향(C-C'방향)으로 길게 연장되는 라인 타입의 패턴일 수 있다. 그리고, 포토레지스트 패턴(180a)의 폭(w1)은 후속 공정에서 형성될 게이트 트렌치(도 13a의 190)의 폭보다 좁게 형성할 수도 있지만, 종래와 같이 게이트 트렌치의 폭과 동일한 크기로 형성할 수도 있다. 본 도면에서는 후자의 경우에 대하여 도시하였다. 포토레지스트 패턴(180a)의 폭(w1)을 게이트 트렌치의 폭과 동일 또는 유사한 크기로 형성하면, 후술하는 바와 같은 스페이서 형성 공정이 필요하다. 이 경우, 마스크 패턴(170a)에 의해 정의되는 게이트 트렌치의 폭(w1)은 약 50 내지 100nm 정도가 되도록 한다. 반면, 포토레지스트 패턴(180a)의 폭(w1)을 게이트 트렌치의 폭보다 좁게 형성하면, 스페이서 형성 공정이 필요없지만 노광 공정의 한계상 공정이 복잡해질 수 있다. 이후, 포토레지스트 패턴(180a)을 마스크로 하여 이방성 건식 식각 방법으로 절연막(170)을 패터닝하여 마스크 패턴(170a)을 형성한다. 마스크 패턴(170a)도 C-C'방향으로 길게 연장되는 라인 타입의 패턴이다.
도 11a 및 도 11b를 참조하면, 포토레지스트 패턴(180a)을 제거한 다음, 등방성 식각 공정 예를 들어, 화학적 건식 식각(Chemical Dry Etch, CDE) 또는 습식 식각 공정을 사용하여 마스크 패턴(170a)에 의하여 노출된 STI(140a) 즉 소자 분리 영역을 식각하여 리세스된 STI(140b)를 형성한다. 리세스된 STI(140b)에 의하여 활성 영역은 STI(140b)보다 상부로 돌출되는 구조로 된다. 이 경우, 마스크 패턴(170a)이 STI(140a)와 동일하거나 식각 선택비가 작은 물질인 경우에는 마스크 패턴(170a)도 STI가 리세스 되는 깊이(h3) 만큼, 마스크 패턴(170b)도 식각된다. 그리고, 등방성 공정이기 때문에 마스크 패턴(170a)의 폭(w2)도 식각 깊이(h3)의 2배만큼 더 커진다. 그 결과, 잔류하는 마스크 패턴(140b)의 높이(h2)는 마스크 패턴(140a)의 최초 높이(h1)에서 STI(140a)의 리세스 깊이(h3)를 뺀 것과 같다. 습식 식각 공정에는 LAL이나 DOE 등을 사용할 수 있다. 그 결과, 마스크 패턴(170b) 및 리세스된 STI(140b)에 의하여 게이트 트렌치가 형성될 활성 영역(100a)의 옆면도 일부가 노출된다. 이와 같이, 습식 식각과 같은 등방성 식각 공정을 이용하면, 돌출된 활성 영역의 가장자리 즉 리세스된 STI(140b)에 인접한 부분이 물리적인 충격에 의하여 손상이 발생하지 않는 장점이 있다.
상기한 리세스된STI(140b) 형성 공정에서 STI에 대한 식각 깊이는 후속 공정에서 형성될 게이트 트렌치(도 13a 및 도 13b의 참조번호 190)의 깊이와 그것의 밑면에서의 식각 프로파일을 고려하여 결정하는 것이 바람직하다. 예컨대, 게이트 트렌치를 약 1500Å 정도의 깊이로 형성하는 경우에는 절연막은 약 300 내지 500Å 정도의 깊이로 식각하는 것이 바람직한데, 그 이유는 후술한다.
도 12a 및 도 12b를 참조하면, 마스크 패턴(170b)의 측벽에 스페이서(175)를 형성한다. 전술한 바와 같이, 본 단계의 스페이서(175) 형성 공정은, 등방성 식각 공정에 의하여 넓어진 마스크 패턴(170b)의 폭(w2)이 게이트 트렌치(도 13a의 190)의 폭보다 넓어진 경우에만 실시하는 임의적인 공정이다. 스페이서(175)는 실리콘 기판(100a)에 대하여 식각 선택비가 큰 물질로 형성하는 것이 바람직하다. 예를 들어, 실리콘 산화물이나 실리콘 질화물 등의 절연물질을 사용하여 형성할 수 있다. 그리고, 스페이서(175)의 두께(t)는 후속 공정에서 형성될 게이트 트렌치의 폭을 고려하여 결정한다. 즉, 마스크 패턴(170b) 및 스페이서(175)에 의하여 한정되는 폭(w3)이 게이트 트렌치(도 13a의 190)의 폭이 되도록 한다.
도 13a 및 도 13b를 참조하면, 마스크 패턴(170b) 및 스페이서(175)를 식각 마스크로 사용하여 노출된 기판(100)을 이방성 건식 식각하여 게이트 트렌치(190)를 형성한다. 게이트 트렌치(190)는 소오스/드레인 영역(150) 보다 깊게 형성한다. 바람직하기로는 전술한 바와 같이 약 1500Å 정도의 깊이로 게이트 트렌치(190)를 형성할 수 있다. 게이트 트렌치(190) 형성 공정에서는 마스크 패턴(170b) 및 스페이서(175)에 대하여 식각 선택비가 큰 폴리실리콘 및 실리콘 식각 가스, 예컨대, HBr, Cl2, CClF3, CCl4또는 SF6를 사용하는 반응성 이온 식각(RIE)법을 사용할 수 있다. 이 중에서 HBr과 Cl2의 혼합가스를 사용하는 것이 바람직하다.
전술한 바와 같이, 본 발명에서는 리세스된 STI(140b)에 의하여 기판(100a)의 일부가 돌출되어 기판(100a)의 상부 측면의 일부도 노출되어 있다. 그 결과, 게이트 트렌치(190) 형성을 위한 이방성 건식 식각 공정에서는 돌출되어 있는 기판(100)의 상면 및 노출된 측면에서 식각이 동시에 진행된다. 즉, 종래 기술에 의하면, 기판(100a)의 상면에서만 수직 방향으로만 식각이 일어났다. 반면, 본 발명에 의하면, 기판(100a) 상부의 노출된 측면에서도 식각이 진행된다. 그 결과, 게이트 트렌치(190) 형성을 위한 식각 공정의 초기 단계에서는 게이트 트렌치(190)의 측벽과 STI(140b)의 측벽의 경계 영역(도 13b의 점선 원 영역)이 게이트 트렌치(190)의 중심 영역보다 더 깊이 식각되는 식각 프로파일을 보여준다. 그리고, 계속적으로 식각 공정을 진행하면, 기판(100a)의 높이는 그 주위의 리세스된 STI(140b)의 높이보다 낮게 식각이 진행되고 식각 공정을 소정의 기간 동안 진행하고 나면, 게이트 트렌치(190)의 저면 프로파일이 실질적으로 평평하게 된다.
이와 같이, 게이트 트렌치(190)의 저면 프로파일이 실질적으로 평평해질 때, 식각을 멈추면 게이트 트렌치(190)의 측벽과 STI(140b) 측벽 사이에 잔류하는 기판 영역 즉 실리콘 펜스가 생기지 않을 뿐만이 아니라, 게이트 트렌치(190)의 저면도 실질적으로 평평해져서 채널 길이가 게이트 트렌치(190)의 전 부분에 걸쳐서 균일하게 된다. 그리고, 타겟으로 하는 게이트 트렌치(190)의 깊이(전술한 예에서 1500Å)에서 저면의 식각 프로파일이 실질적으로 평행하게 될 수 있도록 리세스된 STI(140b) 형성 공정에서 습식 식각 공정으로 제거하는 STI(140b)의 깊이(전술한 예에서 300 내지 500Å)가 결정된다.
도 14a 및 도 14b를 참조하면, 잔류하는 마스크 패턴(170)을 제거한 후, 게이트 산화막(192)을 형성한다. 마스크 패턴(170)을 제거하는 공정에서는 희석화된 HF 또는 BOE 등과 같은 세정액을 사용하여 수행할 수 있다. 게이트 산화막(192)은 예컨대 약 40Å 이하의 두께로 형성하는 것이 바람직하다. 게이트 산화막은 1000 내지 1100℃ 온도에서 산소 가스를 이용한 건식 산화, 1000 내지 1100℃ 온도에서 수증기 분위기를 사용하는 습식 산화, O2 가스와 HCl 가스의 혼합 가스를 사용하는 HCl 산화, O2 가스와 C2H3Cl3가스의 혼합 가스를 사용하는 산화, O2 가스와 C2H2Cl2 가스의 혼합 가스를 사용하는 산화 등으로 형성한다. 이어서, 게이트 전극용 도전막(194)을 형성하여 게이트 트렌치(190)를 매립한다. 게이트 전극용 도전막(194)은 도우프된 폴리실리콘막 또는 금속막만으로 형성하거나, 도우프된 폴리실리콘막과 금속막을 차례대로 적층하여 형성하거나, 도우프된 폴리실리콘막과 금속 실리사이드막을 차례대로 적층하여 형성한다. 금속막으로는 텅스텐막, 코발트막, 니켈막 등으로 형성할 수 있으며, 금속 실리사이드막으로는 텅스텐실리사이드막, 코발트 실리사이드막 등이 적합하다. 현재 널리 사용되는 도우프된 폴리실리콘막은 SiH2Cl2와 PH3가스를 사용하여 LPCVD로 형성한다. 텅스텐 실리사이드막은 SiH2Cl2
와 WF6가스를 사용하여 LPCVD로 형성할 수 있다. 그리고, 게이트 전극용 도전막(194) 위에는 질화막(196)을 형성하고, 질화막(196) 상에는 ARC(미도시)와 게이트 전극을 정의하는 포토레지스트 패턴(210)을 형성한다.
계속해서, 도 14a 및 도 14b를 참조하면, 상기 포토레지스트 패턴(210)을 식각 마스크로 사용하여 ARC, 질화막(196) 및 게이트 전극용 도전막(194)을 차례대로 건식 식각으로 식각하여 게이트전극(194a, 196a)을 완성한 후, 포토레지스트 패턴(210)을 제거한다.
이후, 통상적인 집적 회로 소자 공정을 실시하여 집적 회로 소자를 완성한다.
본 발명에 의하면, 리세스 채널 트랜지스터의 게이트 트렌치에 실리콘 펜스가 잔류하는 현상을 방지할 수가 있다. 따라서, 본 발명에 의하면, 리세스 채널 트랜지스터의 채널 길이가 위치에 상관없이 거의 균일하다. 따라서, 실리콘 펜스로 인하여 채널의 일부분이 단채널화되어, 리세스 채널 트랜지스터 문턱전압이 감소하고, 서브스레시홀드 누설전류가 증가하는 문제점을 해결할 수 있다.
또한, 본 발명에 따른 집적 회로 소자의 리세스 채널 트랜지스터의 제조방법에 의하면, 습식 식각과 같은 등방성 식각 공정을 사용하여 활성 영역보다 낮은 높이로 STI를 리세스시키기 때문에, STI에 인접한 활성 영역에 물리적인 충격에 의한 손상이 발생하지 않아서 트랜지스터의 신뢰도를 향상시킬 수가 있다. 또한, 습식 식각 공정을 세정 공정과 결합시킬 수가 있기 때문에 공정의 단순화도 가능하다.
도 1은 리세스 채널 트랜지스터의 레이아웃을 보여주는 도면이다.
도 2a, 도 2b 및 도 2c는 각각 도 1에 도시된 레이아웃을 가지는 종래 기술에 따른 리세스 채널 트랜지스터에 대하여 A-A', B-B' 및 C-C'선을 따라 자른 단면도들이다.
도 3a 및 도 3b 내지 도 15a 및 도 15b는 본 발명의 일 실시예에 따른 리세스 채널 트랜지스터의 제조방법을 공정 순서에 따라 도시한 단면도이다.
Claims (13)
- 집적 회로 기판에 트렌치 소자 분리 영역을 형성하여 활성 영역을 정의하는 단계;상기 활성 영역의 일부 및 그에 인접한 트렌치 소자 분리 영역을 노출시키는 마스크 패턴을 형성하는 단계;상기 활성 영역에 대하여 상기 노출된 트렌치 소자 분리 영역이 리세스되도록 상기 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 트렌치 소자 분리 영역을 등방성 식각하는 단계;상기 마스크 패턴을 식각 마스크로 사용하여 게이트 트렌치를 형성하도록 상기 노출된 활성 영역을 식각하는 단계; 및상기 게이트 트렌치를 매립하는 리세스 게이트를 형성하는 단계를 포함하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제1항에 있어서,상기 마스크 패턴은 상기 트렌치 소자 분리 영역을 형성하는 물질과 동일한 물질로 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제2항에 있어서,상기 마스크 패턴 및 상기 트렌치 소자 분리 영역은 실리콘 산화물로 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제2항에 있어서,상기 마스크 패턴은 상기 리세스된 트렌치 소자 분리 영역의 깊이보다 더 두껍게 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제1항에 있어서,상기 마스크 패턴은 라인 타입으로 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제5항에 있어서,상기 마스크 패턴은 상기 게이트 트렌치의 폭보다 더 좁은 폭을 갖도록 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 집적 회로 기판에 트렌치 소자 분리 영역을 형성하여 활성 영역을 정의하는 단계;상기 활성 영역의 일부 및 그에 인접한 트렌치 소자 분리 영역을 노출시키는 라인 타입의 마스크 패턴을 형성하는 단계;상기 활성 영역에 대하여 상기 노출된 트렌치 소자 분리 영역이 리세스되도록 상기 마스크 패턴을 식각 마스크로 사용하여 상기 노출된 트렌치 소자 분리 영역을 등방성 식각하는 단계;상기 마스크 패턴의 측벽에 스페이서를 형성하는 단계;상기 마스크 패턴 및 상기 스페이서를 식각 마스크로 사용하여 게이트 트렌치를 형성하도록 상기 노출된 활성 영역을 식각하는 단계; 및상기 게이트 트렌치를 매립하는 리세스 게이트를 형성하는 단계를 포함하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제7항에 있어서,상기 스페이서는 상기 집적 회로 기판에 대하여 식각 선택비가 큰 물질로 형성하는 것을 특징으로 하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제7항에 있어서,상기 마스크 패턴은 상기 트렌치 소자 분리 영역을 형성하는 물질과 동일한 물질로 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제9항에 있어서,상기 마스크 패턴 및 상기 트렌치 소자 분리 영역은 실리콘 산화물로 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제10항에 있어서,상기 스페이서는 실리콘산화물 또는 실리콘질화물로 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제9항에 있어서,상기 마스크 패턴은 상기 리세스된 트렌치 소자 분리 영역의 깊이보다 더 두껍게 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
- 제7항에 있어서,상기 마스크 패턴은 라인 타입으로 형성하는 것을 특징으로 하는 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0092585A KR100518605B1 (ko) | 2003-12-17 | 2003-12-17 | 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 |
| US10/902,642 US7326619B2 (en) | 2003-08-20 | 2004-07-28 | Method of manufacturing integrated circuit device including recessed channel transistor |
| US11/956,153 US7531414B2 (en) | 2003-08-20 | 2007-12-13 | Method of manufacturing integrated circuit device including recessed channel transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0092585A KR100518605B1 (ko) | 2003-12-17 | 2003-12-17 | 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050060857A true KR20050060857A (ko) | 2005-06-22 |
| KR100518605B1 KR100518605B1 (ko) | 2005-10-04 |
Family
ID=37253514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0092585A KR100518605B1 (ko) | 2003-08-20 | 2003-12-17 | 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100518605B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744087B1 (ko) * | 2005-08-12 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR100763337B1 (ko) * | 2006-10-02 | 2007-10-04 | 삼성전자주식회사 | 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744684B1 (ko) | 2006-06-01 | 2007-08-01 | 주식회사 하이닉스반도체 | 벌브형 리세스와 새들형 핀을 결합한 반도체소자 및 그의제조 방법 |
-
2003
- 2003-12-17 KR KR10-2003-0092585A patent/KR100518605B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744087B1 (ko) * | 2005-08-12 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR100763337B1 (ko) * | 2006-10-02 | 2007-10-04 | 삼성전자주식회사 | 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법 |
| US7619281B2 (en) | 2006-10-02 | 2009-11-17 | Samsung Electronics Co., Ltd. | Semiconductor device having buried gate line and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100518605B1 (ko) | 2005-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7326619B2 (en) | Method of manufacturing integrated circuit device including recessed channel transistor | |
| US7365390B2 (en) | Method of fabricating recess transistor in integrated circuit device and recess transistor in integrated circuit device fabricated by the same | |
| US20080003773A1 (en) | Method for forming isolation structure of semiconductor device | |
| US7037785B2 (en) | Method of manufacturing flash memory device | |
| US7560386B2 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
| US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
| KR100600044B1 (ko) | 리세스게이트를 구비한 반도체소자의 제조 방법 | |
| KR100966957B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR20070052023A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US7785966B2 (en) | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages | |
| KR100518605B1 (ko) | 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법 | |
| KR100508535B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| US6900112B2 (en) | Process for forming shallow trench isolation region with corner protection layer | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
| KR20080000785A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| KR100912988B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050019616A (ko) | 집적 회로 소자 리세스 트랜지스터의 제조방법 및 이에의해 제조된 집적 회로 소자의 리세스 트랜지스터 | |
| KR100567027B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR20050079548A (ko) | 반도체 소자의 소자 분리막 및 이의 형성 방법 | |
| KR20060076533A (ko) | 계단형 활성영역을 갖는 반도체소자 및 그의 제조 방법 | |
| KR20060113265A (ko) | 리세스게이트공정을 이용한 반도체장치의 제조 방법 | |
| KR20070099176A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20060135222A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |