KR20050060844A - 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치 - Google Patents

어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20050060844A
KR20050060844A KR1020030092571A KR20030092571A KR20050060844A KR 20050060844 A KR20050060844 A KR 20050060844A KR 1020030092571 A KR1020030092571 A KR 1020030092571A KR 20030092571 A KR20030092571 A KR 20030092571A KR 20050060844 A KR20050060844 A KR 20050060844A
Authority
KR
South Korea
Prior art keywords
internal
column address
command
additive latency
signal
Prior art date
Application number
KR1020030092571A
Other languages
English (en)
Other versions
KR100596435B1 (ko
Inventor
송호욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030092571A priority Critical patent/KR100596435B1/ko
Priority to US10/788,550 priority patent/US7278044B2/en
Priority to TW093105701A priority patent/TWI283866B/zh
Priority to JP2004089257A priority patent/JP4707962B2/ja
Priority to CN200410070234XA priority patent/CN1629980B/zh
Publication of KR20050060844A publication Critical patent/KR20050060844A/ko
Application granted granted Critical
Publication of KR100596435B1 publication Critical patent/KR100596435B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 종래의 구조를 그대로 사용하면서도 어드레스 억세스 타임을 줄일 수 있는 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 에디티브 레이턴시를 가지고 리드 또는 라이트명령이 입력되는 동기식 메모리 장치에 있어서, 상기 에디티브 레이턴시가 0이 아닌 경우, 리드 또는 라이트 명령에 대응하는 내부컬럼동작을 tRCD 타이밍 이전의 예정된 타이밍에 수행하도록 제어하는 제어수단을 구비하는 동기식 메모리 장치를 제공한다.

Description

어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE FOR REDUCING ADDRESS ACCESS TIME}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 어드레스 억세스 타임(Address Access time),tAA)을 줄일 수 있는 메모리 장치에 관한 것이다.
반도체 메모리장치는 집적도의 증가와 더불어 그 동작 속도의 향상을 위하여 계속적으로 개선되어 왔다. 동작 속도를 향상시키기 위하여 메모리칩 외부에서 주어지는 클록과 동기되어 동작할 수 있는 소위 동기식(Synchronous) 메모리 장치가 등장되었다.
처음 제안된 것은 메모리 장치의 외부로부터의 클록의 상승 에지(rising edge)에 동기되어 하나의 데이터 핀에서 클록의 한 주기에 걸쳐 하나의 데이터를 입출력하는 이른바 SDR(single data rate) 동기식 메모리 장치이다.
그러나 SDR 동기식 메모리 장치 역시 고속 동작을 요구하는 시스템의 속도를 만족하기에는 불충분하며, 이에 따라 하나의 클록 주기에 두 개의 데이터를 처리하는 방식인 디디알(Double Data Rate,DDR) 동기식 메모리 장치가 제안되었다.
디디알 동기식 메모리 장치의 각 데이터 입출핀에서는 외부에서 입력되는 클록의 상승 에지(rising edge)와 하강 에지(falling edge)에 동기되어 연속적으로 두 개의 데이터가 입출력되는 바, 클록의 주파수를 증가시키지 않더라도 종래의 SDR 동기식 메모리 장치에 비하여 최소한 두 배 이상의 대역폭(band width)을 구현할 수 있어 그 만큼 고속동작이 구현 가능하다.
한편, 동작클럭에 동기시켜 동작하는 동기식 메모리 장치를 동작시키기 위해, 전통적인 메모리 장치에는 없던 새로운 몇가지의 동작개념이 추가되었다. 예를 들어 카스레이턴시(CAS Latency), 버스트길이(Burst Length), 에디티브 레이턴시(Additive Latency)등이 있다.
카스레이턴시는 리드 또는 라이트 명령어가 메모리 장치에 입력되고 난 후에 , 외부로 데이터가 출력되기까지의 동작클럭수이고, 버스트길이는 한 번의 데이터억세스로 인해 연속해서 출력되는 데이터의 수를 말한다.
에디티브 레이턴시는 디디알 메모리 장치에 도입되는 개념으로서, 메모리 장치가 액티브 상태 이후에 리드 또는 라이트명령어가 입력된 타이밍부터 tRCD(RAS to CAS delay)까지의 클럭수를 말한다. 동기식 메모리 장치는 데이터 억세스를 위해 크게 액티브명령, 리드/라이트명령, 프리차지 명령을 입력받는데, 에디티브레이턴시는 리드/라이트 명령을 정해진 타이밍보다 얼마만큼 더 빨리 받게 되는 것인가에 대한 것이다.
예를 들어 에디티브 레이턴시가 2이라고 하면, 메모리 장치에 리드 또는 라이트 명령어가 입력되고 난 후에 2클럭이후 입력된 명령에 대한 동작을 수행하게 되는 것이다. 에디티브레이턴시가 없는 초기의 동기식 메모리 장치의 경우에는 액티브 명령어가 입력되고 난 후에, tRCD 만큼 동작클럭이 지난 이후에 리드 또는 라이트명령어를 입력받아 그에 대응하는 데이터 억세스 동작을 수행하였다.
그러나 에디티브레이턴시가 있는 동기식 메모리 장치의 경우에는 액티브 명령어가 입력된 후, tRCD만큼 동작클럭이 지나지 않아도 미리 에디티브레이턴시 만큼 빠른 타이밍에 리드 또는 라이트 명령을 입력받는 것이다.
도1은 종래기술에 의한 반도체 메모리 장치를 나타내는 블럭구성도로서, 특히 리드명령을 수행하는 블럭을 중심으로 나타낸 것이다.
도1을 참조하여 살펴보면, 종래기술에 의한 메모리 장치는 액티브(Active), 리드(READ),라이트(WRITE)등의 명령(command)을 입력받아 디코딩하여 로우어드레스 관련 명령어신호인 로우명령어신호(com_Row)와, 컬럼어드레스 관련 명령어신호인 컬럼명령어신호(com_col)를 출력하는 명령어디코더(10)와, 어드레스(Address)를 입력받아 버퍼링하여 출력하는 어드레스버퍼부(20)와, 버퍼링된 어드레스를 래치한 다음 컬럼어드레스(Add_Col)와 로우어드레스(Add_Row)로 분리하여 출력하는 어드레스 레지스터(21)와, 로우명령어신호(com_Row)에 응답하여 로우어드레스(Add_Row)를 프리디코딩하여 프리디코딩신호(Row_Pre)로 출력하는 로우프리디코더(31)와, 프리디코딩신호(Row_Pre)를 디코딩하여 출력하기 위한 로우디코더(32)와, 컬럼명령어신호(Com_Col) 및 에디티브레이턴시(AL)에 응답하여 리드 또는 라이트동작에 관련된 내부제어신호인 내부명령어신호(Com_int)를 출력하는 컬럼액티브래치(11)와, 컬럼어드레스(Add_Col)를 입력받아 래치하고, 카운팅하여 내부컬럼어드레스(Col_int)를 출력하는 컬럼어드레스 제어부(41)와, 내부컬럼어드레스(Col_int)를 프리디코딩하여 프리디코딩신호(Col_Pre)로 출력하는 컬럼프리디코더(42)와, 프리디코딩신호(Col_Pre)를 디코딩하여 YI신호를 출력하는 컬럼디코더(43)와, 다수의 단위셀을 각각 구비하는 4개의 뱅크(뱅크0 ~ 뱅크3)와, 뱅크의 단위셀에 저장된 데이터신호를 감지증폭하기 위한 센스앰프부와, 센스앰프부에 의해 감지증폭된 데이터를 프리패치하기 위한 프리패치부(70)와, 프리패치된 데이터를 출력하기 위한 데이터 출력버퍼(80)을 구비한다.
또한, 메모리 장치는 데이터스트로브 신호(DQS)를 출력하기 위한 DQS버퍼(90)와, 지연고정된 클럭을 출력하는 지연고정루프(60)와, 메모리 장치의 여러 동작에 관한 셋팅신호를 저장하는 모드레지스터(50)를 구비한다.
데이터스트로브 신호(DQS)는 디디알 메모리 장치인 경우 사용하는 신호로서, 데이터가 출력되는 타이밍에 동기면서 클럭킹되어 출력되는 신호이다. 지연고정루프(60)는 데이터가 외부에서 메모리 장치에 입력되는 외부동작클럭에 정확하게 동기되어 출력될 수 있도록 지연고정된 내부동작클럭을 출력하는 회로이다. 모드레지스터(50)는 버스트길이 또는 에디티브 레이턴시등의 정보를 저장하기 위한 것이다. 여기서 BS신호는 뱅크선택신호이다. 도1에는 하나의 디코더만 표기되었나 동기식 메모리 장치의 경우에 실제는 각 뱅크마다 로우디코더와 컬럼디코더를 구비하여 있기 때문에, 입력된 어드레스에 따라 선택된 뱅크에 대응하는 로우디코더와 컬럼디코더를 선택해야 한다.
또한, 컬럼어드레스제어부(41)는 컬럼어드레스를 입력받아, 버스트길이 및 데이터출력모드(×4,×8,×16), 디디알 메모리인 경우에는 짝수데이터와 홀수데이터에 따라 컬럼어드레스를 카운팅하여 내부컬럼어드레스를 출력하는 역할을 한다.
도2는 도1에 도시된 메모리 장치에서 컬럼어드레스 관련블럭을 보다 자세히 나타내는 블럭구성도이다.
도2를 참조하여 살펴보면, 컬럼프리디코더(42)는 컬럼어드레스를 프리디코딩하여 위한 프리디코더(42_1)와, 리페어된 어드레스를 비교하는 어드레스 비교부(42_1)를 구비하고 있다.
컬럼프리디코더(42)는 컬럼액티브래치(11)에서 출력되는 내부명령어신호(Com_int)에 응답하여 내부컬럼어드레스(Col_int)를 입력받아 리페어된 어드레스인지 비교하여 리페어 되지 않은 어드레스라면 노멀프리디코더에서 내부컬럼어드레스(Col_int)를 프리디코딩하여 프리디코딩신호(Col_Pre)를 출력한다.
한편, 리페어 어드레스비교부(42_2)의 비교결과에 의해 리페어된 어드레스로 판단되면, 리페어용 프리디코더에서 프리디코딩하여 프리디코딩신호(Col_Pre)를 출력한다. 메모리 장치는 제조공정상 발생되는 에러에 대비하여 여분의 예비셀을 더 구비하고 있으며, 리페어 공정에서 에러가 발견된 노멀셀을 예비셀로 대체하는 공정을 수행한다. 실제 동작에서는 리페어된 어드레스가 입력되면, 디코딩을 별도로 하여 대체된 예비셀에서 데이터 억세스가 되도록 하고 있다.
도3은 도1에 도시된 컬럼어드레스제어부(41)의 일부를 나타내는 회로도이다.
도3을 참조하여 살펴보면, 컬럼어드레스제어부(41)는 직렬연결된 다수의 래치(41_1 ~ 41_6)을 구비하여, 쌍으로 입력된 컬럼어드레스신호(Add_Col, /Add_Col)가 순차적으로 클럭신호(CLK_DELAY)에 동기되어 직렬연결된 다수의 래치(41_1 ~ 41_6)로 전달되도록 되어 있다. 전달되는 컬럼어드레스는 2개의 래치마다 전송게이트(T2 ~ T4)를 통해 출력되도록 구성되어 있다. 전송게이트(T1 ~ T4)는 에디티브레이턴시(AL0 ~ AL3)에 따라 선택적으로 턴온되어 컬럼어드레스 제어부(41) 내에서 컬럼어드레스가 래치되는 타이밍을 결정하게 된다.
예를 들어 에디티브레이턴시가 2인 경우에는 전송게이트(T3)가 턴온되어, 입력된 어드레스(Add_Col, /Add_Col)가 네개의 래치(41_1 ~ 41_4)에 의해 순차적으로 래치된 후에 내부컬럼어드레스(Col_int)로 출력하게 된다. 네개의 래치(41_1 ~ 41_4)를 통과하는 동안이 2주기의 클럭에 해당되는데, 에디티브 레이턴시가 2인 경우에는 입력된 어드레스는 일단 래치된 후에 2클럭 이후에 컬럼프리디코더(42)로 출력되어야 하기 때문이다. 만약 에디티브레이턴시가 0인 경우에는 지연없이 바로 어드레스가 출력되어야 하기 때문에 전송게이트(T1)이 턴온되도록 되어 있다.
도4는 도1에 도시된 컬럼액티브래치(11)의 일부를 나타내는 회로도로서 특히 내부리드 명령어신호(READ_int)를 출력하기 위한 회로도이다. 여기서 내부리드 명령어신호(READ_int)는 리드동작에 대응하는 내부명령어신호(Com_int)를 말하는 것이다.
도4를 참조하여 살펴보면, 컬럼액티브래치(11)는s 직렬연결된 다수의 래치(11_1 ~ 11_6)를 구비하여 리드명령에 대응하는 신호(rd)를 순차적으로 래치하여 전달한다. 각 래치의 출력은 전송게이트(T6 ~ T8)를 통해 내부리드 명령어신호(READ_int)로 출력되는데, 전송게이트(T6 ~ T8)는 에디티브 레이턴시에 따라 선택적으로 턴온되어 컬럼액티브래치(11)의 회로 내에서 리드명령에 대한 신호(rd)가 래치되는 타이밍을 결정하게 된다. 만약 에디티브레이턴시가 0인 경우에는 전송게이트(T5)가 턴온되어 지연없이 내부명령어신호(Com_int)로 출력하게 된다.
여기서 리드명령에 대응하는 신호(rd)는 카스신호(CAS_DELAY), 라스신호(RAS_DELAY), 칩선택신호(CS_DELAY), 라이트인에이블신호(WE_DELAY)등을 조합하여 리드명령을 실행시키기 위해 컬럼어드레스 제어부(200)의 내부에서 생성되는 신호이다.
도5는 에디티브 레이턴시가 0인 경우 도1에 도시된 메모리 장치의 리드동작을 나타내는 파형도이다.
도5에 도시된 동작파형도는 카스레이턴시가 5클럭이고, tRCD는 5클럭이며, 프리차지명령도 tRCD 이후 5클럭이며, 버스트길이는 8이고, 한 클럭의 주기는 3n인 경우를 나타내고 있다. 에디티브레이턴시는 0인 경우를 나타내고 있다.
메모리 장치가 한번의 데이터 리드동작를 위해서는 액티브명령(ACT)과, 리드명령(READ)과, 프리차지명령(PRE)을 차례로 입력받아야 한다. 액티브명령(ACT)에 의해 메모리 장치는 로우어드레스를 입력받아 워드라인을 활성화시키고, 활성화된 워드라인에 대응하는 다수의 단위셀 데이터를 감지증폭시킨다.
이어서 리드명령(READ)에 의해 컬럼어드레스를 입력받아 프리디코딩과 디코딩을 수행하여, 감지증폭된 다수의 데이터중 억세스될 데이터를 선택하여 외부로 출력시킨다. 이어서 프리차지명령(PRE)에 의해 감지증폭된 데이터를 제거하게 된다.
따라서 리드명령(READ)에 대한 동작은 액티브명령(ACT)이후에 tRCD만큼의 클럭후에 실행이 되는데, 이 타이밍부터 컬럼액티브래치(11)가 동작하여 리드명령(Read)에 대응하는 동작을 제어하기 위한 내부리드 명령어신호(READ_int)를 생성하여 출력한다.
이어서 컬럼어드레스 제어부(41)와, 컬럼프리디코더(42)가 동작하여 프리디코딩신호(Col_Pre)를 생성하여 출력하고, 컬럼디코더(43)는 프리디코딩신호(Col_Pre)를 디코딩하여 YI신호를 출력하게 된다. 센스앰프부는 감지증폭되어 있던 데이터중 YI신호에 의해 선택된 데이터를 출력하게 된다.
도5에는 액티브명령후에 tRCD에 해당되는 5클럭이 지난후에 입력된 리드명령(READ)에 대응하여 내부리드 명령어신호(READ_int)가 생성되고, 내부리드 명령어(READ_int)에 의해 YI신호가 생성되고, YI신호와 데이터경로 제어신호(Data Path control)에 의해 데이터가 출력되는 것이 도시되어 있다. 여기서 데이터경로 제어신호(Data Path control)는 내부리드 명령어신호(READ_int)에 응답하여 데이터가 정해진 타이밍(카스레이턴시가 5이므로 5번째 클럭이후)에 출력될 수 있도록 프리패치부(70)와 데이터 출력버퍼부(80)를 제어하기 위한 다수의 제어신호를 하나로 표현한 것이다.
도5에 도시된 바와 같이, 에디티브레이턴시가 0인 경우에는 에디티브레이턴시가 없던 동기식 메모리 장치와 마찬가지로 액티브명령이 입력된 후에 tRCD만큼의 클럭이 지난후에 리드명령을 입력받아 그에 대응하는 동작을 수행한다.
도6는 에디티브 레이턴시가 1인 경우 도1에 도시된 메모리 장치의 리드동작을 나타내는 파형도이다.
도6에 도시된 바와 같이, 에디티브 레이턴시가 1인 경우에는 리드명령(READ)이 tRCD에 해당되는 타이밍에 입력되는 것이 아니라 에디티브 레이턴시만큼 앞선타이밍에 리드명령(READ)이 입력된다. 도6에는 에디티브 레이턴시가 1인 관계로 tRCD의 5클럭보다 한클럭 앞에서 리드명령(READ)이 입력되고 있다.
에디티브 레이턴시를 두는 이유는 메모리 장치를 제어하는 칩셋이 메모리 장치로 정해진 타이밍보다 미리 리드명령어를 출력하고, 나머지 동안에 다른 동작을 수행할 수 있는 장점을 가지기 위해서이다. 그러나 메모리 장치의 입장에서는 에디티브레이턴시로 인하여 동작속도가 더 빨라지는 효과는 없다.
한편, 기술이 점점 더 발달하면서 메모리 장치는 더 고속으로 동작하도록 요구받고 있다. 메모리 장치의 동작속도를 높이기 위해서는 클럭주파수를 높이는 방법이 가장 쉽게 할 수 있는 방법이다.
그러나, 메모리 장치는 기본적으로 어드레스를 입력받아 디코딩하여 단위셀을 선택하는데 시간과, 선택된 단위셀의 데이터를 외부로 출력하는데 시간이 걸리게 된다. 따라서 클럭주파수가 높이게 되면, 매 클럭주기 마다 입력된 어드레스를 처리하여 어드레스를 출력할 수 없기 때문에 여러 클럭에 나누어 한번의 데이터 억세스를 수행해야만 한다.
어드레스에 관한 처리시간을 어드레스 억세스타이밍(tAA)이라고 하는데, 현재의 기술로는 대체로 어드레스 억세스타이밍(tAA)이 15ns 정도 된다. 따라서 만약 200MHz로 동작하는 메모리 장치의 경우 동작클럭 한주기는 5n가 되어, 어드레스 억세스타이밍(tAA)를 위해 약 3클럭을 기다려야 하는 것이다.
결국 어드레스억세스 타이밍(tAA)은 어드레스를 입력받아 디코딩하여 뱅크에 구비되는 다수의 단위셀중 대응하는 단위셀을 선택하기까지의 시간인데, 어드레스 억세스 타이밍(tAA)을 줄이기 위해서는 구동전압을 높이던지, 메모리 장치의 회로를 구성하는 모스트랜지스터의 물성적 특성이 향상되어야 한다.
그러나, 구동전압을 높이게 되면, 어드레스억세스 타이밍(tAA)는 줄일 수 있으나 소비전력이 증가하여 저전압 반도체 메모리 장치에 적용할 수 없다. 또한, 회로를 구성하는 기본레벨인 모스트랜지스터의 물성적 특성을 높이는 것은 장기간의 개발기간이 필요하며, 현재의 반도체 기술로 모스트랜지스터의 물성적 특성을 높이는 것이 결코 쉽지 않은 문제점을 가지고 있다.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 종래의 구조를 그대로 사용하면서도 어드레스 억세스 타임을 줄일 수 있는 메모리 장치를 제공함을 목적으로 한다.
본 발명은 상기의 과제를 달성하기 위해 에디티브 레이턴시를 가지고 리드 또는 라이트명령이 입력되는 동기식 메모리 장치에 있어서, 상기 에디티브 레이턴시가 0이 아닌 경우, 리드 또는 라이트 명령에 대응하는 내부컬럼동작을 tRCD 타이밍 이전의 예정된 타이밍에 수행하도록 제어하는 제어수단을 구비하는 동기식 메모리 장치를 제공한다.
또한 본 발명은 에디티브 레이턴시를 가지고 리드 또는 라이트 명령이 입력되는 동기식 메모리 장치에 있어서, 리드 또는 라이트명령에 대응하는 내부동작을 제어하기 위한 내부명령어신호를 출력하되, 상기 에디티브 레이턴시가 0이 아닌 경우 tRCD 타이밍 이전의 예정된 타이밍에 상기 내부명령어신호를 출력하는 컬럼액티브래치; 컬럼어드레스를 입력받아 카운팅하여 내부컬럼어드레스를 출력하되, 상기 에디티브 레이턴시가 0이 아닌경우 상기 tRCD 타이밍 이전의 예정된 타이밍에 내부컬럼어드레스를 출력하는 컬럼어드레스 제어부; 상기 내부명령어신호에 응답하여, 상기 내부컬럼어드레스를 프리디코딩한 프리디코딩신호를 출력하는 컬럼프리디코더; 및 상기 프리디코딩신호를 디코딩하여 출력하는 컬럼메인디코더를 구비하는 동기식 메모리 장치를 제공한다.
또한 본 발명은 에디티브 레이턴시를 가지는 메모리 장치의 구동방법에 있어서, 로우액티브명령에 대응하여 로우액티브동작을 수행하는 단계; 및 에디티브 레이턴시가 1이 아닌 경우, 리드 또는 라이트 명령에 대응하는 내부컬럼동작을 tRCD 타이밍 이전의 예정된 타이밍부터 수행하는 단계를 포함하는 메모리 장치의 구동방법을 제공한다.
또한 본 발명은 에디티브 레이턴시를 가지는 메모리 장치의 구동방법에 있어서, 액티브명령에 대응하여 메모리 장치를 액티브시키는 단계; 에디티브 레이턴시가 1이상인 경우, 리드 또는 라이트 명령에 대응하는 내부명령어 신호를 tRCD 타이밍 이전의 예정된 타이밍에 생성하는 단계; 에디티브 레이턴시가 1이상인 경우, 컬럼어드레스를 카운팅한 내부컬럼어드레스를 상기 tRCD 타이밍 이전의 예정된 타이밍에 생성하는 단계; 상기 내부 명령어 신호에 응답하여 상기 내부컬럼어드레스를 프리디코딩하는 단계; 및 상기 프리디코딩된 컬럼어드레스를 디코딩하는 단계를 포함하는 동기식 메모리 장치의 구동방법를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도7은 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도이다.
도7을 참조하여 살펴보면, 본 실시예에 따른 메모리 장치는 명령어(command)를 입력받아 디코딩하여 로우어드레스 관련 명령어신호인 로우명령어신호(Com_Row)와, 컬럼어드레스 관련 명령어신호인 컬럼명령어신호(Com_col)를 출력하는 명령어 디코더(10)와, 어드레스(Address)를 입력받아 버퍼링하여 출력하는 어드레스버퍼부(20)와, 버퍼링된 어드레스를 래치한 다음 컬럼어드레스(Add_Col)와 로우어드레스(Add_Row)로 분리하여 출력하는 어드레스 레지스터(21)와, 로우명령어신호(Com_Row)에 응답하여 로우어드레스(Add_Row)를 프리디코딩하여 프리디코딩신호(Row_Pre)로 출력하는 로우프리디코더(31)와, 프리디코딩신호(Row_Pre)를 디코딩하여 출력하기 위한 로우디코더(32)와, 다수의 단위셀을 각각 구비하는 4개의 뱅크(뱅크0 ~ 뱅크3)와, 뱅크의 단위셀에 저장된 데이터신호를 감지증폭하기 위한 센스앰프부와, 센스앰프부에 의해 감지증폭된 데이터를 프리패치하기 위한 프리패치부(70)와, 프리패치된 데이터를 출력하기 위한 데이터 출력버퍼(80)와, 리드 또는 라이트명령에 대응하는 내부동작을 제어하기 위한 내부명령어신호(Com_int)를 출력하되, 에디티브 레이턴시가 0이 아닌 경우 tRCD 타이밍 이전의 예정된 타이밍에 내부명령어신호(Com_int)를 출력하는 컬럼액티브래치(100)와, 컬럼어드레스(Add_Col)를 입력받아 카운팅하여 내부컬럼어드레스(Col_int)를 출력하되, 에디티브 레이턴시가 0이 아닌경우 tRCD 타이밍 이전의 예정된 타이밍에 내부컬럼어드레스(Col_int)를 출력하는 컬럼어드레스 제어부(200)와, 내부명령어신호(Com_int(1))에 응답하여, 내부컬럼어드레스(Col_int(1))를 프리디코딩한 프리디코딩신호(Col_Pre)를 출력하는 컬럼프리디코더(300)와, 프리디코딩신호(Col_Pre)를 디코딩하여 출력하는 컬럼메인디코더(43)를 구비한다. 또한, 메모리 장치는 데이터스트로브 신호(DQS)를 출력하기 위한 DQS버퍼(90)와, 지연고정된 클럭을 출력하는 지연고정루프(60)와, 메모리 장치의 동작에 관한 셋팅신호를 저장하는 모드레지스터(50)를 구비한다.
여기서 tRCD 타이밍 이전의 예정된 타이밍이라고 하는 것은 tRCD 타이밍 이전의 한클럭을 기준으로 한다. tRCD 타이밍이라고 하는 것은 메모리 장치가 액티브명령을 입력받아 액티브관련 동작이 수행된 이후 리드 또는 라이트명령에 대응하는 내부컬럼동작을 수행하기까지의 시간을 말한다.
액티브상태라는 것은 워드라인을 활성화시키고, 활성화된 워드라인에 대응하는 단위셀의 데이터를 감지증폭하는 동작을 말하며, 액티브관련 동작이 끝나야 리드 또는 라이트 명령에 대응하는 내부컬럼동작이 수행 되는데, 전술한 tRCD 타이밍은 액티브 명령이후 리드 또는 라이트 명령에 대응하는 내부컬럼동작이 수행되기 까지의 시간을 말하는 것이다.
또한, 도7의 컬럼액티브래치(100)에서 출력되는 내부명령어신호(Com_int(1))과 컬럼어드레스 제어부(200)에서 출력되는 내부컬럼어드레스(Col_int(1))와, 프리디코더(300)에서 출력되는 프리디코딩신호(Col_Pre(1))는 에디티브레이턴시가 0인 경우에 출력되는 신호이며, 컬럼액티브래치(100)에서 출력되는 내부명령어신호(Com_int(2))과 컬럼어드레스 제어부(200)에서 출력되는 내부컬럼어드레스(Col_int(2))와, 프리디코더(300)에서 출력되는 프리디코딩신호(Col_Pre(2))는 에디티브레이턴시가 0이 아닌 경우, 즉 1,2,3,... 등일 때 출력되는 신호이다.
여기서 컬럼액티브래치(100)와 컬럼어드레스제어부(200)와 프리디코더(300)에서 하나의 출력라인을 구비하여, 에디티브 레이턴시가 0인 경우와 0이 아닌 경우 서로 다른 타이밍에 각각 상기의 신호들(Com_int(1),Col_int(1),Col_Pre(1), Com_int(2),Col_int(2),Col_Pre(2))을 출력할 수 있다.
또한, 컬럼액티브래치(100)와 컬럼어드레스제어부(200)와 프리디코더(300)가각각 2개의 출력라인을 구비하여, 에디티브 레이턴시가 0인 경우의 출력신호(Com_int(1),Col_int(1),Col_Pre(1))와, 에디티브 레이턴시가 0이 아닌 경우의 출력신호(Com_int(2),Col_int(2),Col_Pre(2))를 구분하여 출력시킬 수도 있다.
도8은 도5에 도시된 메모리 장치에서 컬럼어드레스 관련블럭(100,200,300)을 보다 자세히 나타내는 블럭구성도로서, 특히 컬럼액티브래치(100)에서 2개의 출력라인을 통해 에디티브 레이턴시가 0인 경우의 출력신호(Com_int(1))와, 에디티브 레이턴시가 0이 아닌 경우의 출력신호(Com_int(2))를 구분하여 출력시키는 경우이다.
도8a를 참조하여 살펴보면, 컬럼액티브래치(100)는 에디티브 레이턴시가 0인 경우에 tRCD타이밍에 내부명령어신호(Com_int(1))를 출력하기 위한 제1 명령어생성부(110)와, 에디티브 레이턴시가 0이 아닌 경우에 tRCD 타이밍이전의 예정된 타이밍에 내부명령어신호(Com_int(2))를 출력하기 위한 제2 명령어생성부(120)를 구비한다.
또한, 제2 명령어생성부(120)에서 출력되는 내부명령어신호(Com_int(2))를 tRCD 타이밍 이전의 예정된 타이밍보다 적은 타이밍, 즉 한클럭보다 적은 시간을 지연시켜 컬럼프리디코더(300)로 출력하는 지연부(400)를 더 구비한다. 예를 들어 한클럭을 3n라고 한다면, 지연부(400)가 지연시키는 시간은 한클럭보다 작은 시간인 1n정도를 지연시킬 수 있는데, 본 실시예는 tRCD타이밍보다 한클럭 빠르게 내부컬럼동작을 수행하므로 3n만큼 떠 빠르게 내부컬럼동작이 이루어지게 된다.
이 때 확보한 3n정도의 시간여유를 통해 컬럼프리디코더(300)에서 동작상의 마진을 줄 수 있는데, 지연부를 구비하여 컬럼프리디코더(300)로 입력되는 내부명령어신호(Com_int)를 지연시켜 입력시킴으로서, 컬럼프리디코더에서의 타이밍에러를 줄여줄 수 있게 된다. 또한, 이 때 확보한 3n정도의 시간여유를 데이터패스에서의 타이밍에러 및 억세스 타임개선(tAC)등에 사용하게 되면, 전체적인 동작에 여유가 생겨 메모리 장치가 전체적으로 안적적으로 동작할 수 있고, 이로 인하여 메모리 장치의 수율을 향상시킬 수 있다.
현재는 동작 주파수와 기타 스펙을 맞추기 위해서 메모리 장치의 각 회로부분에 동작상의 마진이 거의 없는 상태로 설계되는데, 본 실시예에 따라 3n정도 확보된 시간여유를 마진이 가장없는 회로부분에 사용하게 되면, 보다 안정적인 메모리 장치를 제조할 수 있는 것이다.
또한, 컬럼어드레스 제어부(200)는 에디티브 레이턴시가 0인 경우에, 컬럼어드레스(Add_Col)를 지연없이 내부컬럼어드레스(Col_int(1))로 출력시키는 제1 어드레스 전송부(210)와, 에디티브 레이턴시가 0이 아닌 경우에, tRCD 타이밍 이전의 예정된 타이밍에 컬럼어드레스(Add_Col)를 내부컬럼어드레스(Col_int(2))로 출력시키기 위한 제2 어드레스 전송부(220)를 구비한다.
컬럼프리디코더(300)는 내부컬럼어드레스(Col_int(1) 또는 Col_int(2))가 리페어된어드레스인지 판단하기 위한 리페어 어드레스 비교부(330)와, 내부컬럼어드레스(Col_int(1),Col_int(2))를 입력받아 프리디코딩하는 노멀프리디코더(310)와, 리페어어드레스 비교부(330)에 의해 내부컬럼어드레스(Col_int(1), Col_int(2))가 리페어된 어드레스인 경우 내부컬럼어드레스(Col_int(1), Col_int(2))에 대응하여 대체된 리페어어드레스를 프리디코딩하기 위한 리페어프리디코더(320)를 구비하여, 노멀프리디코더(310)와 리페어프리디코더(320)는 제1 명령어생성부(110)에서 출력되는 내부명령어신호(Com_int(1)) 또는 제2 명령어생성부(120)에서 출력되는 내부명령어신호(Com_int(2))에 응답하여 프리디코딩을 수행한다.
도8b는 도5에 도시된 메모리 장치에서 컬럼어드레스 관련블럭(100,200,300)을 다른 형태로 나타낸 것으로서, 컬럼액티브래치에서는 하나의 출력라인을 통해 에디티브 레이턴시가 0인 경우의 출력신호(Com_int(1))와, 에디티브 레이턴시가 0이 아닌 경우의 출력신호(Com_int(2))를 출력시키는 경우이다. 이 경우에는 컬럼프리디코더(300)에서 에디티브레이턴시(AL)에 대한 정보를 입력받아야 한다.
도8b에 도시된 바와 같이, 내부명령어신호(Com_int(1),Com_int(2))를 하나의 신호로 입력받을 수 있는데, 이 경우에는 컬럼프리디코더(300)는 에디티브레이턴시(AL)에 대한 정보를 입력받아, 에디티브레이턴시가 0인 경우와 0이 아닌 경우에 각각 서로 다른 타이밍에 프리디코딩신호(Col_Pre(1),Col_Pre(2))를 출력하게 된다.
도9내지 도11은 본 실시예에 따른 동기식 메모리 장치의 동작을 나타내는 파형도이다. 이하 도7 내지 도11을 참조하여 본 실시예에 따른 동작을 살펴본다.
본 실시예에 따른 메모리 장치는 에디티브 레이턴시가 0인 경우와 0이 아닌 경우에 서로 다른 타이밍에 내부명령어신호(Com_int(1),Com_int(2))를 생성하게 된다. 에디티브 레이턴시가 0인 경우에는 종전과 같은 타이밍인 tRCD타이밍에 내부명령어신호(Com_int(1))를 생성하여 출력시키며, 에디티브 레이턴시가 0이 아닌 경우에는 tRCD 타이밍보다 한클럭앞을 기준점으로 해서 내부명령어신호(Com_int(2))가 생성되어 출력된다. 따라서 에디티브 레이턴시가 0이 아닌경우에는 약 한클럭에 해당되는 시간만큼 더 빠르게 내부명령어신호(Com_int(2))가 생성되는 것이다.
회로의 간편성을 위해서 tRCD 타이밍보다 한클럭앞을 기준점으로 해서 동작시키는 것으로 하였으나, 경우에 따라서는 각각의 에디티브 레이턴시에 따라 서로 다른 타이밍에 동작시킬 수도 있다. 예를 들어 에디티브 레이턴시가 2이상인 경우 tRCD 타이밍보다 두클럭앞을 기준점으로 해서 내부명령어신호를 생성시킬 수 있는 것이다.
도9는 에디티브 레이턴시가 1인 경우 도6에 도시된 메모리 장치의 리드동작을 나타내는 파형도이다. 여기서 내부리드 명령어신호(Read_int)는 전술한 내부명령어신호(Com_int)의 리드명령에 대응하는 신호로서 이하에서는 내부리드 명령어신호(Read_int)를 중심으로 설명한다.
도9에 도시된 바와 같이, 에디티브 레이턴시가 1인 경우 tRCD 타이밍보다 한클럭이전에 입력되는 리드명령(READ)에 대응하여 내부리드 명령어신호(Read_int)를 tRCD 타이밍까지 기다린 다음 생성하는 것이 아니라, 리드명령(READ)에 대응하여 바로 생성하는 것이다. 따라서 약 한클럭정도의 시간만큼 더 빠르게 내부리드 명령어신호(Read_int)가 생성되는 것이다.
또한 도시되지는 않았지만 컬럼어드레스 제어부(200)도 tRCD 타이밍보다 한클럭 더 빠르게 입력된 컬럼어드레스(Add_Col)를 지연없이 바로 내부컬럼어드레스(Col_int(2))로 생성하여 컬럼프리디코더(300)로 출력하게 된다.
따라서 컬럼프리디코더(300)는 종래보다 더 빠른타이밍에 내부리드 명령어신호(Read_int)에 응답하여 내부컬럼어드레스(Col_int(2))를 프리디코딩하여 컬럼디코더(43)로 출력하게 된다.
이어서 컬럼디코더(43)는 프리디코딩된 신호(Col_Pre)를 입력받아 디코딩하여 비트라인을 선택하기 위한 YI신호를 출력한다.
센스앰프부에 감지증폭된 다수의 데이터중에서 YI신호에 의해 선택된 데이터가 프리패치부(70)로 출력되고, 프리패치부(70)로 입력된 데이터는 데이터 출력버퍼(80)를 통해 외부로 출력된다. 이 때 내부리드 명령어신호(Read_int)에 의해 생성된 데이터 경로 제어신호(Data Path control)에 의해 프리패치부(70)와 데이터 출력버퍼(80)는 제어된다.
따라서 본 실시에에 따른 메모리 장치는 내부컬럼동작을 종래보다 한클럭 더 빠르게 수행할 수 있으며, 이는 입력된 컬럼어드레스를 프리디코딩 및 디코딩하는데 있어서 더 빠르게 할 수 있다는 것을 의미한다. 즉 어드레스 억세스타이밍(tAA)이 약 한클럭정도 줄어드는 효과를 가질 수 있는 것이다.
도10는 에디티브 레이턴시가 3인 경우 도1에 도시된 메모리 장치의 리드동작을 나타내는 파형도이다.
도10에 도시된 바와 같이 에디티브 레이턴시가 3인 경우에는 tRCD 타임보다 3클럭 이전에 리드명령(READ)이 입력되는데, 종래의 경우에는 입력된 리드명령(READ)을 3클럭동안 래치시킨후에 내부명령어신호(Com_int)를 생성하여 출력하였다. 그러나, 본 실시예에 따른 메모리 장치는 2클럭동안만 래치시킨 후인 tRCD 타이밍의 이전 힌클럭을 기준으로 내부리드 명령어신호(Read_int)를 생성하여 출력하게 된다. 이후의 동작은 도9에 도시된 파형을 설명할 때와 같은 동작을 수행하게 된다.
여기서도 종래보다 내부컬럼동작을 한클럭 앞서서 하게 되므로 종래보다 어드레스 억세스타이밍(tAA)를 한클럭 줄일 수 있게 된다.
도11 종래기술에 의한 메모리 장치와 본 발명에 의한 메모리 장치의 어드레스 억세스타이밍을 비교하여 나타내는 파형도로서, 카스레이턴시가 5인 경우를 나타낸 것이다.
도11을 참조하여 살펴보면, 종래기술에 의한 동기식 메모리 장치의 내부에서 생성되는 내부명령어신호(Com_int)에 비해 본 실시예에 따른 동기식 메모리 장치 의 내부에서 생성되는 내부명령어신호(Com_int)가 약 한클럭 정도 앞서서 생성되고는 것을 알 수 있다. 그로 인하여 프리디코딩신호(C0l_Pre)와 YI신호도 더 빠른 타이밍에 생성된다.
따라서 데이터가 외부로 출력되는 타이밍은 종래기술에 의한 동기식메모리 장치와 본 실시예에 따른 동기식 메모리 장치가 같다 하더라도 내부적으로 어드레스를 디코딩하는 처리하는 시간이 본 실시예에 따른 메모리 장치가 훨씬 더 큰 마진을 확보할 수 있음을 알 수 있다. 여기서 Gio는 데이터가 전달되는 글로벌비트라인에 인가되는 구간을 말하고, RDO와 DO는 데이터의 출력부에 머무르는 시간을 말한다.
종래기술에 의해서는 최대 15n의 어드레스 억세스타이밍(tAA)을 가지는 동기식 메모리 장치를 개발하는 것이 가능하였으나, 본 발명에 의해서 12n 어드레스 억세스타이밍(tAA)을 메모리 장치를 개발하는 것이 가능해졌다.
도12는 도7에 도시된 컬럼어드레스 제어부를 실제로 회로로 꾸민 일예를 나타내는 것으로, 특히 에디티브 레이턴시가 0에서 3까지 있는 경우를 나타낸 것이다.
도12를 참조하여 살펴보면, 컬럼어드레스 제어부(200)는 에디티브레이턴시가 0 또는 1인 경우(AL0,AL1), 컬럼어드레스(Add_Col)를 지연없이 내부컬럼어드레스(Col_int)로 출력하기 위한 전송게이트(T8)과, 클럭신호의 천이마다 컬럼어드레스(Add_Col, /Add_Col)를 순차적으로 래치하기 위해 직렬연결된 제1 내지 제4 래치(210 ~ 240)와, 에디티브레이턴시가 2인 경우(AL2)에 제2 래치(220)의 출력을 내부컬럼어드레스(Col_int)로 출력하기 위한 전송게이트(T9)와, 에디티브레이턴시가 3인 경우(AL3)에 제4 래치(240)의 출력을 내부컬럼어드레스(Col_int)로 출력하기 위한 전송게이트(T10)를 구비한다.
도12에 도시된 바와 같이, 에디티브 레이턴시가 0 또는 1인 경우에는 입력된 컬럼어드레스(Add_col)는 전송게이트(T8)에 의해 래치되지 않고, 바로 내부컬럼어드레스(Col_int)로 전달된다. 에디티브 레이턴시가 2인 경우에는 컬럼어드레스(Add_col)는 래치(210,220)에 의해 클럭신호의 한주기 동안 래치되었다가 전송게이트(T9)에 의해 내부컬럼어드레스(Col_int)로 전달된다.
에디티브 레이턴시가 3인 경우에는 컬럼어드레스(Add_col)는 래치(210,220, 230,240)에 의해 클럭신호의 두주기 동안 래치되었다가 전송게이트(T10)에 의해 내부컬럼어드레스(Col_int)로 전달된다. 따라서 도12에 도시된 컬럼어드레스제어부(200)는 컬럼어드레스(Add_Col)를 입력받아 tRCD 타이밍보다 한클럭 앞선 타이밍에 내부컬럼어드레스(Col_int)로 출력될 수 있는 것이다.
도13은 도7에 도시된 컬럼액티브래치의 일부를 나타내는 회로도로서, 특히 내부리드 명령어신호(Read_int)를 출력하기 위한 회로도이다.
도13을 참조하여 살펴보면, 컬럼액티브래치(100)는 입력된 커맨드신호를 디코딩하여 리드명령에 대응하는 신호(rd)를 생성하여 출력하기 위한 명령어해석부(150)와, 에디티브레이턴시가 0 또는 1인 경우 명령어해석부(150)에서 생성된 신호(cd)를 내부리드 명령어신호(READ_int)로 출력하기 위한 전송게이트(T12)와, 클럭신호의 천이마다 명령어해석부(150)에서 생성된 신호(cd)를 순차적으로 래치하기 위해 직렬연결된 제1 내지 제4 래치(110 ~ 140)와, 에디티브레이턴시가 2인 경우(AL2)에 제2 래치(120)의 출력을 내부리드 명령어신호(READ_int)로 출력하기 위한 전송게이트(T13)와, 에디티브레이턴시가 3인 경우(AL3)에 제4 래치(140)의 출력을 내부리드 명령어신호(READ_int)로 출력하기 위한 전송게이트(T13)를 구비한다.
도12에 도시된 바와 같이, 명령어해서부(150)에서는 카스신호(CAS_DELAY), 라스신호(RAS_DELAY), 칩선택신호(CS_DELAY), 라이트인에이블신호(WE_DELAY)등을 조합하여, 입력된 리드명령에 대응하는 신호(rd)를 생성하고, 생성된 신호(rd)는 직렬연결된 래치(110 ~ 140)에 의해 순차적으로 래치된다.
에디티브 레이턴시가 0 또는 1인 경우에는 리드명령에 대응하는 신호(rd)는 전송게이트(T12)에 의해서 래치를 거치지 않고, 바로 내부리드 명령어신호(READ_int)로 전달된다. 에디티브 레이턴시가 2인 경우에는 리드명령에 대응하는 신호(rd)는 래치(110,120)에 의해 클럭신호의 한주기 동안 래치되었다가 전송게이트(T13)에 의해 내부리드 명령어신호(rEAD_int)로 전달된다.
에디티브 레이턴시가 3인 경우에는 리드명령에 대응하는 신호(rd)는 래치(110,120,130,140)에 의해 클럭신호의 두주기 동안 래치되었다가 전송게이트(T13)에 의해 내부리드 명령어신호(READ_int)로 전달된다. 따라서 도13에 도시된 컬럼액티브래치(100)는 입력된 리드명령에 응답하여 tRCD 타이밍보다 한클럭 앞선 타이밍에 내부리드 명령어신호(READ_int)로 출력될 수 있는 것이다.
도12와 도13에 도시된 회로를 이용하면, 내부명령어신호(READ_int)와 내부컬럼어드레스(Col_int)를 tRCD보다 한클럭 앞선타이밍에 생성하여 출력할 수 있으므로 해서 전술한 바와 같은 어드레스 억세스타이밍을 줄일 수 있는 본 발명의 메모리 장치를 구현할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 에디티브레이턴시를 가지는 동기식 메모리 장치의 어드레스 억세스 타이밍을 줄일 수 있어, 메모리 장치의 동작속도를 높일 수 있다.
특히 본 발명은 입력된 명령과 어드레스를 tRCD 타이밍보다 한클럭 이전타이밍부터 내부컬럼동작을 수행하게 함으로서, 종래의 동기식 메모리 장치의 구조를 대부분 그대로 사용할 수 있어, 각 구성 회로의 특성을 변화시키지 않고도 어드레스 억세스타이밍을 줄일 수 있다.
본 발명에 의해 디디알 동기식 메모리 장치의 어드레스 억세스타이밍(tAA)이 12ns가 되는 제품을 공급할 수 있게 되었다.
또한 본 발명에 의해서 메모리 장치의 각 회로부분에 종전보다 동작상의 여유마진을 확보해줄 수 있어, 보다 안정적인 동작이 가능하고, 이로 인하여 수율이 향상되는 것을 기대할 수 있다.
도1은 종래기술에 의한 반도체 메모리 장치를 나타내는 블럭구성도.
도2는 도1에 도시된 메모리 장치에서 컬럼어드레스 관련블럭을 보다 자세히 나타내는 블럭구성도.
도3은 도1에 도시된 컬럼어드레스제어부의 일부를 나타내는 회로도.
도4는 도1에 도시된 컬럼액티브래치의 일부를 나타내는 회로도.
도5는 에디티브 레이턴시가 0인 경우 도1에 도시된 메모리 장치의 리드동작을 나타내는 파형도.
도6은 에디티브 레이턴시가 1인 경우 도1에 도시된 메모리 장치의 리드동작을 나타내는 파형도.
도7은 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도.
도8a와 8b는 도5에 도시된 메모리 장치에서 컬럼어드레스 관련블럭을 보다 자세히 나타내는 블럭구성도.
도9는 에디티브 레이턴시가 1인 경우 도6에 도시된 메모리 장치의 리드동작을 나타내는 파형도.
도10는 에디티브 레이턴시가 3인 경우 도6에 도시된 메모리 장치의 리드동작을 나타내는 파형도.
도11은 종래기술에 의한 메모리 장치와 본 발명에 의한 메모리 장치의 어드레스 억세스타이밍을 비교한 파형도.
도12는 도7에 도시된 컬럼어드레스 제어부의 일례를 나타내는 회로도.
도13은 도7에 도시된 컬럼액티브래치의 일례를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 컬럼액티브래치
200 : 컬럼어드레스 제어부
300 : 컬럼프리디코더
T1 ~ T12 : 전송게이트

Claims (17)

  1. 에디티브 레이턴시를 가지고 리드 또는 라이트명령이 입력되는 동기식 메모리 장치에 있어서,
    상기 에디티브 레이턴시가 0이 아닌 경우, 리드 또는 라이트 명령에 대응하는 내부컬럼동작을 tRCD 타이밍 이전의 예정된 타이밍에 수행하도록 제어하는 제어수단을 구비하는 동기식 메모리 장치.
  2. 제 1 항에 있어서,
    상기 명령어 신호에 대응하는 내부동작을 tRCD 타이밍 이전의 한클럭을 기준으로 상기 내부컬럼동작을 수행하는 것을 특징으로 하는 동기식 메모리 장치.
  3. 에디티브 레이턴시를 가지고 리드 또는 라이트 명령이 입력되는 동기식 메모리 장치에 있어서,
    리드 또는 라이트명령에 대응하는 내부동작을 제어하기 위한 내부명령어신호를 출력하되, 상기 에디티브 레이턴시가 0이 아닌 경우 tRCD 타이밍 이전의 예정된 타이밍에 상기 내부명령어신호를 출력하는 컬럼액티브래치;
    컬럼어드레스를 입력받아 카운팅하여 내부컬럼어드레스를 출력하되, 상기 에디티브 레이턴시가 0이 아닌경우 상기 tRCD 타이밍 이전의 예정된 타이밍에 내부컬럼어드레스를 출력하는 컬럼어드레스 제어부;
    상기 내부명령어신호에 응답하여, 상기 내부컬럼어드레스를 프리디코딩한 프리디코딩신호를 출력하는 컬럼프리디코더; 및
    상기 프리디코딩신호를 디코딩하여 출력하는 컬럼메인디코더
    를 구비하는 동기식 메모리 장치.
  4. 제 3 항에 있어서,
    상기 tRCD 타이밍 이전의 예정된 타이밍은 tRCD 타이밍 이전의 한클럭을 기준으로 하는 것을 특징으로 하는 동기식 메모리 장치.
  5. 제 3 항에 있어서,
    상기 컬럼액티브래치는
    상기 에디티브 레이턴시가 0인 경우에 tRCD타이밍에 상기 내부명령어신호를 출력하기 위한 제1 명령어생성부; 및
    상기 에디티브 레이턴시가 0이 아닌 경우에 상기 tRCD 타이밍이전의 예정된타이밍에 상기 내부명령어신호를 출력하기 위한 제2 명령어생성부를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  6. 제 5 항에 있어서,
    상기 제2 명령어생성부에서 출력되는 내부명령어신호를 tRCD 타이밍이전의 예정된 타이밍보다 적은 타이밍만큼 지연시켜 상기 컬럼프리디코더로 출력하는 지연부를 더 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  7. 제 3 항 또는 제 5 항에 있어서,
    상기 컬럼어드레스 제어부는
    상기 에디티브 레이턴시가 0인 경우에, 상기 입력된 컬럼어드레스를 지연없이 상기 내부컬럼어드레스로 출력시키는 제1 어드레스 전송부; 및
    상기 에디티브 레이턴시가 0이 아닌 경우에, 상기 tRCD 타이밍이전의 예정된 타이밍에 상기 컬럼어드레스를 상기 내부컬럼어드레스로 출력시키기 위한 제2 어드레스 전송부를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  8. 제 5 항에 있어서,
    상기 컬럼프리디코더는
    상기 내부컬럼어드레스가 리페어된어드레스인지 판단하기 위한 리페어 어드레스 비교부;
    상기 내부컬럼어드레스를 입력받아 프리디코딩하는 노멀프리디코더; 및
    상기 리페어어드레스 비교부에 의해 상기 내부컬럼어드레스가 리페어된 어드레스인 경우 상기 내부컬럼어드레스에 대응하여 대체된 리페어어드레스를 프리디코딩하기 위한 리페어프리디코더를 구비하며,
    상기 노멀프리디코더와 리페어프리디코더는 상기 제1 명령어생성부에서 출력되는 내부명령어신호 또는 상기 제2 명령어생성부에서 출력되는 내부명령어신호에 응답하여 프리디코딩동작을 수행하는 것을 특징으로 하는 동기식 메모리 장치.
  9. 제 3 항에 있어서,
    상기 컬럼프리디코더는
    상기 에디티브레이턴시에 대한 정보를 입력받아, 상기 에디티브레이턴시가 0인 경우와 0이 아닌 경우에 각각 서로 다른 타이밍에, 상기 내부컬럼어드레스를 입력받아 프리디코딩한 프리디코딩신호를 출력하는 것을 특징으로 하는 동기식 메모리 장치.
  10. 제 3 항에 있어서,
    상기 컬럼어드레스 제어부는
    상기 에디티브레이턴시가 0 또는 1 인경우 상기 입력된 컬럼어드레스를 상기 내부컬럼어드레스로 출력하기 위한 제1 전송게이트;
    클럭신호의 천이마다 상기 컬럼어드레스를 순차적으로 래치하기 위해 직렬연결된 제1 내지 제4 래치;
    상기 에디티브레이턴시가 2인 경우에 상기 제2 래치의 출력을 상기 내부컬럼어드레스로 출력하기 위한 제2 전송게이트; 및
    상기 에디티브레이턴시가 3인경우에 상기 제4 래치의 출력을 상기 내부컬럼어드레스로 출력하기 위한 제3 전송게이트를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  11. 제 3 항에 있어서,
    상기 컬럼액티브래치는
    입력된 커맨드신호를 디코딩하여, 리드명령 또는 라이트명령에 대응하는 신호를 생성하여 출력하기 위한 명령어해석부;
    상기 에디티브레이턴시가 0 또는 1 인 경우 상기 명령어해석부에서 생성된 신호를 상기 내부명령어신호로 출력하기 위한 제1 전송게이트;
    클럭신호의 천이마다 상기 명령어해석부에서 생성된 신호를 순차적으로 래치하기 위해 직렬연결된 제1 내지 제4 래치;
    상기 에디티브레이턴시가 2인 경우에 상기 제2 래치의 출력을 상기 내부명령어신호로 출력하기 위한 제2 전송게이트; 및
    상기 에디티브레이턴시가 3인 경우에 상기 제4 래치의 출력을 상기 내부명령어신호로 출력하기 위한 제3 전송게이트를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  12. 에디티브 레이턴시를 가지고 리드 또는 라이트 명령이 입력되는 메모리 장치의 구동방법에 있어서,
    로우액티브명령에 대응하여 로우액티브동작을 수행하는 단계; 및
    에디티브 레이턴시가 1이 아닌 경우, 리드 또는 라이트 명령에 대응하는 내부컬럼동작을 tRCD 타이밍 이전의 예정된 타이밍부터 수행하는 단계
    를 포함하는 메모리 장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 tRCD 타이밍 이전의 예정된 타이밍은 tRCD 타이밍 이전 한클럭을 기준으로 하는 것을 특징으로 하는 메모리 장치의 구동방법.
  14. 제 12 항에 있어서,
    상기 에디티브 레이턴시가 0인 경우 리드 또는 라이트 명령에 대응하는 내부동작을 상기 tRCD 타이밍부터 수행하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 구동방법.
  15. 에디티브 레이턴시를 가지고 리드 또는 라이트 명령이 입력되는 메모리 장치의 구동방법에 있어서,
    로우액티브명령에 대응하여 로우액티브동작을 수행하는 단계;
    에디티브 레이턴시가 1이상인 경우, 리드 또는 라이트 명령에 대응하는 내부명령어 신호를 tRCD 타이밍 이전의 예정된 타이밍에 생성하는 단계;
    에디티브 레이턴시가 1이상인 경우, 컬럼어드레스를 카운팅한 내부컬럼어드레스를 상기 tRCD 타이밍 이전의 예정된 타이밍에 생성하는 단계;
    상기 내부 명령어 신호에 응답하여 상기 내부컬럼어드레스를 프리디코딩하는 단계; 및
    상기 프리디코딩된 신호를 디코딩하는 단계
    를 포함하는 동기식 메모리 장치의 구동방법.
  16. 제 15 항에 있어서,
    상기 tRCD 타이밍 이전의 예정된 타이밍은 tRCD 타이밍의 이전의 한클럭을 기준으로 하는 것을 특징으로 하는 메모리 장치의 구동방법.
  17. 제 15 항에 있어서,
    상기 에디티브 레이턴시가 0인 경우 리드 또는 라이트 명령에 대응하는 내부명령어 신호를 tRCD 타이밍에 생성하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 구동방법.
KR1020030092571A 2003-12-17 2003-12-17 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치 KR100596435B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030092571A KR100596435B1 (ko) 2003-12-17 2003-12-17 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치
US10/788,550 US7278044B2 (en) 2003-12-17 2004-02-27 Semiconductor memory device for reducing address access time
TW093105701A TWI283866B (en) 2003-12-17 2004-03-04 Semiconductor memory device for reducing address access time
JP2004089257A JP4707962B2 (ja) 2003-12-17 2004-03-25 アクセスタイムを短縮できる半導体メモリ装置
CN200410070234XA CN1629980B (zh) 2003-12-17 2004-07-30 用于降低地址存取时间的半导体存储设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092571A KR100596435B1 (ko) 2003-12-17 2003-12-17 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050060844A true KR20050060844A (ko) 2005-06-22
KR100596435B1 KR100596435B1 (ko) 2006-07-05

Family

ID=34675772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092571A KR100596435B1 (ko) 2003-12-17 2003-12-17 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US7278044B2 (ko)
JP (1) JP4707962B2 (ko)
KR (1) KR100596435B1 (ko)
CN (1) CN1629980B (ko)
TW (1) TWI283866B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827657B1 (ko) * 2006-09-05 2008-05-07 삼성전자주식회사 반도체 메모리 장치.
KR100861309B1 (ko) * 2007-06-29 2008-10-01 주식회사 하이닉스반도체 애디티브 레이턴시를 갖는 반도체 메모리 장치
US8358546B2 (en) 2009-11-13 2013-01-22 Samsung Electronics Co., Ltd. Semiconductor device having additive latency
KR20170103438A (ko) * 2016-03-04 2017-09-13 에스케이하이닉스 주식회사 어드레스 생성회로 및 그를 포함하는 반도체 메모리 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061823B2 (en) * 2004-08-24 2006-06-13 Promos Technologies Inc. Limited output address register technique providing selectively variable write latency in DDR2 (double data rate two) integrated circuit memory devices
US7126874B2 (en) * 2004-08-31 2006-10-24 Micron Technology, Inc. Memory system and method for strobing data, command and address signals
KR100636676B1 (ko) * 2005-02-03 2006-10-23 주식회사 하이닉스반도체 내부전압 생성 제어회로 및 이를 이용한 내부전압 생성회로
KR100744042B1 (ko) * 2005-09-28 2007-07-30 주식회사 하이닉스반도체 반도체메모리소자의 내부 어드레스 생성장치
US7522467B2 (en) * 2005-09-29 2009-04-21 Hynix Semiconductor Inc. Semiconductor memory device
KR100671747B1 (ko) * 2006-01-04 2007-01-19 삼성전자주식회사 개선된 애디티브 레이턴시를 가진 메모리 시스템 및제어방법
JP2008108417A (ja) * 2006-10-23 2008-05-08 Hynix Semiconductor Inc 低電力ｄｒａｍ及びその駆動方法
US8775701B1 (en) * 2007-02-28 2014-07-08 Altera Corporation Method and apparatus for source-synchronous capture using a first-in-first-out unit
KR100945794B1 (ko) * 2008-05-02 2010-03-08 주식회사 하이닉스반도체 반도체 집적회로 및 그 어드레스/커맨드 처리방법
JP5687412B2 (ja) 2009-01-16 2015-03-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びそのリード待ち時間調整方法、メモリシステム、並びに半導体装置
KR20130050852A (ko) * 2011-11-08 2013-05-16 에스케이하이닉스 주식회사 어드레스 디코딩 방법과 이를 이용한 반도체 메모리 장치
KR102091394B1 (ko) 2013-03-04 2020-03-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20170054759A (ko) * 2015-11-10 2017-05-18 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102451156B1 (ko) * 2015-12-09 2022-10-06 삼성전자주식회사 메모리 모듈 내에서 랭크 인터리빙 동작을 갖는 반도체 메모리 장치
US10056124B2 (en) * 2016-12-14 2018-08-21 Realtek Semiconductor Corporation Memory control device for repeating data during a preamble signal or a postamble signal and memory control method
KR20200056731A (ko) * 2018-11-15 2020-05-25 에스케이하이닉스 주식회사 반도체장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258660A (en) * 1990-01-16 1993-11-02 Cray Research, Inc. Skew-compensated clock distribution system
US5066868A (en) * 1990-08-13 1991-11-19 Thomson Consumer Electronics, Inc. Apparatus for generating phase shifted clock signals
JP3213111B2 (ja) 1993-03-05 2001-10-02 アジレント・テクノロジー株式会社 半導体測定装置の待ち時間設定方法
US6088774A (en) * 1996-09-20 2000-07-11 Advanced Memory International, Inc. Read/write timing for maximum utilization of bidirectional read/write bus
US6185664B1 (en) * 1997-11-17 2001-02-06 Micron Technology, Inc. Method for providing additional latency for synchronously accessed memory
KR100311038B1 (ko) * 1998-09-17 2001-12-17 윤종용 칼럼선택속도가개선된칼럼선택라인구동회로와이를구비한메모리장치및그들의구동방법
JP2001176268A (ja) * 1999-12-14 2001-06-29 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4345204B2 (ja) * 2000-07-04 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
US6868519B2 (en) 2001-04-23 2005-03-15 Lucent Technologies Inc. Reducing scintillation effects for optical free-space transmission
KR100425472B1 (ko) * 2001-11-12 2004-03-30 삼성전자주식회사 동기식 반도체 메모리 장치의 출력 제어 신호 발생 회로및 출력 제어 신호 발생 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827657B1 (ko) * 2006-09-05 2008-05-07 삼성전자주식회사 반도체 메모리 장치.
US7577047B2 (en) 2006-09-05 2009-08-18 Samsung Electronics Co., Ltd. Semiconductor memory device
KR100861309B1 (ko) * 2007-06-29 2008-10-01 주식회사 하이닉스반도체 애디티브 레이턴시를 갖는 반도체 메모리 장치
US8358546B2 (en) 2009-11-13 2013-01-22 Samsung Electronics Co., Ltd. Semiconductor device having additive latency
KR20170103438A (ko) * 2016-03-04 2017-09-13 에스케이하이닉스 주식회사 어드레스 생성회로 및 그를 포함하는 반도체 메모리 장치

Also Published As

Publication number Publication date
US20050138456A1 (en) 2005-06-23
CN1629980A (zh) 2005-06-22
TW200522065A (en) 2005-07-01
KR100596435B1 (ko) 2006-07-05
US7278044B2 (en) 2007-10-02
JP4707962B2 (ja) 2011-06-22
TWI283866B (en) 2007-07-11
JP2005182973A (ja) 2005-07-07
CN1629980B (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
KR100596435B1 (ko) 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치
US6427197B1 (en) Semiconductor memory device operating in synchronization with a clock signal for high-speed data write and data read operations
JP2817679B2 (ja) 半導体メモリ
US7801696B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
US6636446B2 (en) Semiconductor memory device having write latency operation and method thereof
US7839705B2 (en) Semiconductor memory device and operation method of the same
US6636444B2 (en) Semiconductor memory device having improved data transfer rate without providing a register for holding write data
JP2007141439A (ja) レイテンシー制御回路及びその方法、そして、自動プリチャージ制御回路及びその方法
US8036046B2 (en) Data output circuit and method
US7821812B2 (en) Low-power DRAM and method for driving the same
KR100615405B1 (ko) 반도체 메모리 디바이스
JP2006344367A (ja) 同期式半導体メモリ装置のカラム選択ライン制御回路及びその制御方法
KR100396882B1 (ko) 칼럼 선택 라인 인에이블 시점을 조절하기 위한 칼럼어드레스디코더와 디코딩 방법 및 칼럼 어드레스 디코더를구비하는 반도체 메모리 장치
JPH09180435A (ja) 半導体記憶装置
US6909665B2 (en) Semiconductor memory device having high-speed input/output architecture
US20070002637A1 (en) Semiconductor memory device
US9043511B2 (en) Semiconductor memory device and operation method thereof
KR20110012644A (ko) 반도체 메모리 장치의 명령어 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee