KR20110012644A - 반도체 메모리 장치의 명령어 디코더 - Google Patents

반도체 메모리 장치의 명령어 디코더 Download PDF

Info

Publication number
KR20110012644A
KR20110012644A KR1020090070453A KR20090070453A KR20110012644A KR 20110012644 A KR20110012644 A KR 20110012644A KR 1020090070453 A KR1020090070453 A KR 1020090070453A KR 20090070453 A KR20090070453 A KR 20090070453A KR 20110012644 A KR20110012644 A KR 20110012644A
Authority
KR
South Korea
Prior art keywords
command
write
latency
output
signal
Prior art date
Application number
KR1020090070453A
Other languages
English (en)
Inventor
곽승욱
곽계달
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090070453A priority Critical patent/KR20110012644A/ko
Publication of KR20110012644A publication Critical patent/KR20110012644A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

개시되는 반도체 메모리 장치의 명령어 디코더는 반도체 메모리 장치의 테스트 모드시, 라이트 래이턴시(Write Latency)에 무관하게 외부 라이트 커맨드를 제 1 명령어 펄스 신호로 출력하는 제 1 명령어 생성부를 포함한다.
라이트 래이턴시, 테스트

Description

반도체 메모리 장치의 명령어 디코더{Command Decoder for Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치의 명령어 디코더에 관한 것이다.
반도체 메모리 장치를 제조한 후에는 초기 불량 여부를 확인하기 위해 웨이퍼 레벨의 테스트를 수행한다. 웨이퍼 레벨의 테스트시에는 리드(read), 라이트(write), 프리차지(precharge) 동작 등을 수행시켜 반도체 메모리 장치가 정상적으로 동작하는지 확인한다.
한편, 반도체 메모리 장치는 라이트 명령어가 입력된 후 데이터가 메모리 장치에 기록될 때까지의 시간인 라이트 래이턴시(Write Latency; WL)가 존재한다. 이러한 라이트 래이턴시는 반도체 메모리 장치의 실제 동작시 데이터를 정확하게 기록하기 위해 반드시 필요한 지연시간이다.
따라서, 반도체 메모리 장치는 기 설정된 라이트 래이턴시에 따라 동작하도록 설계되며, 이로 인해 웨이퍼 레벨의 라이트 테스트시에도 라이트 래이턴시만큼의 지연시간을 가지고 테스트가 수행된다.
도 1은 일반적인 반도체 메모리 장치의 명령어 디코더를 나타낸다.
도 1을 참조하면, 일반적인 명령어 디코더는 복수의 래이턴시 제어부(11~16), 래이턴시 제어부(11~16)의 출력단에 각각 접속되어, 라이트 래이턴시 값에 따라 래이턴시 제어부(11~16)의 출력값을 패스하는 복수의 전송 게이트(21~26) 및 복수의 전송 게이트(21~26)의 출력 신호 중 어느 하나(Data_sel)를 선택하여 내부 라이트 커맨드(Casp6_wt)로 출력하는 출력부(31)를 포함한다.
여기에서, 복수의 래이턴시 제어부(11~16) 중 첫번째 래이턴시 제어부(11)는 외부 라이트 커맨드(CMD_WT)을 입력받아 동작하며, 이후의 래이턴시 제어부(12~16)는 앞 단의 래이턴시 제어부(11~15)의 출력값(data1~data5)을 전달받아 동작한다.
또한, 복수의 전송 게이트(21~26) 각각은 모드 레지스터 셋(Mode Resister Set; MRS, 미도시)로부터 출력되는 제 1 내지 제 6 라이트 래이턴시(WL1~WL6)값에 따라 구동되어, 래이턴시 제어부(11~16)의 출력값을 패스시키거나 차단한다.
아울러, 출력부(31)에서 생성된 내부 라이트 커맨드(Casp6_wt)는 칼럼 선택신호(Yi) 생성부로 전달된다.
이러한 명령어 디코더에서, 예를 들어 라이트 래이턴시 값이 2라면(WL=2), 외부 라이트 커맨드(CMD_WT)에 의한 데이터가 제 2 래이턴시 제어부(12)로 전달되고, 제 2 전송 게이트(22)가 턴온되어 내부 라이트 커맨드(Casp6_wt)가 출력되게 된다. 즉, WL=2만큼의 지연시간 후에 칼럼 선택 신호(Yi)가 생성되는 것이다.
이와 같이, 현재의 반도체 메모리 장치는 모드 레지스터 셋에 설정된 라이트 래이턴시 값에 의해 지연된 시간 후에 내부 라이트 커맨드(Casp6_wt)가 생성되고, 이를 이용하여 칼럼 선택 신호(Yi)가 생성된다. 이러한 지연시간은 웨이퍼 레벨의 테스트시에는 불필요한 요소로, 라이트 래이턴시 1 또는 2와 같은 낮은 값으로 설정한다 하여도 테스트 효율을 저하시키는 요인으로 작용한다. 따라서 테스트시 불필요한 전류가 소모됨은 물론, 테스트 소요 시간이 증가하는 문제가 있다.
특히, 그래픽 메모리 장치와 같이 저주파로 동작하는 메모리 장치의 경우 클럭신호의 주기(tck)는 10~30ns이며, 라이트 테스트 동작마다 라이트 래이턴시가 인가되어야 한다. 이에 따라 테스트 패턴이 복잡하고, 라이트 래이턴시를 고려한 tRCD(RAS to CAS Delay)가 고려되어야 하는 단점이 있다.
테스트 소요시간은 제품의 생산 시간 즉, 단가와 직결된다. 따라서 라이트 래이턴시 값에 의한 지연시간이 증가할수록 제품 단가가 상승하는 단점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 웨이퍼 레벨의 테스트 시간을 단축시킬 수 있는 반도체 메모리 장치의 명령어 디코더를 제시하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 불필요한 지연 시간 없이 웨이퍼 레벨에서 라이트 테스트를 수행할 수 있는 반도체 메모리 장치의 명령어 디코더를 제시하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 메모리 장치의 명령어 디코더는 반도체 메모리 장치의 테스트 모드시, 라이트 래이턴시(Write Latency)에 무관하게 외부 라이트 커맨드를 제 1 명령어 펄스 신호로 출력하는 제 1 명령어 생성부를 포함한다.
한편, 본 발명의 다른 실시예에 의한 반도체 메모리 장치의 명령어 디코더는 반도체 메모리 장치의 웨이퍼 레벨 테스트 모드 신호가 인에이블됨에 따라, 외부 라이트 커맨드를 패스시키는 제 1 명령어 생성부; 및 라이트 래이턴시 신호에 응답하여, 상기 외부 라이트 커맨드를 지연시켜 출력하는 제 2 명령어 생성부;를 포함한다.
본 발명에 의하면, 웨이퍼 레벨의 라이트 테스트시 라이트 래이턴시와 무관 하게 즉시 내부 라이트 커맨드를 생성함으로써, 테스트에 소요되는 시간을 단축시킬 수 있다.
이는 제품 생산에 소요되는 시간을 절약할 수 있는 이점을 가져오며, 결과적으로 제품 단가를 낮출 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치의 명령어 디코더이다.
도 2에 도시한 것과 같이, 본 발명의 일 실시예에 의한 명령어 디코더(100)는 테스트 모드시 외부 라이트 커맨드(CMD_WT)에 응답하여 라이트 래이턴시와 무관한 명령어 펄스 신호를 출력하는 제 1 명령어 생성부(110)를 포함한다.
이에 더하여, 본 발명의 일 실시예에 의한 명령어 디코더(100)는 노멀 모드시 외부 라이트 커맨드(CMD_WT)에 응답하여 기 설정된 라이트 래이턴시에 따라 명령어 펄스 신호를 출력하는 제 2 명령어 생성부(120) 및 제 1 명령어 생성부(110)와 제 2 명령어 생성부(120)의 출력 신호 중 어느 하나(Data_sel)를 선택하여 내부 라이트 커맨드(Casp6-wt)로 출력하는 출력부(130)를 포함한다.
즉, 도 2에 도시한 명령어 디코더(100)는 테스트 모드 신호(TM)가 인에이블될 때, 라이트 래이턴시가 반영되지 않은 명령어 펄스 신호를 생성하며, 출력부(130)는 이를 내부 라이트 커맨드(Casp6_wt)로 출력하는 것이다. 따라서, 웨이 퍼 레벨의 테스트 모드시 라이트 래이턴시에 의한 불필요한 지연시간을 제거할 수 있게 된다.
도 3은 도 2에 도시한 명렁어 디코더의 회로도이다.
도 3을 참조하면, 제 1 명령어 생성부(110)는 테스트 모드 신호(TM)에 의해 구동되어 외부 라이트 커맨드(CMD_WT)를 패스 또는 차단하는 전송 게이트(112)를 포함한다. 테스트 모드 신호(TM)가 예를 들어 하이 레벨로 인에이블되면, 전송 게이트(112)는 외부 라이트 커맨드(CMD_WT)를 명령어 펄스 신호(Data_sel)로 출력한다.
한편, 제 2 명령어 생성부(120)는 기 설정된 라이트 래이턴시 값에 따라 외부 라이트 커맨드(CTM_WT)를 지연시켜 커맨드 래치 신호(data1~data6)를 출력하는 복수의 래이턴시 제어기(1201~1206) 및 각 래이턴시 제어기(1201~1206)의 출력단에 접속되며 적어도 1비트의 라이트 래이턴시 값(WL<1:6>)에 응답하여 래이턴시 제어기(1201~1206)에서 출력되는 커맨드 래치 신호(data1~data6)를 패스 또는 차단하는 복수의 전송 게이트(1211~1216)를 포함한다.
여기에서, 제 2 명령어 생성부(120)의 첫번째 단에 위치하는 래이턴시 제어기 1(1201)은 외부 라이트 커맨드(CMD_WT)를 소정시간 지연시킨다. 그리고, 이후 단에 위치하는 래이턴시 제어기2 내지 래이턴시 제어기6(1202~1206)는 앞 단의 래이턴시 제어기(1201~1205)에서 출력되는 커맨드 래치 신호(data1~data5)를 전달받아 지연시킨다. 즉, 기 설정된 라이트 래이턴시 값(WL<1:6>)에 따라 래이턴시 제어기의 뒷단으로 진행할수록 외부 라이트 커맨드(CMD_WT)의 지연시간이 증가하는 것이다.
또한, 각각의 전송 게이트(1211~1216)는 모드 레지스터 셋(미도시)으로부터 출력되는 라이트 래이턴시 값(WL<1:6>)에 따라 구동되며, 래이턴시 제어기(1201~1206)의 출력값(data1~data6)은 라이트 래이턴시 값(WL<1:6>)에 따라 턴온되는 전송 게이트를 통해 명령어 펄스 신호(Data_sel)로 출력된다.
그리고, 출력부(130)는 직렬 연결되는 복수의 인버터(IV1, IV2)로 구성되어, 제 1 명령어 생성부(110) 또는 제 2 명령어 생성부(120)에서 출력되는 명령어 펄스 신호(Data_sel) 중 하나를 내부 라이트 커맨드(Casp6_wt)로서 출력한다.
테스트 모드 신호(TM)가 인에이블되면 제 1 명령어 생성부(110)의 전송 게이트(112)가 턴온되고, 외부 라이트 커맨드(CMD_WT)는 전송 게이트(112) 및 출력부(130)를 통해 내부 라이트 커맨드(Casp6_wt)로 출력된다.
노멀 모드시에는 테스트 모드 신호(TM)가 디스에이블되며, 모드 레지스터 셋으로부터 출력되는 라이트 래이턴시에 의해 턴온되는 전송 게이트를 통해 외부 라이트 커맨드(CMD_WT)가 내부 라이트 커맨드(Casp6_wt)로 출력된다.
이와 같이, 본 발명에서는 웨이퍼 레벨의 테스트에 소요되는 시간을 단축시키기 위해, 라이트 테스트 동작시 라이트 래이턴시와 무관하게 내부 라이트 커맨드(Casp6_wt)를 생성하고, 이로부터 칼럼 선택 신호를 생성한다.
따라서, 불필요한 지연시간 없이 라이트 동작이 수행될 수 있어, 전류 소모량을 감소시킴은 물론 테스트를 고속으로 수행할 수 있다.
도 4는 본 발명에 적용되는 래이턴시 제어기의 회로도이다.
도 4에 도시한 것과 같이, 래이턴시 제어기는 클럭 신호(CLK) 및 그 상보신호(CLKb)에 의해 구동되어 외부 라이트 커맨드(CMD_WT)를 패스 또는 차단하는 제 1 전송 게이트(TG1), 제 1 전송 게이트(TG1)의 출력 신호를 소정시간 저장하는 제 1 래치(L1), 제어기는 클럭 신호(CLK) 및 그 상보신호(CLKb)에 의해 구동되어 제 1 래치(L1)의 출력 신호를 패스 또는 차단하는 제 2 전송 게이트(TG2) 및 제 2 전송 게이트(TG2)의 출력 신호를 소정시간 저장하는 제 2 래치(L2)를 포함한다.
도 4에 도시한 래이턴시 제어기는 일 예에 불과하며, 클럭 신호에 동기하여 외부 라이트 커맨드(CMD_WT)를 소정시간 래치한 후 출력할 수 있는 모든 가능한 회로로 구현할 수 있음은 물론이다.
도 5는 라이트 래이턴시값의 적용 여부에 따른 라이트 동작 속도를 비교하기 위한 타이밍도이다.
먼저, 도 5의 (a)는 라이트 래이턴시에 따라 라이트 테스트가 수행되는 경우의 타이밍도를 나타낸다. 외부 액티브 커맨드(CMD_ACT)가 인에이블됨에 따라 로우 어드레스(X)가 입력된다. 이어서 외부 라이트 커맨드(CMD_WT)가 인에이블됨에 따라 칼럼 어드레스(Y)가 입력된다.
그리고, 라이트 동작을 수행하기 위한 컬럼 선택 신호(Yi)는 모드 레지스터 셋에 기 설정된 라이트 래이턴시, 예를 들어 WL=1에 의한 값만큼 지연된 후 인에이블된다.
예를 들어 도 1을 참조하면, 라이트 래이턴시가 1인 경우(WL=1), 외부 라이트 커맨드(CMD_WT)는 래이턴시 제어부 1(11)에서 래치된 후, 제 1 전송 게이트(21) 를 통해 출력부(31)로 전달된다. 그리고, 출력부(31)에서 출력되는 내부 라이트 커맨드(Casp6_wt)는 칼럼 선택 신호 생성부로 입력되어 칼럼 선택 신호(Yi)가 생성된다. 따라서, 라이트 래이턴시(WL=1)에 의한 지연시간에 칼럼 선택 신호(Yi)를 생성하기 위한 내부 지연시간이 더해진 지연시간(D1)을 거친 후 칼럼 선택 신호(Yi)가 인에이블되므로, 라이트 테스트시 불필요한 지연시간(D1)이 발생함을 알 수 있다.
한편, 도 5의 (b)는 본 발명의 명령어 디코더에 의해 생성된 내부 라이트 커맨드(Casp6_wt)에 의해 컬럼 선택 신호(Yi)가 생성되는 타이밍도를 나타낸다.
외부 액티브 커맨드(CMD_ACT)가 인에이블됨에 따라 로우 어드레스(X)가 입력되고, 이후 외부 라이트 커맨드(CMD_WT)가 인에이블되면 칼럼 어드레스(Y)가 입력된다.
명령어 디코더(100)는 외부 라이트 커맨드(CMD_WT)를 입력받으며, 테스트 모드 신호(TM)가 인에이블되는 경우 외부 라이트 커맨드(CMD_WT)는 전송 게이트(112)를 통해 즉시 명령어 펄스 신호(Data_sel)로 출력된다.
명령어 펄스 신호(Data_sel)는 출력부(130)를 통해 내부 라이트 커맨드(Casp6_wt)로 출력되고, 이로부터 칼럼 선택 신호(Yi)가 생성된다.
즉, 테스트 모드시 외부 라이트 커맨드(CMD_WT)가 인에이블된 후, 라이트 래이턴시에 의한 지연시간 없이(WL=0), 도 3에 도시한 전송 게이트(112)를 통해 명령어 펄스 신호(Data_sel)가 출력된다. 따라서, 칼럼 선택 신호(Yi)를 생성하기 위해서는 칼럼 선택 신호 생성부에서 내부 라이트 커맨드(Casp6_wt)를 처리하는 데 필요한 내부 지연시간(D2)만이 필요할 뿐이다. 따라서, 칼럼 선택 신호(Yi)의 인에이블 시점은 도 5의 (a)와 비교할 때 1클럭 단축되는 것을 알 수 있다.
결국, 웨이퍼 레벨의 테스트 모드시 외부 라이트 커맨드(CMD_WT)가 인에이블된 후 즉시 데이터를 전달할 수 있어 테스트에 필요한 시간을 최소화시킬 수 있다.
이상에서 설명한 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 반도체 메모리 장치의 명령어 디코더,
도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치의 명령어 디코더,
도 3은 도 2에 도시한 명렁어 디코더의 회로도,
도 4는 본 발명에 적용되는 래이턴시 제어기의 회로도,
도 5는 라이트 래이턴시값의 적용 여부에 따른 라이트 동작 속도를 비교하기 위한 타이밍도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 명령어 디코더 110 : 제 1 명령어 생성부
120 : 제 2 명령어 생성부 130 : 출력부

Claims (8)

  1. 반도체 메모리 장치의 테스트 모드시, 라이트 래이턴시(Write Latency)에 무관하게 외부 라이트 커맨드를 제 1 명령어 펄스 신호로 출력하는 제 1 명령어 생성부를 포함하는 반도체 메모리 장치의 명령어 디코더.
  2. 제 1 항에 있어서,
    상기 테스트 모드는, 상기 반도체 메모리 장치의 웨이퍼 레벨 테스트 모드인 것을 특징으로 하는 반도체 메모리 장치의 명령어 디코더.
  3. 제 1 항에 있어서,
    노멀 모드시, 상기 라이트 래이턴시에 대응하여 상기 외부 라이트 커맨드를 지연시켜 제 2 명령어 펄스 신호로 출력하는 제 2 명령어 생성부를 더 포함하는 반도체 메모리 장치의 명령어 디코더.
  4. 제 3 항에 있어서,
    상기 제 1 명령어 펄스 신호 및 제 2 명령어 펄스 신호 중 어느 하나를 내부 라이트 커맨드로 출력하는 출력부를 더 포함하는 반도체 메모리 장치의 명령어 디코더.
  5. 제 1 항에 있어서,
    상기 제 1 명령어 생성부는, 테스트 모드 신호에 응답하여 상기 외부 라이트 커맨드를 패스 또는 차단하는 전송 게이트를 포함하는 반도체 메모리 장치의 명령어 디코더.
  6. 반도체 메모리 장치의 웨이퍼 레벨 테스트 모드 신호가 인에이블됨에 따라, 외부 라이트 커맨드를 패스시키는 제 1 명령어 생성부; 및
    라이트 래이턴시 신호에 응답하여, 상기 외부 라이트 커맨드를 지연시켜 출력하는 제 2 명령어 생성부;
    를 포함하는 반도체 메모리 장치의 명령어 디코더.
  7. 제 6 항에 있어서,
    상기 제 1 명령어 생성부 및 제 2 명령어 생성부 중 어느 하나의 출력 신호를 선택하여 내부 라이트 커맨드로 생성하는 출력부를 더 포함하는 반도체 메모리 장치의 명령어 디코더.
  8. 제 6 항에 있어서,
    상기 제 2 명령어 생성부는, 상기 라이트 래이턴시 신호에 대응하는 시간만큼 상기 외부 라이트 커맨드를 지연시키는 것을 특징으로 하는 반도체 메모리 장치의 명령어 디코더.
KR1020090070453A 2009-07-31 2009-07-31 반도체 메모리 장치의 명령어 디코더 KR20110012644A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090070453A KR20110012644A (ko) 2009-07-31 2009-07-31 반도체 메모리 장치의 명령어 디코더

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070453A KR20110012644A (ko) 2009-07-31 2009-07-31 반도체 메모리 장치의 명령어 디코더

Publications (1)

Publication Number Publication Date
KR20110012644A true KR20110012644A (ko) 2011-02-09

Family

ID=43772546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070453A KR20110012644A (ko) 2009-07-31 2009-07-31 반도체 메모리 장치의 명령어 디코더

Country Status (1)

Country Link
KR (1) KR20110012644A (ko)

Similar Documents

Publication Publication Date Title
KR102401526B1 (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
US7606089B2 (en) Data strobe signal generator for generating data strobe signal based on adjustable preamble value and semiconductor memory device with the same
US7801696B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
US7327613B2 (en) Input circuit for a memory device
KR100942953B1 (ko) 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치
US8023339B2 (en) Pipe latch circuit and semiconductor memory device using the same
JP5554476B2 (ja) 半導体記憶装置および半導体記憶装置の試験方法
JP4707962B2 (ja) アクセスタイムを短縮できる半導体メモリ装置
US20160314823A1 (en) Methods and apparatuses for command shifter reduction
US20150071009A1 (en) Semiconductor device
US8483005B2 (en) Internal signal generator for use in semiconductor memory device
US7835204B2 (en) Semiconductor memory device for generating column address
US8503251B2 (en) Semiconductor memory device having pipe latch circuit for storing output data during read operation and method for operating the same
US7995406B2 (en) Data writing apparatus and method for semiconductor integrated circuit
KR100757935B1 (ko) 반도체 메모리 장치의 프리 차지 회로
US8213246B2 (en) Semiconductor device
JP2001189078A (ja) 半導体記憶装置
KR20070002806A (ko) 반도체메모리소자
JP2009099156A (ja) フューズラッチ回路及びフューズラッチ方法
KR20110012644A (ko) 반도체 메모리 장치의 명령어 디코더
KR20070036637A (ko) 내부 어드레스 생성장치 및 그의 구동방법
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
US7755969B2 (en) Address receiving circuit for a semiconductor apparatus
KR100930413B1 (ko) 라이트 드라이버 제어 회로, 이를 포함하는 반도체 집적회로 및 라이트 드라이버 제어 신호 생성 방법
KR20110047894A (ko) 반도체 메모리장치의 카운터회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination