KR20050060741A - 플립 칩 패키지용 서브 마운트 및 그 제조 방법 - Google Patents

플립 칩 패키지용 서브 마운트 및 그 제조 방법 Download PDF

Info

Publication number
KR20050060741A
KR20050060741A KR1020030092448A KR20030092448A KR20050060741A KR 20050060741 A KR20050060741 A KR 20050060741A KR 1020030092448 A KR1020030092448 A KR 1020030092448A KR 20030092448 A KR20030092448 A KR 20030092448A KR 20050060741 A KR20050060741 A KR 20050060741A
Authority
KR
South Korea
Prior art keywords
solder
metal layer
metal
layer
electrode layer
Prior art date
Application number
KR1020030092448A
Other languages
English (en)
Inventor
김선호
송기창
김근호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030092448A priority Critical patent/KR20050060741A/ko
Publication of KR20050060741A publication Critical patent/KR20050060741A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 플립 칩 패키지용 서브 마운트 및 그 제조 방법에 관한 것으로, 솔더금속층 하부에 위치한 금속전극층의 일부영역을 본 발명에 따라 오버에칭시켜 형성한 홈 형상의 솔더댐공간을 통해 주변의 다른 금속전극층으로부터 분리하도록 하여, 플립칩 패키징시 솔더금속층을 용해시킬 때, 솔더가 하부의 금속전극층으로 퍼져 해당 영역을 웨팅(wetting)시키는 것을 방지한다.

Description

플립 칩 패키지용 서브 마운트 및 그 제조 방법{Sub-mount for use in flip-chip package and method for manufacturing the same}
본 발명은, 플립칩 패키징시 솔더금속층을 용해시킬 때, 솔더가 하부의 금속전극층으로 퍼져 해당 영역을 웨팅시키는 것을 방지하도록 하는, 플립 칩 패키지용 서브 마운트 및 그 제조 방법에 관한 것이다.
일반적으로, 인터넷의 수요가 증가하고 정보저장량이 폭발적으로 증가하는 시대적인 요구에 맞추어 광 기술에 대한 발전이 지속적으로 이루어지고 있으며, 더불어 광 통신 및 광 기록 매체 등에 사용되는 광 소자 및 그와 관련된 제반기술에 관한 연구도 활발히 진행되고 있는데, 특히 광 소자를 효율적으로 결합하는 패키징 기술이 중요한 항목으로 대두되고 있다.
이에 가장 주목받고 있는 패키징 기술이 플립칩(flip-chip)패키징 방식인데, 이러한 플립칩 패키징 방식은 패키지의 크기를 줄이며 열 방출을 용이하게 하고 더불어 광소자 등의 디바이스에 대한 전기적 특성을 향상시키기 위해 개발된 기술로 솔더와 같은 소정의 접착물질을 이용해 광소자 등을 접합하는 방식인데, 도 1a 내지 도 1b는 일반적인 플립칩 패키지 방식을 예로 들어 나타낸 도면이다.
이에 도시된 바와 같이, 일반적인 플립칩 패키지 방식은, 기판(100)과, 접촉활성층(110), 솔더확산방지층(120), 금속전극층(130)이 순차적으로 형성되어 이루어지는 서브마운트에서 그 서브마운트의 금속전극층(130) 상단에 접착 물질로 사용하는 솔더금속(140)을 증착한다(도 1a). 그런 후 광소자(200)의 양극패드(210)와 음극패드(220)를 그 솔더금속(140) 상면에 위치시킨 다음, 소정의 온도 이상으로 열을 가해 솔더금속을 용해시키고, 일정시간동안 압력을 가한 후 냉각시키게 되면 서브마운트와 소정의 광소자와의 접합이 이루어진다(도 1b).
하지만, 이러한 플립칩 패키징 방식은, 솔더금속을 용해시킬 때 원하지 않는 위치로 솔더금속이 퍼져 그 부위를 웨팅(wetting)시키는데 이는 소자에 따라 치명적인 결함을 유발할 수 있다.
그래서, 이를 방지하고자 종래의 서브마운트에는 솔더금속 주위에 솔더댐(solder dam)을 별도로 형성하여 왔는데, 이러한 솔더댐이 형성된 서브마운트 구조는 도 2에 도시된 바와 같이, 금속전극층(130) 상부 일부에 형성되는 솔더금속(140) 주위로 솔더댐(150)을 형성하여, 접합시 솔더금속(140)이 용해될 때 그것이 금속전극층(130)으로 퍼져 해당 영역을 웨팅시키는 것을 방지하게 된다.
하지만, 이러한 종래의 서브마운트는, 용해된 솔더금속이 점선으로 된 화살표 방향과 같이 금속전극층상부로 퍼지는 것은 막을 수 있으나, 그 용해된 솔더금속이 솔더댐 하부의 금속전극층으로 퍼져(실선의 화살표 ->) 해당 영역을 웨팅(wetting)시키는 것은 막을 수 없으며, 결국에는 그로 인해 발생되는 소자의 치명적인 결함 역시 방지할 수 없게 되는 문제점이 있다.
이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로,플립칩 패키징시 솔더금속층을 용해시킬 때, 솔더가 하부의 금속전극층으로 퍼져 해당 영역을 웨팅시키는 것을 방지하도록 하는, 플립 칩 패키징용 서브마운트 및 그 제조방법을 제공하는데 그 목적이 있다.
이러한 목적에 따라 본 발명은, 솔더금속층 하부에 위치한 금속전극층의 일부영역을 본 발명에 따라 오버에칭시켜 형성한 홈 형상의 솔더댐공간을 통해 주변의 다른 금속전극층으로부터 분리하도록 함으로써, 솔더금속층의 용해시에 그 솔더금속이 주변의 다른 금속층으로 퍼져 해당 금속전극층 영역이 웨팅(wetting)되지 않게 하고자 한다.
이를 위해 본 발명에서는, 기판상부에 접촉활성층, 솔더확산방지층, 제1금속전극층을 순차적으로 증착하고 상기 제1금속전극층부터 접촉활성층까지 수직방향으로 일부 영역을 식각하여 기판의 일부를 노출하고;
상기 제1과정에서 노출시킨 기판과 제1금속전극층을 포함하는 상부에 마스크물질을 도포하고 패터닝하여 솔더패턴을 형성하며;
상기 제2과정에서 형성한 솔더패턴을 마스크로 하여 상기 제1금속전극층을 에칭하되, 소정의 폭만큼 횡방향으로 제1금속층을 오버에칭하고;
상기 제3과정에서 오버에칭한 영역을 제외한 나머지 제1금속층의 에칭영역에, 상기 솔더패턴을 마스크로 하여, 제2금속전극층과 솔더금속층을 순차적으로 형성하고 솔더패턴을 제거함으로써, 종래에 비해 개량된 구조를 가진 서브마운트를 개시한다.
특히, 상기 마스크물질로는, 네거티브 포토 레지스트(negative PR)를 사용하고, 상기 제1금속전극층과 제2금속전극층은 동일한 금속재질로 형성하되, Pt나 Ti 또는 Cr 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.
먼저, 도 3a 내지 도 3e를 참조하여 본 발명에 따른 플립칩 패키지용 서브마운트 제조방법에 대해 설명한다.
상기 도 3a에 도시된 바와 같이, 본 발명에 따른 서브마운트 제조방법은 기판(100)상부에 접촉활성층(110), 솔더확산방지층(120), 제1금속전극층(130)을 순차적으로 증착하고, 상기 제1금속전극층(130)부터 접촉활성층(110)까지 수직방향으로 소정의 식각홈에 대응되는 일영역을 식각하여 기판(100)의 일부를 노출시키는데, 상기 식각홈은 접합소자의 양극패드와 본딩되는 부위와 그 음극패드와 본딩된는 부위를 이격 및 분리시키는데, 이는 공지/공용 기술에 속하는 것으로 상세한 설명은 여기서 생략한다.
다음, 상기 노출시킨 기판(100)과 제1금속전극층(130)을 포함하는 상부에 감광성 마스크물질(300)을, 예컨대 네거티브 포토레지스트(negative PR)를 도포하고 패터닝하여 소정의 솔더패턴을 형성한다(도 3b).
그런 후, 이렇게 형성한 솔더패턴을 마스크(mask)로 하여 상기 제1금속전극층을 에칭하는데, 이 때 본 발명의 기술적 사상에 따라 제1금속전극층을 소정의 폭만큼 횡방향으로 오버에칭(over etching)한다(도 3c).
즉, 상기 솔더패턴을 마스크(mask)로 하여 상기 제1금속층(130)을 습식식각하는데, 이 때 상기 솔더패턴 형성시 남아 있는 마스크물질 하부의 제1금속층(130)을 원하는 폭만큼 횡방향으로 오버에칭하는데, 통상의 습식식각 특성이 가지는 등방성 식각특성으로 인해 제1금속전극층(130)이 오버에칭되는 폭은 그 원주방향에 관계없이 일정한데, 이러한 일정 폭으로 인해 후속공정에서 형성되는 제2금속전극층 주위에는 일정한 폭을 가진 홈 형상의 솔더댐영역이 형성된다. 더불어 그 폭은 습식식각 시간에 따라 결정됨으로 그 시간을 원하는 폭에 맞추어 적절히 조절하는 것이 바람직한데, 이는 종래 기술에 속하는 것으로 그에 대한 상세한 설명은 여기서 생략한다.
한편, 본 발명의 기술적 사상에 따라 제1금속전극층(130)을 에칭시키되, 특히 마스크물질의 하부에 위치한 제1금속전극층(130)의 일영역을 횡방향으로 오버에칭시키고 나면, 상기 솔더패턴을 마스크(mask)로 하여 스퍼터링(sputtering)이나 이베포레이션(evaporation)과 같은 증착법 등을 이용해 소정의 전극용 금속물질과 솔더금속물질을 원하는 두께만큼 순차적으로 증착한다.
그 결과, 증착시 나타나는 금속원자의 직진성으로 인해 도 3d에 도시된 바와 같이, 제1금속전극층(130)이 에칭되어 제거된 영역에는 제2금속전극층(310)과 솔더금속층(140)이 형성되고, 이와 달리, 제1금속전극층(130)이 오버에칭되어 제거된 영역에는 제2금속전극층(310)과 솔더금속층(140)이 형성되지 않아 이로 인해 제1금속전극층(130)과 제2금속전극층(310)은 종래의 솔더댐과 같은 역할을 하는, 홈 형상의 솔더댐영역을 통해 분리된다.
그리고, 이러한 홈 형상의 솔더댐영역을 통한 분리는 플립칩 패키징시 제2금속전극층(310) 상부에 형성된 솔더금속층을 용해시킬 때 그 솔더금속이 퍼져 그 주위가 웨팅(weting)되는 것을 방지하게 되는데, 가능한 상기 제1금속층(130)과 제2금속층(310)은 동일한 금속으로 형성하는 것이 바람직한데, 특히 Pt, Ti, Cr 중에서 선택된 어느 하나를 사용하는 것이 바람직하다.
마지막으로, 전술한 바와 같이, 제1금속전극(130)을 에칭시킨 영역중에서, 오버에칭시킨 영역을 제외한 나머지 에칭영역에, 제2금속전극층(310)과 솔더금속층(140)이 순차적으로 형성되면 솔더패턴과, 그 상부에 증착된 제2금속물질과 솔더금속물질을 제거하여(도 3e) 본 발명을 종료한다.
이와 같이, 본 발명에 따른 플립칩 패키지용 서브마운트 제조방법은,솔더금속층 하부에 위치한 금속전극층을 홈 형상의 솔더댐영역을 통해 주변의 다른 금속층으로부터 분리함으로써, 플립칩 패키징시 솔더금속층을 용해시킬 때, 그 솔더금속이 금속층으로 퍼져 그 주위를 웨팅(weting)시킴으로써 발생되는 소자의 치명적인 결함을 방지할 수 있도록 한다.
이렇게 형성된 본 발명의 플립칩 패키지용 서브마운트는 도 4에 도시된 바와 같이 이루어지는데, 도 4는 본 발명에 따른 플립칩 패키지용 서브마운트의 사시도이고, 도 5는 상기 도 4를 A-A'으로 자른 부분단면도이다.
상기 도 4에 도시된 바와 같이, 본 발명에 따른 플립칩 패키지용 서브마운트는, 소정의 식각홈을 통해 소자의 양극패드와 접합하는 부위와 그 음극패드와 접합하는 부위가 이격 및 분리되는 구조로 되는데, 이는 공지/공용 기술에 속하는 것으로 상세한 설명은 여기서 생략한다.
한편, 본 발명의 기술적 사상에 따라, 솔더금속층(140) 하부에 위치한 제2금속전극층(310)과 제1금속전극층(130)은, 제1금속전극층(130)을 오버에칭시킴에 따라 형성된 소정의 솔더댐공간(S1, S2)을 통해, 상호간에 분리되며 해당 영역 즉 솔더댐영역(S1, S2)에는 솔더확산방지층(120)이 노출되는데, 특히 도 5에 도시된 바와 같이, 상기 솔더댐영역(S1, S2)은, 제2금속전극층(310) 주위로, 습식식각의 등방성 식각 특성으로 인해, 동일한 크기(W)로 형성되는 구조를 가지게 된다.
마지막으로, 도 6을 참조하여 본 발명의 사용상태도를 설명한다.
상기 도 6에 도시된 바와 같이, 플립칩 패키징을 위해 본 발명의 서브 마운트 상단 일부에 형성된 솔더금속층 상부에, 특정 소자(200)의 양극패드(210)와 음극패드(220)를 위치시키고, 소정의 온도 이상으로 열을 가해 솔더금속을 용해시킨 다음, 일정시간동안 압력을 가하고 냉각시키게 되면 서브마운트 상단 일부에 형성된 솔더금속층(140-1, 140-2)과 해당 패드(210, 220)간에 본딩(bonding)이 이루어진다.
이 때, 즉, 솔더금속층(140-1, 140-2)을 용해시킬 때, 본 발명에 따라 오버에칭시켜 형성한 홈 형상의 솔더댐공간(S1, S2)을 통해 주변금속층인 제1금속층(130)과 솔더금속하부에 위치한 제2금속층(310)이 분리되어 있기 때문에, 솔더금속이 주변의 다른 금속전극층으로 퍼져 해당 금속전극층 영역을 웨팅(wetting)시키지 않게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 플립칩 패키지용 서브마운트 제조방법은, 솔더금속층 하부에 위치한 금속전극층을 홈 형상의 솔더댐영역을 통해 주변의 다른 금속전극층으로부터 분리함으로써, 플립칩 패키징시 솔더금속층을 용해시킬 때, 그 솔더금속이 주변의 다른 금속층으로 퍼져 해당 영역을 웨팅(wetting)시킴으로써 발생되는 소자의 치명적인 결함을 방지할 수 있는 효과가 있다.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1a 내지 도 1b는 일반적인 플립칩 패키지 방법을 설명하기 위한 도면,
도 2는 일반적인 플립칩 패키지용 서브마운트를 도시한 도면,
도 3a와 도 3e는 본 발명에 따른 플립칩 패키지용 서브마운트 제조방법을 공정순서대로 도시한 도면,
도 4는 본 발명에 따른 플립칩 패키지용 서브마운트를 도시한 도면,
도 5는 도 4에 도시된 본 발명의 서브마운트의 부분단면도,
도 6은 본 발명의 플립칩 패키지용 서브마운트의 사용상태도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 기판 110 : 접촉활성층
120 : 솔더확산방지층 130 : 제1금속전극층
140 : 솔더금속층 300 : 감광막
310 : 제2금속전극층 S1, S2 : 솔더댐영역

Claims (5)

  1. 기판상부에 접촉활성층, 솔더확산방지층, 제1금속층을 순차적으로 증착하고 상기 제1금속층부터 접촉활성층까지 수직방향으로 일부 영역을 식각하여 기판의 일부를 노출하는 제1과정;
    상기 제1과정에서 노출시킨 기판과 제1금속층을 포함하는 상부에 마스크물질을 도포하고 패터닝하여 솔더패턴을 형성하는 제2과정;
    상기 제2과정에서 형성한 솔더패턴을 마스크로 하여 상기 제1금속층을 에칭하되, 소정의 폭만큼 횡방향으로 제1금속층을 오버에칭하는 제3과정;
    상기 제3과정에서 오버에칭한 영역이외의 제1금속층 에칭영역에, 상기 솔더패턴을 마스크로 하여, 제2금속층과 솔더금속층을 순차적으로 형성하는 제4과정을 포함하여 이루어지는, 플립칩 패키지용 서브마운트 제조방법.
  2. 제 1 항에 있어서, 상기 마스크 물질은;
    네거티브 포토 레지스트(negtive PR)인 것을 특징으로 하는, 플립칩 패키지용 서브 마운트 제조방법.
  3. 제 1 항에 있어서, 상기 제1금속층과 제2금속층은;
    동일한 금속재질로 이루어지는 것을 특징으로 하는, 플립칩 패키지용 서브마운트 제조방법.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 금속은;
    Pt, Ti, Cr 중에서 선택된 어느 하나인 것을 특징으로 하는, 플립칩 패키지용 서브마운트 제조방법.
  5. 기판상부에 접촉활성층, 솔더확산방지층, 제1금속층을 순차적으로 증착하고 상기 제1금속층부터 접촉활성층까지 수직방향으로 일부 영역을 식각하여 기판의 일부를 노출하고;
    상기 제1과정에서 노출시킨 기판과 제1금속층을 포함하는 상부에 마스크물질을 도포하고 패터닝하여 솔더패턴을 형성하고;
    상기 제2과정에서 형성한 솔더패턴을 마스크로 하여 상기 제1금속층을 에칭하되, 소정의 폭만큼 횡방향으로 제1금속층을 오버에칭하고;
    상기 제3과정에서 오버에칭한 영역이외의 제1금속층 에칭영역에, 상기 솔더패턴을 마스크로 하여, 제2금속층과 솔더금속층을 순차적으로 형성하여 제조된, 플립칩 패키지용 서브마운트.
KR1020030092448A 2003-12-17 2003-12-17 플립 칩 패키지용 서브 마운트 및 그 제조 방법 KR20050060741A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030092448A KR20050060741A (ko) 2003-12-17 2003-12-17 플립 칩 패키지용 서브 마운트 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092448A KR20050060741A (ko) 2003-12-17 2003-12-17 플립 칩 패키지용 서브 마운트 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050060741A true KR20050060741A (ko) 2005-06-22

Family

ID=37253420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092448A KR20050060741A (ko) 2003-12-17 2003-12-17 플립 칩 패키지용 서브 마운트 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050060741A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183673B2 (en) 2008-10-21 2012-05-22 Samsung Electronics Co., Ltd. Through-silicon via structures providing reduced solder spreading and methods of fabricating the same
CN113488495A (zh) * 2021-06-16 2021-10-08 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183673B2 (en) 2008-10-21 2012-05-22 Samsung Electronics Co., Ltd. Through-silicon via structures providing reduced solder spreading and methods of fabricating the same
CN113488495A (zh) * 2021-06-16 2021-10-08 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Similar Documents

Publication Publication Date Title
CN100440655C (zh) 半导体激光二极管及其制造方法
JPH10256511A (ja) 半導体デバイスの製造方法
KR20050033456A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JPH098082A (ja) ハンダボンディングの方法
KR20050060741A (ko) 플립 칩 패키지용 서브 마운트 및 그 제조 방법
KR100526059B1 (ko) 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법
US6348414B1 (en) Method for forming fine metal patterns by using damascene technique
KR100897720B1 (ko) 액정표시장치의 제조방법
JPH0567847A (ja) 半導体装置の製造方法
JP3307262B2 (ja) 半田バンプの形成方法
KR100313957B1 (ko) 커패시터 제조방법
KR101184714B1 (ko) 반도체 소자의 패드 형성방법
JP4873179B2 (ja) 半導体装置の製造方法
KR100477900B1 (ko) 반도체소자의전하저장전극형성방법
TWI392070B (zh) 半導體元件暨嵌埋有半導體元件之封裝基板及其製法
US6979906B2 (en) Solder on a sloped surface
KR100230735B1 (ko) 반도체 소자의 제조방법
JPH08250804A (ja) 半導体レーザ装置の製造方法
JP2005302981A (ja) 半導体装置の製造方法
JPH05102160A (ja) 半導体装置およびその製造方法
KR100359852B1 (ko) 반도체 장치의 퓨즈 및 패드 노출방법
KR100247700B1 (ko) 반도체장치의 제조방법
KR100214851B1 (ko) 반도체 디바이스의 금속 배선 형성 방법
CN112885799A (zh) 半导体结构及其制作方法
JP2937675B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination