KR100359852B1 - 반도체 장치의 퓨즈 및 패드 노출방법 - Google Patents
반도체 장치의 퓨즈 및 패드 노출방법 Download PDFInfo
- Publication number
- KR100359852B1 KR100359852B1 KR1020000011265A KR20000011265A KR100359852B1 KR 100359852 B1 KR100359852 B1 KR 100359852B1 KR 1020000011265 A KR1020000011265 A KR 1020000011265A KR 20000011265 A KR20000011265 A KR 20000011265A KR 100359852 B1 KR100359852 B1 KR 100359852B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- pad
- insulating film
- semiconductor device
- exposing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 패드 및 퓨즈 노출방법에 관한 것으로, 종래 반도체 장치의 패드 및 퓨즈 노출방법은 복수의 패드 또는 퓨즈부 각각을 독립적으로 노출시켜, 각 패드와 인접한 패드 또는 퓨즈부와 인접한 퓨즈부 사이에 얇은 절연막을 잔존시킴으로써, 후속공정에서 잔존하는 절연막의 쓰러짐 현상이 발생하여, 쓰러진 절연막이 와이어의 본딩 또는 퓨즈커팅의 마스크로 작용하여 반도체 장치의 특성을 열화시키는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 복수의 퓨즈부 또는 복수의 패드부가 형성된 반도체 장치의 상부에 절연막을 증착하고, 그 절연막의 일부를 제거하여 퓨즈부 또는 패드부를 노출시킴으로써, 퓨즈부를 선택적으로 커팅할 수 있도록함과 아울러 패드에 와이어 본딩을 할 수 있도록 하는 반도체 장치의 패드 및 퓨즈 노출방법에 있어서, 상기 제거되는 절연막은 다수의 퓨즈부 또는 패드부 중 선택된 하나의 퓨즈부 또는 패드부와, 그 선택된 퓨즈부 또는 패드부와 인접한 퓨즈부 또는 패드부상에 위치함과 아울러 그 인접한 퓨즈부 또는 패드부의 경계영역에 위치한 절연막을 제거하여, 패드부와 패드부 사이 또는 퓨즈부와 퓨즈부 사이에 얇은 절연막을 잔존시키지 않음으로써, 잔존하는 절연막의 쓰러짐 현상에 의해 와이어 본딩이 용이하지 않거나, 퓨즈를 커팅하지 못하는 경우를 방지하여 반도체 장치의 특성열화를 방지하는 효과가 있다.
Description
본 발명은 반도체 장치의 퓨즈 및 패드 노출방법에 관한 것으로, 특히 퓨즈의 절단될 영역 또는 배선이 연결될 패드의 상부측에 절연막이 잔존하는 것을 방지하여 반도체 장치의 특성이 열화되는 것을 방지하는데 적당하도록 한 반도체 장치의 퓨즈 및 패드 노출방법에 관한 것이다.
도1은 절연막의 일부를 제거하여 복수의 패드부와 퓨즈부의 일부를 노출시키느 반도체 장치의 평면도로서, 이에 도시한 바와 같이 복수의 패드부(1)와 복수의 퓨즈부(2)가 형성된 반도체 기판의 상부전면에 절연막(3)을 증착하는 단계와; 습식각공정으로 상기 절연막(3)의 일부를 제거하여 상기 복수의 패드부(1)각각을 독립적으로 노출시킴과 아울러 상기 복수의 퓨즈부(2) 각각을 노출시키는 단계로 이루어진다.
이하, 상기와 같은 종래 반도체 장치의 퓨즈 및 패드 노출방법을 좀 더 상세히 설명한다.
먼저, 반도체 소자가 형성된 기판 상에 절연막을 증착하고, 그 절연막을 통해 상기 반도체 소자의 특정영역 또는 그 반도체 소자에 연결되는 배선에 접속되는 다수의 패드부(1)와 반도체 메모리셀의 구제에 사용되는 다수의 퓨즈를 포함하는 다수의 퓨즈부(2)를 형성한다.
그 다음, 상기 구조의 상부전면에 절연막(3)을 증착한다. 이때의 절연막(3)은퓨즈부(2)와 패드부(1) 하부측의 절연막을 보호하여 나아가 반도체 장치의 손상을 방지하기 위한 것이다.
이때, 절연막(3)은 퓨즈부(2)에 포함된 퓨즈를 사용자의 선택에 따라 단선시킬 수 있도록 퓨즈부(2)를 노출시켜야 하며, 패드부(1)에 외부로 부터의 배선을 접속시키기 위해 그 일부를 제거해야 한다.
그 다음, 상기 퓨즈부(2)와 패드부(1)를 노출시키기 위해 상기 절연막(3)의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 상기 복수의 퓨즈부(2)와 패드부(1) 각각의 상부에 위치하는 절연막(3)을 노출시킨다.
그 다음, 노출된 절연막(3)을 습식식각하여 상기 퓨즈부(2)와 패드부(1) 각각을 선택적으로 노출시킨다.
이때, 상기 패드부(1)와 인접한 패드부(1)의 경계부분과, 퓨즈부(2)와 인접한 퓨즈부(2)의 사이에는 얇은 절연막(3)이 잔존한다.
이와 같이 얇은 절연막(3)이 잔존하는 경우, 이후의 공정에서 잔존하는 얇은 절연막(3)이 퓨즈부(2) 또는 패드부(1)의 상부측으로 무너지는 현상이 발생할 수 있으며, 이와 같은 현상이 발생하면 패드부(1)에 배선을 접속할때, 접속되지 않거나 저항이 커지는 경우가 발생할 수 있다.
또한 퓨즈부(2)를 선택적으로 커팅하기 위한 공정에서 상기 무너진 절연막(3)이 퓨즈부(2)의 단선을 방해하는 역할을 하여 정확한 셀 구제 동작을 수행할 수 없게 된다.
상기한 바와 같이 종래 반도체 장치의 패드 및 퓨즈 노출방법은 복수의 패드 또는 퓨즈부 각각을 독립적으로 노출시켜, 각 패드와 인접한 패드 또는 퓨즈부와 인접한 퓨즈부 사이에 얇은 절연막을 잔존시킴으로써, 후속공정에서 잔존하는 절연막의 쓰러짐 현상이 발생하여, 쓰러진 절연막이 와이어의 본딩 또는 퓨즈커팅의 마스크로 작용하여 반도체 장치의 특성을 열화시키는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 패드 및 퓨즈의 사이에 절연막을 잔존시키지 않은 반도체 장치의 패드 및 퓨즈 노출방법을 제공함에 그 목적이 있다.
도1은 종래 퓨즈부와 패드부가 노출된 반도체 장치의 평면도.
도2는 본 발명 퓨즈부와 패드부가 노출된 반도체 장치의 평면도.
***도면의 주요 부분에 대한 부호의 설명***
1:패드부 2:퓨즈부
3:절연막
상기와 같은 목적은 복수의 퓨즈부 또는 복수의 패드부가 형성된 반도체 장치의 상부에 절연막을 증착하고, 그 절연막의 일부를 제거하여 퓨즈부 또는 패드부를 노출시킴으로써, 퓨즈부를 선택적으로 커팅할 수 있도록함과 아울러 패드에 와이어 본딩을 할 수 있도록 하는 반도체 장치의 패드 및 퓨즈 노출방법에 있어서, 상기 제거되는 절연막은 다수의 퓨즈부 또는 패드부 중 선택된 하나의 퓨즈부 또는 패드부와, 그 선택된 퓨즈부 또는 패드부와 인접한 퓨즈부 또는 패드부상에 위치함과 아울러 그 인접한 퓨즈부 또는 패드부의 경계영역에 위치한 절연막을 제거함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 절연막의 일부를 제거하여 패드부 및 퓨즈부를 노출시킨 본 발명의 평면도로서, 이에 도시한 바와 같이 기판상에 복수의 패드부(1)와 복수의 퓨즈부(2)를 형성한 후, 그 상부전면에 절연막(3)을 증착하는 단계와; 상기 복수의 패드부(1) 및퓨즈부(2)를 선택된 하나의 패드부(1) 또는 퓨즈부(2)와 인접한 패드부(1) 또는 퓨즈부(2)의 전면이 노출되도록 식각하여 인접한 패드부(1) 또는 퓨즈부(2)와의 경계에 절연막(3)이 잔존하지 않도록 하는 단계로 구성된다.
이하, 상기와 같이 구성된 본 발명을 좀 더 상세히 설명하면 다음과 같다.
먼저, 반도체 소자가 형성된 기판 상에 절연막을 증착하고, 그 절연막을 통해 상기 반도체 소자의 특정영역 또는 그 반도체 소자에 연결되는 배선에 접속되는 다수의 패드부(1)와 반도체 메모리셀의 구제에 사용되는 다수의 퓨즈를 포함하는 다수의 퓨즈부(2)를 형성한다.
그 다음, 상기 구조의 상부전면에 절연막(3)을 증착한다.
그 다음, 상기 절연막(3)의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 패턴을 형성한 후, 그 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 선택된 하나의 퓨즈부(2) 또는 패드부(1)와 그 퓨즈부(2) 또는 패드부(1)와 인접한 다른 퓨즈부(2) 또는 패드부(1)를 노출시킨다.
이와 같이 본 발명은 패드부(1) 또는 퓨즈부(2)와 그에 인접한 패드부(1) 또는 퓨즈부(2)의 경계영역에 위치하는 절연막(3)을 모두 식각함으로써, 얇게 잔존하는 절연막(3)이 쓰러지는 현상을 방지하게 된다.
상기한 바와 같이 본 발명 반도체 장치의 패드 및 퓨즈 노출방법은 하나의 퓨즈부 또는 패드부와 그에 인접한 다른 퓨즈부 또는 패드부의 상부 및 그 경계부의 절연막을 모두 식각하여 패드부와 패드부 사이 또는 퓨즈부와 퓨즈부 사이에 얇은절연막을 잔존시키지 않음으로써, 잔존하는 절연막의 쓰러짐 현상에 의해 와이어 본딩이 용이하지 않거나, 퓨즈를 커팅하지 못하는 경우를 방지하여 반도체 장치의 특성열화를 방지하는 효과가 있다.
Claims (1)
- 복수의 퓨즈부 또는 복수의 패드부가 형성된 반도체 장치의 상부에 절연막을 증착하고, 그 절연막의 일부를 제거하여 퓨즈부 또는 패드부를 노출시킴으로써, 퓨즈부를 선택적으로 커팅할 수 있도록함과 아울러 패드에 와이어 본딩을 할 수 있도록 하는 반도체 장치의 패드 및 퓨즈 노출방법에 있어서, 상기 제거되는 절연막은 다수의 퓨즈부 또는 패드부 상에 위치함과 아울러 퓨즈부와 퓨즈부의 사이영역 및 패드부와 패드부 사이영역의 상부에 위치하는 절연막인 것을 특징으로 하는 반도체 장치의 패드 및 퓨즈 노출방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000011265A KR100359852B1 (ko) | 2000-03-07 | 2000-03-07 | 반도체 장치의 퓨즈 및 패드 노출방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000011265A KR100359852B1 (ko) | 2000-03-07 | 2000-03-07 | 반도체 장치의 퓨즈 및 패드 노출방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010087507A KR20010087507A (ko) | 2001-09-21 |
| KR100359852B1 true KR100359852B1 (ko) | 2002-11-07 |
Family
ID=19652846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000011265A KR100359852B1 (ko) | 2000-03-07 | 2000-03-07 | 반도체 장치의 퓨즈 및 패드 노출방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100359852B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915783B2 (en) * | 1999-12-03 | 2005-07-12 | Siemens Dematic Ag | Method for the damping of mechanical vibrations in the drive train of an internal combustion engine |
-
2000
- 2000-03-07 KR KR1020000011265A patent/KR100359852B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915783B2 (en) * | 1999-12-03 | 2005-07-12 | Siemens Dematic Ag | Method for the damping of mechanical vibrations in the drive train of an internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010087507A (ko) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652443B1 (ko) | 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법 | |
| EP0128675B1 (en) | A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening | |
| US5550399A (en) | Integrated circuit with windowed fuse element and contact pad | |
| KR100258168B1 (ko) | 퓨즈 절단을 위한 개구부를 가지는 반도체 장치 | |
| KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
| JP2006196899A5 (ko) | ||
| US8178393B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR100359852B1 (ko) | 반도체 장치의 퓨즈 및 패드 노출방법 | |
| JP4248355B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100526059B1 (ko) | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 | |
| KR20000066340A (ko) | 반도체 소자의 배선 형성 방법 | |
| JP2005354046A (ja) | 半導体装置の製造方法 | |
| KR100281031B1 (ko) | 감광성 소프트 패시베이션층을 갖춘 집적회로 | |
| KR100358567B1 (ko) | 반도체소자의 제조방법 | |
| KR100696762B1 (ko) | 반도체 제조 방법 | |
| KR100595856B1 (ko) | 반도체 소자 제조 방법 | |
| KR100560968B1 (ko) | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법 | |
| US20090194890A1 (en) | Integrated Circuit and Memory Module | |
| KR100680935B1 (ko) | 반도체 패드영역 및 퓨즈영역 형성방법 | |
| KR100709454B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2004342922A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100419054B1 (ko) | 반도체메모리소자의제조방법 | |
| KR100307488B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR960009195A (ko) | 반도체장치 및 그의 제조방법 | |
| KR100304973B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |