KR20050057208A - 반도체 집적회로용 절연막 연마제 조성물 및 반도체 집적회로의 제조방법 - Google Patents

반도체 집적회로용 절연막 연마제 조성물 및 반도체 집적회로의 제조방법 Download PDF

Info

Publication number
KR20050057208A
KR20050057208A KR1020057003821A KR20057003821A KR20050057208A KR 20050057208 A KR20050057208 A KR 20050057208A KR 1020057003821 A KR1020057003821 A KR 1020057003821A KR 20057003821 A KR20057003821 A KR 20057003821A KR 20050057208 A KR20050057208 A KR 20050057208A
Authority
KR
South Korea
Prior art keywords
rare earth
polishing
cerium oxide
semiconductor integrated
integrated circuit
Prior art date
Application number
KR1020057003821A
Other languages
English (en)
Inventor
사치에 신마루
히로유키 가미타니
아츠시 하야시
가츠유키 츠기타
Original Assignee
아사히 가라스 가부시키가이샤
세이미 케미칼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤, 세이미 케미칼 가부시끼가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20050057208A publication Critical patent/KR20050057208A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 절연막을 반도체 집적 회로에서 사용하고, 그 표면의 연마에, 물과, 희토류 수산화물, 희토류 불화물, 희토류 옥시불화물, 산화세륨 이외의 희토류 산화물 및 이들의 복합 화합물로 이루어지는 군에서 선택되는 1종 이상의 특정 희토류 화합물의 입자를 포함하는 연마제 조성물 또는, 상기 조성에 다시 산화 세슘 입자를 포함하는 연마제 조성물을 사용한다. 크랙, 스크래치, 막박리 등의 결함이 없거나 또는 적은 고품질의 연마 표면을 부여하는 것이 가능해진다.

Description

반도체 집적회로용 절연막 연마제 조성물 및 반도체 집적회로의 제조방법{POLISHING AGENT COMPOSITION FOR INSULATING FILM FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에서의 소자간 분리영역 (STI：Shallow Trench Isolation) 이나 층간 절연, 특히 후자에 사용되는 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 이루어지는 절연막을 평탄화하기 위한 연마에 사용할 수 있는 연마기술 및 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성되는 절연막을 연마하는 단계를 포함하는 반도체 집적회로의 제조방법에 관한 것이다.
최근, 반도체 집적회로는 저전력화, 고속화를 위하여 급격한 고밀도화, 고집적화가 요구되고 있으며, 회로의 다층화와 구리, 알루미늄 등에 의한 배선 패턴의 미세화가 실시되고 있다.
회로의 다층화에서는, 노광 등에 의해 회로가 형성된 표면에 요철이 있으면, 그 상방에 다층화된 회로는 그 요철의 영향을 받는다. 이 영향은 위쪽 층의 배선패턴으로 갈수록 커, 포토리소그래피의 해상도와 초점심도의 양립이 곤란해지거나 회로의 단선 등의 불량이 일어나는 등의 요인이 된다.
이 때문에, 반도체기판 상에 형성된 절연막을 CMP (Chemical Mechanical Polishing) 에 의해 평탄화하고, 다시 그 위에 포토리소그래피에 의해 새로운 배선을 광학 노광하여 회로를 형성하여, 이 조작을 반복함으로써 회로가 겹쳐져 있다.
이 CMP 에서는, 연마 표면의 요철을 가능한 한 단시간에 연마할 수 있는 동시에 연마 표면 요철의 원인이 되는 크랙, 스크래치, 막박리 등, 연마시 반도체기판 표면의 문제를 최대한 억제해야 한다.
한편, 구리, 알루미늄 등을 사용한 배선 패턴의 미세화에 의한 가공선폭의 미세화에서는, 배선의 간격이 좁아지면 배선간 용량이 증가하고, 신호 지연 시간이 길어져, 반도체 집적회로의 고속화가 방해된다. 그래서 유전율이 낮은 재료로 이들의 미세화된 배선의 층간 등을 간극 없이 메워 배선간격을 절연하고 있다.
종래부터 절연막의 재료로는, 비유전율이 약 4.2 인 SiO2 막 등의 무기재료가 사용되어 왔으나 (예를 들어, 일본 공개특허공보 평06-216096호 (단락번호 0172, 0173), 일본 공개특허공보 평10-94955호 (단락번호 0028), 일본 공개특허공보 2000-79564호 (단락번호 0011) 참조), 최근 배선이 한층 더 고밀도화되어 지금까지 이상으로 저유전율인 절연막이 요구되고 있다.
이러한 절연막으로는 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료막이 제안되어 있다. 이 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료막은, 종래의 SiO2 막에 비하면 기계적 강도가 높다고는 할 수 없지만, 일반적으로 유전율이 낮고 열안정성도 손색없어, 막의 형성시에 평탄한 표면을 형성하는 성질, 막의 형성시에 간극을 메우는 특성 등 많은 점에서 종래의 SiO2 막을 넘어서는 성능을 갖는다.
이러한 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료를 예를 들어 절연막으로 사용한 경우, 종래의 실리카, 알루미나, 세리아 등의 입자를 연마지립으로 하고 물을 주매체로 하는 연마제 조성물로 연마하였을 때, 높은 연마속도 (연마레이트) 를 얻으려고 종래의 무기재료로 이루어지는 절연막을 연마하는 경우와 동일한 압력 (2.8×104∼3.4×104Pa) 으로 연마하면 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료막에 요철의 원인이 되는 크랙, 스크래치, 막박리 등의 결함이 생기는 일이 있었다. 이것은, 아마도 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료막이 무기재료의 절연막에 비하여 기계적 강도가 낮은 것에 기인한 현상이라고 생각된다. 게다가, 이 결함을 방지하기 위해 연마시 압력을 낮게 하면, 충분한 연마속도를 얻을 수 없었다.
그리고, 종래의 SiO2 막에 대하여 지립으로서 실리카와 마찬가지로 빈번하게 사용되는 세리아의 경우, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료막에서는 연마속도가 대폭 저하되는 것이 알려졌다.
이와 같이, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 절연막에 대해서는 적절한 연마제가 알려져 있지 않아, 다층화한 반도체 집적회로를 효율적으로 제조하기에 걸림돌이 되었다.
발명의 개시
본 발명은 상기 문제를 해결하여, 반도체 집적회로의 제조공정에서, 반도체 집적회로 상에 형성한, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 이루어지는 절연막을 효율적으로 평탄화하여 크랙, 스크래치, 막박리 등의 결합이 없는 고품질의 연마 표면을 부여하는 신규 연마 기술을 제공하는 것을 목적으로 하고 있다.
또한 본 발명은, 이 기술을 이용하여 낮은 유전율을 갖고 표면 평탄성이 우수한 절연막을 구비한 반도체 집적회로를 고수율로 생산성 좋게 제조하는 것을 목적으로 하고 있다.
본 발명의 일 양태에 의하면, 반도체 집적회로에 사용되는 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 절연막을 연마하기 위한 연마제 조성물로서, 물과, 희토류 수산화물, 희토류 불화물, 희토류 옥시불화물, 산화세륨 이외의 희토류 산화물 및 이들의 복합 화합물로 이루어지는 군에서 선택되는 1종 이상의 특정 희토류 화합물의 입자를 포함하는 것을 특징으로 하는 연마제 조성물이 제공된다.
그리고 산화세륨 입자를 포함하는 것, 산화세륨과, 산화물 환산한 특정 희토류 화합물과의 질량비가 99：1∼1：99 의 범위에 있는 것, 특정 희토류 화합물이 La2O3, La(OH)3, Nd2O3, Nd(OH)3, Pr6O11, Pr(OH)3, CeLaO 및 CeLa2O3F3 으로 이루어지는 군에서 선택되는 1종 이상의 희토류 화합물인 것이 바람직하다.
이들 발명에 관한 연마제 조성물에 의해, 반도체 집적회로의 제조공정에서, 반도체 집적회로 상에 형성한 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 이루어지는 절연막을 효율적으로 평탄화하여, 크랙, 스크래치, 막박리 등의 결함이 없거나 또는 적은 고품질의 연마 표면을 부여하는 것이 가능해진다.
본 발명의 다른 일 양태에 의하면, 물과, 희토류 수산화물, 희토류 불화물, 희토류 옥시불화물, 산화세륨 이외의 희토류 산화물 및 이들의 복합 화합물로 이루어지는 군에서 선택되는 1종 이상의 특정 희토류 화합물의 입자를 포함하는 연마제 조성물을 이용하여, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 절연막을 연마하는 단계를 구비하는 것을 특징으로 하는 반도체 집적회로의 제조방법이 제공된다.
특정 희토류 화합물이 La2O3, La(OH)3, Nd2O3, Nd(OH)3, Pr6O11, Pr(OH)3, CeLaO 및 CeLa2O3F3 으로 이루어지는 군에서 선택되는 1종 이상의 희토류 화합물인 것, 연마제 조성물은 산화세륨 입자를 더욱 포함하는 것, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료가, Si-CH3 결합을 갖고, 그 비유전율이 1.0∼3.5 의 범위에 있고, 그 C 와 Si 의 아토믹비가 0.25∼3 의 범위에 있는 것, 절연막이 구리배선층을 피복한 것일 것, 산화세륨과, 산화물 환산한 특정 희토류 화합물의 질량비가 99：1∼1：99 의 범위에 있는 것이 바람직하다.
이들 발명에 관한 반도체 집적회로의 제조방법에 의해, 낮은 유전율을 갖고, 표면 평탄성이 우수한 절연막을 구비한 반도체 집적회로를 고수율로 생산성 좋게 제조하는 것이 가능해진다.
본 발명의 또 다른 목적 및 이점은, 이하의 설명에 의해 명확해질 것이다.
도면의 간단한 설명
도 1 은 연마전 층간 절연막의 단면 모델도이다.
도 2 는 연마후 층간 절연막의 단면 모델도이다.
도 3 은 Black Diamond 막의 FT-IR 스펙트럼도이다.
도 4 는 Black Diamond 막 표면의 함유탄소의 X 선광 전자 분광장치에 의한 측정결과이다.
도 5 는 Black Diamond 막 표면의 함유규소의 X 선광 전자 분광장치에 의한 측정결과이다.
도 6 은 층간 절연막으로서 Black Diamond 막을 구비한 다층체의 단면 모델도이다.
발명을 실시하기 위한 최선의 형태
이하에, 본 발명의 실시형태를 도면, 표, 실시예 등을 사용하여 설명한다. 또, 이들 도면, 표, 실시예 등 및 설명은 본 발명을 예시하는 것이며, 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 취지에 합치되는 한 다른 실시형태도 본 발명의 범주에 속할 수 있는 것은 말할 것도 없다. 도면 중 동일한 요소에 대해서는 동일한 부호를 붙였다.
반도체 집적회로에 사용되는 절연재료로서, 비유전율이 약 4.2 인 Si02 막이 많이 사용되어 왔지만, 저유전율화에 대한 요구와 함께 SiO2 중에 Si-H 결합을 포함하는 화합물 (수소함유 폴리실록산＝HSQ, Hydrogen Silses Quioxane) 이나 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료가 개발되어 왔다. 후자는 유기무기 복합재료 중 하나이다.
C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로는, 특히 Si-CH3 결합을 갖는 화합물이 주목받고 있다. 이 화합물은 플라즈마 CVD (Chemical Vapor Deposition) 로 만들어지는 경우에는 카본 함유 SiO2 막 (SiOC) 이라 불리며 SOG (Spin On Glass) 등의 도포법에 의한 경우는 MSQ (MethylSilsesQuioxane) 라 불리는 경우가 있다.
HSQ 의 비유전율 (이하, k 값이라 하는 경우도 있음) 이 3.0 정도인데 반하여, SiOC 에서는 k 값이 2.5∼2.8 로 작아 폴리이미드 등의 유기절연막에 비하여 손색없고, 더구나 유기무기 복합재료의 특징으로서 내열성 등의 기계적 특성이 우수한 점이 주목되기 때문이다.
구체적으로는, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 이루어지는 절연막재료로서 예를 들어 상품명：Black Diamond (비유전율：2.7, 어플라이드마테리알즈사 기술), 상품명 Coral (비유전율 2.7, Novellus Systems 사 기술), Aurora 2.7 (비유전율 2.7, 일본 ASM 사 기술) 을 들 수 있다.
본 발명에 관한 연마제 조성물은 이러한 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료를 사용하여 제작한 반도체의 절연막의 연마에 제공하는 것이다. 또, 이하, 「본 발명에 관한 연마제 조성물」을 「본 연마제 조성물」이라고 하고, 「본 발명에 관한 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료」를 「본 유기규소 재료」라 하는 경우가 있다.
본 유기규소 재료의 범위로는 특별히 제한은 없지만, 상기 SiOC 로 대표되는 것과 같은 CVD 에 의해 막을 형성한 것을 피연마물로서 사용하면 바람직한 효과가 얻어진다. Si-CH3 결합을 갖는 화합물이 특히 바람직하다.
반도체 집적회로에 사용되는 절연막으로서 본 발명의 대상이 되는 것은, 층간 절연이나 STI 형성을 목적으로 하는 것 등 어떠한 절연목적이라 해도 본 발명의 취지에 반하지 않는 한 적용하는 것이 가능하지만, 특히 층간 절연의 목적을 위하여 사용되는 절연층에 적용하는 것이 바람직하다. 크랙, 스크래치, 막박리 등의 결함이 없거나 또는 적은 평탄한 연마 표면을 단시간에서 얻을 수 있기 때문이다. 이하는, 주로 층간 절연막에 대하여 설명한다.
도 1, 2 에 층간 절연막의 연마 모습을 나타낸다. 도 1 은 배리어층 (4), 배선패턴 (5), 연마전 층간 절연막 (3) 을 이 순서로 적층한, 제조공정 중 반도체 집적회로의 일부 단면도이다.
층간 절연막 (3) 단면의 오목부분 (1) 과 볼록부분 (2) 의 차이는 그 아래에 배선패턴 (5) 이 있는지 없는지에 의해 발생한다. 도 1 의 경우는 다마신법에 의한 배선패턴이기 때문에 배선패턴 (5) 에 대응하는 부분은 오목하게 되어 있지만, 다른 제법의 경우에는 배선패턴 (5) 에 대응하는 부분이 볼록해지는 경우도 있다. 이 층간 절연막 (3) 의 단면을 연마하여 오목부분 (1) 과 볼록부분 (2) 의 차이를 없애, 도 2 와 같이 평탄화된 연마 표면 (6) 을 실현한다. 그리고 이러한 층을 적층하여 반도체 집적회로를 제작한다. 또 도 1, 2 는 예이며, 본 발명은 구리배선이나 알루미늄배선을 사용하는 경우 등 임의의 경우에 사용할 수 있다.
본 연마제 조성물은, 물과, 지립으로서의 산화세륨 이외의 희토류 화합물의 입자를 필수성분으로 하는 조성물이다. 본 연마제 조성물 중에 포함되는 지립 중 산화세륨 이외의 희토류 화합물의 비율은 99질량% 보다 많은 것이 바람직하다.
산화세륨 이외의 희토류 화합물로는, 희토류 수산화물, 희토류 불화물, 희토류 옥시불화물, 산화세륨 이외의 희토류 산화물 및 이들의 복합 화합물로 이루어지는 군에서 선택되는 1종 이상의 특정 희토류 화합물인 것이 바람직하다.
또 본 발명에서 복합 화합물이란, 2종 이상의 화합물이 복합되어 생성하는 화합물을 말하며, 구조상 산소산이온이 존재하고 있어도 된다. 2종 이상의 산화물이 복합되어 생성하는 복합 산화물이나, 산화물과 불화물이 복합되어 생성하는 복합 옥시불화물을 예시할 수 있다. CeLaO 가 전자의 구체예, CeLa2O3F3 이 후자의 구체예이다.
물과 특정 희토류 화합물의 입자를 포함하는 연마제 조성물이 상기 절연막의 연마에 적합하며 높은 연마속도를 실현할 수 있어, 평탄화에서 연마 표면의 크랙, 스크래치, 막박리 등의 결함을 억제할 수 있으며, 우수한 반도체 다층 집적회로를 얻을 수 있다는 것이 판명되었다. 종래, 산화세륨 연마제 중 산화세륨의 순도를 낮추어 SiO2 막에 적용한 경우에 연마속도가 작아지고, 또한 산화세륨 연마제를 유기 고분자 절연막에 적용한 경우에도 낮은 연마속도밖에 얻을 수 없었던 것을 생각하면 의외의 결과이다.
본 발명에서의 특정 희토류 화합물에 대하여 이하 구체적으로 설명한다. 산화세륨 이외의 희토류 산화물의 지립은, 예를 들어 수산화물, 옥시수산화물, 탄산염, 질산염, 황산염, 옥살산염 또는 이들의 복합염 등의 1종 이상 또는 복합 희토류의 탄산염, 또는 복합 희토류의 탄산염과 상기 원료와의 혼합물을 소성 또는 과산화 수소 등에 의해 산화함으로써 제작할 수 있다. 소성온도는 600∼900℃ 가 일반적이다. 단, 이들 방법에 의해 제조된 직후의 산화물 입자는 응집되어 있기 때문에, 기계적으로 분쇄하는 것이 바람직하다. 분쇄방법으로는, 제트밀 등에 의한 건식분쇄나 유성 비드밀 등에 의한 습식 분쇄방법이 바람직하다. 또한 충돌 분쇄처리도 가능하다. 계속하여, 얻어진 산화물입자를 물 속에 분산시키는 방법으로는, 통상의 교반기에 의한 분산 처리 외에 호모지나이저, 초음파 분산기, 습식 볼밀 등을 사용할 수 있다. 분산 처리에는 수 MPa 이상의 가압상태에서 한번에 압력을 해방하여 분산시키는 것도 채용할 수 있다.
특정 희토류 화합물의 순도는 편차가 크지 않게 하는 것이 중요하다. 순도의 편차가 크면 연마속도의 편차가 커지기 때문에, 소정 연마시간을 연마작업의 종점으로 하는 경우가 많은 절연막의 연마에서는 중대한 결함이 될 수 있기 때문이다. 순도로는 98질량% 이상인 것이 바람직하다. 또, 본 발명에서 특정 희토류 화합물에는 산화세륨 이외의 세륨 화합물도 포함된다.
특정 희토류 화합물은, 구체적으로는 La2O3, La(OH)3, Nd2O3, Nd(OH)3, Pr6O11, Pr(OH)3, CeLaO 및 CeLa2O3F3 으로 이루어지는 군에서 선택되는 1종 이상의 희토류 화합물인 것이 바람직하다. 보다 바람직하게는 La2O3, Nd2O3, CeLa2O3F3 또는 그들의 혼합물이다. 입수하기 쉽고 품질이 안정적이며, 재현성이 좋은 결과가 얻어지기 때문이다.
또 특정 희토류 화합물이 산화물인 경우, 특히 La2O3, Nd2O3, Pr6011 인 경우에는 매체인 물과의 사이에서 그 일부 또는 전부가 수산화물, 예를 들어 La(OH)3, Nd(OH)3, Pr(OH)3 가 되는 경우가 있지만, 희토류 화합물의 물 속에서의 이러한 변화가 본 발명의 효과를 저해하는 일은 없다.
또한 연마제 조성물 중 농도는 0.1∼10질량% 의 범위에 있는 것이 바람직하고, 0.5∼5질량% 가 특히 바람직하다. 지립의 함유량이 0.1질량% 보다 적으면 원하는 연마속도가 얻어지지 않고, 한편 10질량% 를 넘으면 연마속도가 한계점에 달하고, 또한 크랙, 스크래치, 막박리 등의 결함이 발생할 우려가 있어 바람직하지 않은 경우가 많다.
그리고, 지립으로서의 산화세륨 입자를 필수성분으로서 공존시킨 연마제 조성물도 상기 절연막의 연마에 적합하여, 높은 연마속도를 실현할 수 있고, 평탄화할 때 연마 표면의 크랙, 스크래치, 막박리 등의 결함을 억제할 수 있어, 우수한 반도체 다층 집적회로를 얻을 수 있다는 것이 판명되었다.
종래, 산화세륨 연마제 중 산화세륨의 순도를 낮추어 SiO2 막에 적용한 경우에, 연마속도가 작아지고, 또 산화세륨 연마제를 유기고분자 절연막에 적용한 경우에도 낮은 연마속도밖에 얻어지지 않는 것을 생각하면 이것도 또한 의외의 결과이다.
즉, 반도체 집적회로에 사용되는 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 절연막을 연마하기 위한 연마제 조성물이며, 물과, 산화세륨 입자와, 산화세륨 이외의 희토류 화합물의 입자를 포함하는 연마제 조성물도 본 연마제 조성물의 범주에 속한다. 또, 본 발명에서 「산화세륨 이외의 희토류 화합물」에는 산화세륨 이외의 세륨 화합물도 포함된다.
본 발명에서의 산화세륨 입자는 산화세륨 이외의 희토류 산화물의 지립과 마찬가지로 예를 들어 수산화물, 옥시수산화물, 탄산염, 질산염, 황산염, 옥살산염 등의 염을 소성 또는 과산화 수소 등에 의해 산화함으로써 제작할 수 있다. 소성온도는 600∼900℃ 가 일반적이다. 단, 이들 방법에 의해 제조된 직후의 산화물 입자는 응집되어 있기 때문에 기계적으로 분쇄하는 것이 바람직하다. 분쇄방법으로는, 제트밀 등에 의한 건식 분쇄나 유성 비드밀 등에 의한 습식 분쇄방법이 바람직하다. 또한 충돌 분쇄처리도 가능하다. 계속하여, 얻어진 산화물 입자를 물 속에 분산시키는 방법으로는, 통상의 교반기에 의한 분산처리 외에 호모지나이저, 초음파 분산기, 습식 볼밀 등을 사용할 수 있다. 분산 처리에는 수 MPa 이상의 가압상태에서 한번에 압력을 해방하여 분산시키는 것도 채용할 수 있다.
산화세륨 이외의 희토류 화합물로는, 희토류 산화물, 희토류 수산화물, 희토류 불화물 및 희토류 옥시불화물로 이루어지는 군에서 선택되는 1종 이상의 특정 희토류 화합물을 사용하는 것이 바람직하다. 해당 특정 희토류 화합물은 앞서 서술한 바와 같다.
특정 희토류 화합물이 산화물인 경우는, 산화세륨 중에 불순물로서 존재하고 있는 것도 포함되지만, 산화세륨에 대한 비율의 편차를 크게 하지 않는 것이 중요하다. 산화세륨에 대한 비율의 편차가 크면 연마속도의 편차가 커지기 때문에, 소정 연마시간을 연마작업의 종점으로 하는 경우가 많은 절연막의 연마에서는 중대한 결함이 될 수 있기 때문이다. 산화세륨 및 특정 희토류 화합물의 순도로는 98질량% 이상인 것이 바람직하다.
산화세륨과 산화물 환산한 특정 희토류 화합물의 질량비는 99：1∼1：99 의 범위에 있는 것이 바람직하다.
특정 희토류 화합물에 산화세륨이 배합됨으로써, 특정 희토류 화합물만으로 연마하는 것보다도 더 높은 연마속도로 연마할 수 있게 된다. 단, 산화세륨의 농도가 너무 높으면 연마속도가 저하하고, 산화세륨의 농도가 너무 낮으면 특정 희토류 화합물만으로 연마한 경우의 연마속도를 초과할 수 없게 된다. 또, 보다 바람직하게는 99：1∼10：90, 더욱 바람직하게는 90：10∼15：85 이다.
또, 지립으로서의 산화세륨 입자와 특정 희토류 화합물 입자의 평균입경 (평균입자직경) 은 모두 0.01∼1㎛ 의 범위에 있는 것이 바람직하고, 0.05∼0.5㎛ 의 범위에 있는 것이 보다 바람직하다. 지립의 평균입경이 0.01㎛ 보다 작으면 원하는 연마속도를 얻기 어렵고, 1㎛ 보다 크면 크랙, 스크래치, 막박리 등의 문제를 일으킬 우려가 커진다. 또 이 평균입경의 측정에는, 상기한 바와 같이 레이저회절ㆍ산란식, 동적 광산란식, 광자 상관식 등의 입도분포계를 사용할 수 있다. 예를 들어 실시예에서 사용한 닛키소(주) 제조의 MICROTRAC HRA MODEL9320-X100 은 레이저 회절ㆍ산란식 입도분포계의 일종이다.
또한 지립으로서의 산화세륨 입자와 특정 희토류 화합물 입자의 합계량은 연마제 조성물 중에 0.1∼10질량% 의 범위에 있는 것이 바람직하고, 0.5∼5질량% 가 특히 바람직하다. 지립의 함유량이 0.1질량% 보다 적으면 원하는 연마속도를 얻기 어렵고, 한편 10질량% 를 넘으면 연마속도가 한계점이 되며, 또한 크랙, 스크래치, 막박리 등의 결함이 발생할 우려가 있어 바람직하지 않은 경우가 많다.
또, 본 발명에서 말하는 산화세륨이란 세리아라고도 불리는 4가의 세륨산화물을 의미한다. 일반적 호칭으로서 CeO2 의 화학식으로 기재되는 경우가 많지만, 실제로는 CeO2-x 의 구조에서 x＜0.26 이 보통이다. 상기 희토류 화합물 이외의 화학식에 대해서도 마찬가지로 일반적 호칭이다. 상기한 것에서 「산화물 환산」이란 이러한 일반적 호칭에 따른 산화물로서 환산하는 것을 의미한다.
지립으로서 산화세륨 입자와 특정 희토류 화합물을 포함하는 본 연마제 조성물에서도, 특정 희토류 화합물만을 포함하는 연마제 조성물에서도, 물은 지립을 안정적으로 분산시켜 연마제 조성물로서 정량성 좋게 연마장치에 공급하는 데 적합하다. 물은 본 발명의 취지에 반하지 않는 한 어떠한 것이든 사용할 수 있다. 순수, 이온교환수 등을 사용할 수 있다. 산화세륨 입자와 특정 희토류 화합물 입자에 대한 물의 비율은 조성물의 취급 등의 실정에 따라 적절히 정할 수 있다. 예를 들어, 산화세륨 입자와 특정 희토류 화합물 입자의 고농도 슬러리로서 보관하여 연마작업에 사용하는 단계에서는 물로 희석하고, 연마기, 패드 등의 연마환경에 따라 연마제 조성물의 점도를 적절히 선택할 수도 있다. 지립으로서 산화세륨 입자와 특정 희토류 화합물을 포함하는 본 연마제 조성물은 둘 다 포함하는 것이다.
본 연마제 조성물은, 예를 들어 특정 희토류 화합물을, 또는 산화세륨 입자와 특정 희토류 화합물 입자를 이온교환수 중에 교반하면서 투입하여 이것을 호모지나이저, 초음파 분산기 등으로 분산 처리하고, 필터로 이물을 여과하는 등의 공지된 방법으로 조제할 수 있다. 다른 첨가제는 이 조제 도중에 적절히 첨가할 수 있다.
본 연마제 조성물에는 지립으로서 산화세륨 입자를 포함하는 경우도 포함하지 않는 경우도, 본 발명의 취지에 반하지 않는 한 pH 조정제, 계면활성제, 킬레이트화제, 산화제, 환원제, 점성 부여제 또는 점도 조절제, 응집 방지제 또는 분산제 등을 필요에 따라 적절히 함유시킬 수 있다.
상기 pH 조정제는 특별히 한정되지 않고, 이미 알려진 산이나 알칼리가 사용된다. 예를 들어, 염기성측에 대한 pH 조정제로는, 암모니아, 수산화나트륨이나 수산화칼륨 등의 알칼리금속 화합물, 1급∼3급 아민이나 히드록실아민, 수산화테트라메틸암모늄이나 수산화테트라에틸암모늄 등의 4급 암모늄염, 2-아미노-2-히드록시메틸-1,3-프로판디올 등을 들 수 있다. 또, 산성측에 대한 pH 조정제로는, 질산, 황산, 염산 등의 무기산, 아세트산, 프로피온산, 락트산, 시트르산, 옥살산, 숙신산 등의 유기산을 들 수 있다.
계면활성제는 특별히 제한되지 않고, 음이온성 계면활성제, 양이온성 계면활성제, 비이온성 계면활성제 또는 양성 계면활성제 중에서 적절히 선택된다. 음이온성 계면활성제로는, 라우릴황산암모늄, 폴리아크릴산, 알킬황산에스테르염, 알킬벤젠술폰산염 등을 들 수 있다. 양이온성 계면활성제로는 알킬아민염, 제4급 암모늄염 등을 들 수 있다. 비이온성 계면활성제로는 폴리옥시에틸렌유도체, 폴리옥시에틸렌소르비탄지방산에스테르, 글리세린지방산에스테르 등을 들 수 있다. 양성 계면활성제로는, 알킬베타인, 아민옥사이드 등을 들 수 있다.
킬레이트화제도 특별히 제한되지 않으며, 이미 알려진 것을 사용할 수 있다. 예를 들어, 타르타르산, 마론산, 2-아미노-2-히드록시메틸-1,3-프로판디올, 글리신, 알라닌, 글루타민, 아스파라긴 등의 아미노산, 글리실글리신, 글리실알라닌 등의 펩티드, EDTA 등의 폴리아미노카르복시산, 시트르산 등의 옥시카르복시산, 축합인산 등을 들 수 있다. 또, 구리 등의 금속과 착체를 형성한 안트라닐산 금속킬레이트, 키나딜산 금속킬레이트를 사용할 수도 있다.
산화제도 특별히 제한되지 않으며, 이미 알려진 과산화 수소, 과산화 우레아, 과아세트산, 질산철, 요오드산염 등을 사용할 수 있다. 환원제도 특별히 제한되지 않으며, 이미 알려진 것을 사용할 수 있다. 예를 들어, 요오드화수소, 황화수소 등의 수소 화합물이나 알데히드류, 당류, 포름산, 옥살산 등의 유기 화합물을 사용할 수 있다.
본 발명에서 바람직하게 연마되는 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료는, 그 구조 중에 있는 C 와 Si 의 몰비인 아토믹비가 0.25∼3 의 범위에 있는 것이 바람직하다. 1∼2.5 의 범위에 있는 것이 보다 바람직하다.
이 C 와 Si 의 아토믹비는, 절연막의 유전율이나 기계적 특성과도 밀접한 관계를 갖는다. 일반적으로 말해 C 분량이 많을수록, 즉 C 와 Si 의 아토믹비가 클수록 유전율을 낮게 할 수 있지만, 기계적 특성은 저하하는 경향을 나타낸다. 절연막의 비유전율로는 1.0∼3.5 의 범위에 있는 것이 바람직하다. 1.0∼3.0 의 범위에 있는 것이 보다 바람직하다.
이러한 Si-C 결합과 Si-O 결합을 갖는 유기규소 재료로 이루어지는 절연막은 CVD 등으로 반도체 웨이퍼 상에 증착하여 형성할 수 있다.
이 때, 절연막 중에 산소함유율이 높은 층을 형성하는 등의 조작에 의해 C 의 함유량에 농도구배가 생기는 경우가 있지만, 본 발명에 의하면 이렇게 농도구배가 생긴 절연막에서도 그 효과가 줄지 않아 높은 연마속도가 얻어져, 반도체 집적회로를 평탄화할 수 있다.
본 연마제 조성물을 사용하여 본 유기규소 재료로 구성된 절연막을 연마하는 방법은 특별히 한정되는 것은 아니지만, 본 유기규소 재료로 구성된 절연막 등이 표면에 형성된 반도체 집적회로의 이면을 회전 가능한 지지대 상에 고정하고, 이 반도체 집적회로의 표면에 연마패드가 부착된 연마헤드를 맞대어 연마패드를 회전시키는 방법을 채용할 수 있다.
지지대에는, 연마시의 압력을 완충시켜 반도체 집적회로에 대하여 균일하게 압력을 가하기 위한 쿠션재를 통해 반도체 집적회로를 부착해도 된다. 또한 연마패드에는 연마슬러리를 반도체 집적회로의 표면에 대하여 균일하게 공급할 수 있게 채널이나 공급구멍이 형성되어 있어도 된다.
연마패드의 재질로는 폴리에스테르나 폴리우레탄 등이 있고, 본 발명의 실시예에서는 IC-1400 의 K-Grooved (폴리우레탄 재질, 로델ㆍ닛타사 제조) 를 사용하였지만, 본 발명에 사용할 수 있는 연마패드 및 그 재질은 이것에 한정되는 것은 아니며, 사용되는 연마제 조성물, 연마장치 등과의 조합에 의해 적절히 선택할 수 있다.
연마압력은, 연마패드의 종류, 쿠션재의 종류, 연마속도, 연마제 조성물의 점성 등의 특성과의 관련에 따라 적절히 설정할 수 있다.
구체적으로는, 본 발명이 적용되는 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 절연막의 연마에서의 연마압력은 0.7×103∼2.5×104Pa 의 범위가 바람직하고, 1×104∼1.7×104Pa 의 범위가 보다 바람직하다. 연마압력이 0.7×103Pa 보다 작으면 충분한 연마레이트가 얻어지지 않는 경우가 많고, 2.5×104Pa 보다 크면 연마과정에서 스크래치 등이 생겨 반도체기판 상에 형성된 회로나 회로의 다층화에 악영향을 주는 경우가 많다.
본 발명의 연마방법에서, 연마조성물 슬러리의 공급량으로는 0.02∼0.3㎖/(min×㎠) 이 바람직하고, 특히 0.05∼0.2㎖/(min×㎠) 이 바람직하다. 그 공급량이 0.02㎖/(min×㎠) 보다 적으면 충분한 연마레이트가 얻어지지 않을 우려가 있고, 반대로 0.3㎖/(min×㎠) 을 넘으면 연마에 필요한 양을 넘기 때문에 비경제적이다. 또, 「㎠」은 연마패드의 표면적을 의미한다.
본 발명의 연마용 조성물을 사용하여 연마된 반도체 집적회로는, 통상 연마후에 흐르는 물로 충분히 세정하여 건조된다. 초음파 세정도 실시되는 경우가 많다.
상기한 바와 같이 하여 얻어지는 본 발명의 연마용 조성물을 사용하여 연마된 반도체 집적회로는, 그 구조 중에 절연막에 피복된 구리배선층을 갖는 경우에 특히 유용하다. 유전율이 낮고, 크랙, 스크래치, 막박리 등의 우려가 없으며, 표면의 평탄성이 우수한 절연층의 존재에 의해, 구리배선에 기대되는 고도로 집적된 배선구조의 실현이 용이해지기 때문이다.
실시예
이하에 예를 나타내어 본 발명을 더욱 구체적으로 설명한다. 예 1∼3, 8, 9∼11 은 실시예, 예 4∼7, 12∼15 는 비교예이다. 또, 특별히 기재하지 않는 한 「%」는 「질량%」를 나타낸다. 실시예에 사용한 재료나 측정방법은 아래 기재한 바와 같다.
(평균입경의 측정)
닛키소(주) 제조의 MICROTRAC HRA MODEL9320-X100 로 구하였다.
(층간 절연막)
본 예에서 검토대상으로 사용한 C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 층간 절연막은 어플라이드마테리알즈사가 지정한 제조방법에 기초하는 상품명 Black Diamond (비유전율：2.7) 막이다.
이 층간 절연막을 갖는 다층체는, 도 6 에 나타내는 바와 같이 규소기판 (7) 에 500㎚ 두께의 SiO2 막 (8) 과 500㎚ 두께의 Black Diamond 막 (9) 이 적층된 구조를 갖고 있고, 반도체 집적회로 상에 층간 절연막이 형성된 구조를 모방한 것이다. Black Diamond 막에 대하여 시마즈세이사쿠쇼 제조의 FT-IR 장치 (형번：FTIR-8300) 에 의한 적외선 스펙트럼을 측정한 결과를 도 3 에 나타낸다.
이 적외선 차트로부터, 이 층간 절연막은 Si-C 결합과 Si-O 결합과 Si-CH3 결합을 갖는다는 것을 알 수 있다.
또, 이 Black Diamond 막에 대하여, 시마즈세이사쿠쇼 제조의 X 선광 전자분광장치 (ESCA：Electron Spectroscopy for Chemical Analysis, 형번：ESCA-3400) 를 사용하여 도 4, 5 에 나타내는 바와 같이 Ar 스퍼터 시간 마다의 C 와 Si 의 농도를 측정하고, 그 결과를 Ar 스퍼터 시간 마다의 C 와 Si 의 카운트값 (cps：Count Per Second) 와 C 와 Si 의 아토믹비로서 표 1 에 정리하였다. Ar 스퍼터 시간이 길수록 층간 절연막의 층의 바닥부에 보다 가까운 것을 의미한다.
또, 도 4, 5 중 1S, 2P 는 각 원자의 검출궤도를 나타내고, 아토믹비는 각 피크의 면적을 각 원자에서의 장치의 감도팩터 (C：1.000, Si：0.870) 로 나눈 값을 기초로 하여 나타낸 것이다.
표 1 에 나타낸 바와 같이, 이 층간 절연막에서는 층의 바닥부를 향해 탄소의 함유량이 커지는 농도구배가 있는 것이 이해된다.
(지립)
<산화세륨 입자>
고순도 탄산세륨을 습식 분쇄한 후 리액터를 사용하여 교반하면서 환류 하에서 슬러리 온도 100℃ 로 가열하고 탄산가스의 발생이 끝날 때까지 숙성시켜, 그 후 건조시켰다. 이것을 가스로를 사용하여 700℃ 에서 소성하고, 제트밀로 해쇄한 후 슬러리를 평균입자직경 0.2㎛ 가 되도록 분급하였다.
<산화네오디뮴 입자>
강음가화신재료자원유한공사에서 구입한 산화네오디뮴을 유성밀로 처리한 후, 평균입자직경 0.4㎛ 가 되도록 분급하였다.
<산화란탄 입자>
강음가화신재료자원유한공사에서 구입한 산화란탄을 유성밀로 처리한 후, 평균입자직경 0.2㎛ 가 되도록 분급하였다.
<산화프라세오디뮴 입자>
강음가화신재료자원유한공사에서 구입한 산화프라세오디뮴을 유성밀로 처리한 후, 평균입자직경 0.3㎛ 가 되도록 분급하였다.
<CeLa2O3F3 입자>
희토고과기에서 구입한 탄산희토정광을 분쇄, 부분불소화, 건조, 소성하여, CeLa2O3F3 을 포함하는 희토류 화합물을 얻어 유성밀로 처리한 후, 평균입자직경 0.2㎛ 가 되도록 분급하였다.
사용한 지립 중 희토류 화합물의 순도는 99.9% 이상이었다.
(연마속도)
1분간 연마 전후의 층간 절연막의 두께 차이로부터 구하였다.
[예 1]
(연마제 조성물의 조제)
La2O3 (평균입경：0.2㎛) 과 이온교환수를 혼합하여 니혼세이키세이사쿠쇼(주) 제조의 초음파 발생장치, Ultrasonic Generator MODEL RUS-600C 를 사용하고, La2O3 이 2.0% 인 연마제 조성물을 조제하였다.
이 연마제 조성물을 사용하여 이하의 연마조건으로 상기 다층체 상에 형성된 Black Diamond 막으로 이루어지는 층간절연의 표면을 연마하였다.
연마기：어플라이드마테리알사 제조 연마기 Mirra
연마패드：IC-1400 K-Grooved (동심원형 그루브)
연마제 조성물 공급량：200㎖/min(0.1㎖/(min×㎠) 상당)
연마시간：1min
연마압력：1.38×104Pa
연마패드의 회전수：헤드 57회전/분(rpm), 플레이튼 63rpm.
상기 조건 하의 연마에서의 시간당 연마속도를 측정하였다. 결과를 표 2 에 나타낸다.
연마된 다층체는 이온교환수를 흘려보내면서 세정하여 그 후 건조시켰다. 크랙, 스크래치, 막박리 등의 결함은 보이지 않았다.
[예 2]
예 1 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 1 과 동일하게 하여 평가하였다. 결과를 표 2 에 나타낸다. 크랙, 스크래치, 막박리 등의 결함은 보이지 않았다.
Nd2O3 (평균입경：0.4㎛)：2.0%
이온교환수：잔부
[예 3]
CeLa2O3F3 (평균입자직경：0.2㎛) 과 이온교환수를 혼합하고, 예 1 과 동일한 초음파 발생장치를 사용하여 CeLa2O3F3 이 1.0% 인 연마제 조성물을 조제하였다.
이 연마제 조성물을 사용하여 이하의 방법으로 상기 다층체 상에 형성된 예 1 과 동일한 층간 절연막의 표면을 연마하였다.
연마기：나노팩터사 제조 연마기 탁상 소형 래핑 머신 NF-300
연마패드：IC-1400 K-Grooved (동심원형 그루브)
연마제 조성물 공급량：70㎖/min (0.1㎖/(min×㎠) 상당)
연마시간：1min
연마압력：2.76×104Pa
연마패드의 회전수：헤드 97rpm, 플레이튼 103rpm.
상기 조건 하의 연마에서의 시간당 연마속도를 측정하였다. 결과를 표 3 에 나타낸다.
연마된 다층체는 이온교환수를 흘려보내면서 세정하여 그 후 건조시켰다. 크랙, 스크래치, 막박리 등의 결함은 보이지 않았다.
[예 4]
예 1 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 1 과 동일하게 하여 평가하였다. 결과를 표 2 에 나타낸다.
산화세륨 (평균입경：0.2㎛)：1.0%
이온교환수：잔부
[예 5]
예 3 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 3 과 동일하게 하여 평가하였다. 결과를 표 3 에 나타낸다.
산화세륨 (평균입경：0.2㎛)：1.0%
이온교환수：잔부
[예 6]
예 1 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 1 과 동일하게 하여 평가하였다. 결과를 표 2 에 나타낸다.
SiO2 (평균입경：0.2㎛)：12.5%
이온교환수：잔부
[예 7]
예 1 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이이에는 예 1 과 동일하게 하여 평가하였다. 결과를 표 2 에 나타낸다.
α-Al2O3 (평균입경：0.2㎛)：1.0%
이온교환수：잔부
[예 8]
예 3 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 3 과 동일하게 하여 평가하였다. 결과를 표 3 에 나타낸다. 크랙, 스크래치, 막박리 등의 결함은 보이지 않았다.
Nd2O3 (평균입경：0.4㎛)：1.0%
이온교환수：잔부
[예 9]
산화세륨 입자 (평균입경：0.2㎛) 와 La2O3 입자 (평균입경：0.2㎛) 와 이온교환수를 혼합하고, 니혼세이키세이사쿠쇼(주) 제조의 초음파 발생장치, Ultrasonic Generator MODEL RUS-600C 를 사용하여 산화세륨 입자가 1.0%, La2O3 입자가 1.0% 인 연마제 조성물을 조제하였다.
이 연마제 조성물을 사용하여 예 1 과 동일한 연마조건으로 상기 다층체 상에 형성된 Black Diamond 막으로 이루어지는 층간 절연막의 표면을 연마하였다.
상기 조건 하의 연마에서의 시간당 연마속도를 측정하였다. 결과를 표 2 에 나타낸다.
연마된 다층체는 이온교환수를 흘려보내면서 세정하여 그 후 건조시켰다. 크랙, 스크래치, 막박리 등의 결함은 보이지 않았다.
[예 10]
예 9 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 9 와 동일하게 하여 평가하였다. 결과를 표 2 에 나타낸다. 크랙, 스크래치, 막박리 등의 결함은 보이지 않았다.
산화세륨 입자 (평균입경：0.2㎛)：0.5%
Nd2O3 입자 (평균입경：0.4㎛)：1.0%
이온교환수：잔부
[예 11]
산화세륨 입자 (평균입경：0.2㎛) 와 Pr6O11 입자 (평균입경：0.3㎛) 와 이온교환수를 혼합하고, 예 9 와 동일한 초음파 발생장치를 사용하여 산화세륨 입자가 0.5%, Pr6O11 입자가 0.5% 인 연마제 조성물을 조제하였다.
이 연마제 조성물을 사용하여 예 3 과 동일한 연마조건으로 다층체 상에 형성된 예 9 와 동일한 층간 절연막의 표면을 연마하였다.
상기 조건 하의 연마에서의 시간당 연마속도를 측정하였다. 결과를 표 3 에 나타낸다.
연마된 다층체는 이온교환수를 흘려보내면서 세정하여 그 후 건조시켰다. 크랙, 스크래치, 막박리 등의 결함은 보이지 않았다.
[예 12]
예 9 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 9 와 동일하게 하여 평가하였다. 결과를 표 2 에 나타낸다.
산화세륨 입자 (평균입경：0.2㎛)：1.0%
이온교환수：잔부
[예 13]
예 11 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 11 과 동일하게 하여 평가하였다. 결과를 표 3 에 나타낸다.
산화세륨 입자 (평균입경：0.2㎛)：1.0%
이온교환수：잔부
[예 14]
예 9 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 9 와 동일하게 하여 평가하였다. 결과를 표 2 에 나타낸다.
SiO2 입자 (평균입경：0.2㎛)：12.5%
이온교환수：잔부
[예 15]
예 9 의 연마제 조성물 대신에 아래 비율의 연마제 조성물을 사용한 것 이외에는 예 9 와 동일하게 하여 평가하였다. 결과를 표 2 에 나타낸다.
α-Al2O3 입자 (평균입경：0.2㎛)：1.0%
이온교환수：잔부
[예 16]
예 9 의 연마제 조성물 대신에 산화세륨 입자 (평균입경：0.2㎛) 와 La2O3 입자 (평균입경：0.2㎛) 를 표 4 의 조성비율 (질량비) 로 사용한 것 이외에는 예 9 와 동일하게 하여 평가하였다. 결과를 표 4 에 나타낸다.
[예 17]
예 9 의 연마제 조성물 대신에 산화세륨 입자 (평균입경：0.2㎛) 와 Nd2O3 입자 (평균입경：0.4㎛) 를 표 5 의 조성비율 (질량%) 로 사용한 것 이외에는 예 9 와 동일하게 하여 평가하였다. 결과를 표 5 에 나타낸다.
Ar 스퍼터 시간 마다의 C 와 Si 의 카운트값
Ar 스퍼터시간(분) C 의 카운트값(cps) Si 의 카운트값(cps) C/Si 아토믹비
0 40704 21414 1.65
10 44424 21636 1.79
20 44884 20334 1.92
각종 조건 하에서의 연마속도
예번호 연마속도(㎚/min)
1 1731 ×10-1
2 1648 ×10-1
4 305 ×10-1
6 146 ×10-1
7 256 ×10-1
9 2740 ×10-1
10 1946 ×10-1
12 305 ×10-1
14 146 ×10-1
15 256 ×10-1
각종 조건 하에서의 연마속도
예번호 연마속도(㎚/min)
3 2725 ×10-1
5 847 ×10-1
8 1168 ×10-1
11 3698 ×10-1
13 847 ×10-1
산화세륨과 La2O3 의 조성비율과 연마속도
산화세륨량(질량%)* La2O3(질량%)* La2O3/(산화세륨+La2O3)(질량비) 연마속도(㎚/min)
2.0 0.0 0 411 ×10-1
1.0 0.5 0.33 1864 ×10-1
1.0 1.0 0.5 2740 ×10-1
0.5 1.0 0.67 2320 ×10-1
0.0 2.0 1.0 1731 ×10-1
*연마제 조성물 중 농도
산화세륨과 Nd2O3 의 조성비율과 연마속도
산화세륨량(질량%)* Nd2O3(질량%)* Nd2O3/(산화세륨+Nd2O3)(질량비) 연마속도(㎚/min)
2.0 0.0 0 411 ×10-1
1.0 0.5 0.33 840 ×10-1
1.0 1.0 0.5 1664 ×10-1
0.5 1.0 0.67 1946 ×10-1
0.0 2.0 1.0 1505 ×10-1
*연마제 조성물 중 농도
산업상이용가능성
본 발명에 의해, 반도체 집적회로의 제조공정에서 반도체 집적회로 상에 형성한, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 이루어지는 절연막을 효율적으로 평탄화하여, 크랙, 스크래치, 막박리 등의 결함이 없거나 또는 적은 고품질의 연마 표면을 부여하는 것이 가능해지는 반도체 집적회로용 절연막 연마제 조성물을 제공할 수 있다.
또한 낮은 유전율을 갖고 표면 평탄성이 우수한 절연막을 구비한 반도체 집적회로를 고수율로 생산성 좋게 제조하는 것이 가능해지는 반도체 집적회로의 제조방법을 제공할 수 있다.

Claims (10)

  1. 반도체 집적회로에 사용되는, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 절연막을 연마하기 위한 연마제 조성물로서,
    물; 및
    희토류 수산화물, 희토류 불화물, 희토류 옥시불화물, 산화세륨 이외의 희토류 산화물 및 이들의 복합 화합물로 이루어지는 군에서 선택되는 1종 이상의 특정 희토류 화합물의 입자를 포함하는 것을 특징으로 하는 연마제 조성물.
  2. 제 1 항에 있어서,
    산화세륨 입자를 더 포함하는 연마제 조성물.
  3. 제 2 항에 있어서,
    산화세륨과, 산화물 환산한 특정 희토류 화합물과의 질량비가 99：1∼1：99 의 범위에 있는 연마제 조성물.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 특정 희토류 화합물이 La2O3, La(OH)3, Nd2O3, Nd(OH)3, Pr6O11, Pr(OH)3, CeLaO 및 CeLa2O3F3 으로 이루어지는 군에서 선택되는 1종 이상의 희토류 화합물인 연마제 조성물.
  5. 물과, 희토류 수산화물, 희토류 불화물, 희토류 옥시불화물, 산화세륨 이외의 희토류 산화물 및 이들의 복합 화합물로 이루어지는 군에서 선택되는 1종 이상의 특정 희토류 화합물의 입자를 포함하는 연마제 조성물을 이용하여, C-Si 결합과 Si-O 결합을 갖는 유기규소 재료로 구성된 절연막을 연마하는 단계를 구비하는 것을 특징으로 하는 반도체 집적회로의 제조방법.
  6. 제 5 항에 있어서,
    상기 특정 희토류 화합물이 La2O3, La(OH)3, Nd2O3, Nd(OH)3, Pr6O11, Pr(OH)3, CeLaO 및 CeLa2O3F3 으로 이루어지는 군에서 선택되는 1종 이상의 희토류 화합물인 반도체 집적회로의 제조방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 연마제 조성물은 산화세륨 입자를 더 포함하는 반도체 집적회로의 제조방법.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    C-Si 결합과 Si-O 결합을 갖는 유기규소 재료가,
    Si-CH3 결합을 갖고,
    그 비유전율이 1.0∼3.5 의 범위에 있고,
    그 C 와 Si 의 아토믹비가 0.25∼3 의 범위에 있는 반도체 집적회로의 제조방법.
  9. 제 8 항에 있어서,
    절연막이 구리배선층을 피복한 것인, 반도체 집적회로의 제조방법.
  10. 제 7 항에 있어서,
    산화세륨과, 산화물 환산한 특정 희토류 화합물의 질량비가 99：1∼1：99 의 범위에 있는 반도체 집적회로의 제조방법.
KR1020057003821A 2002-09-06 2003-09-05 반도체 집적회로용 절연막 연마제 조성물 및 반도체 집적회로의 제조방법 KR20050057208A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00261965 2002-09-06
JPJP-P-2002-00261964 2002-09-06
JP2002261965 2002-09-06
JP2002261964 2002-09-06

Publications (1)

Publication Number Publication Date
KR20050057208A true KR20050057208A (ko) 2005-06-16

Family

ID=31980594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003821A KR20050057208A (ko) 2002-09-06 2003-09-05 반도체 집적회로용 절연막 연마제 조성물 및 반도체 집적회로의 제조방법

Country Status (9)

Country Link
US (1) US7378348B2 (ko)
EP (1) EP1536461A4 (ko)
JP (1) JPWO2004023539A1 (ko)
KR (1) KR20050057208A (ko)
CN (1) CN100370587C (ko)
AU (1) AU2003261966A1 (ko)
SG (1) SG168405A1 (ko)
TW (1) TWI314949B (ko)
WO (1) WO2004023539A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340327A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
TW200605220A (en) * 2004-06-21 2006-02-01 Hitachi Chemical Co Ltd Organic siloxane film, semiconductor device using same, flat panel display and raw material liquid
KR100856953B1 (ko) 2004-06-21 2008-09-04 히다치 가세고교 가부시끼가이샤 유기 실록산막, 그것을 이용한 반도체장치, 및,평면표시장치, 및, 원료액
US7307013B2 (en) * 2004-06-30 2007-12-11 Sandisk 3D Llc Nonselective unpatterned etchback to expose buried patterned features
EP1935035A2 (de) 2005-10-10 2008-06-25 X-FAB Semiconductor Foundries AG Herstellung von selbstorganisierten nadelartigen nano-strukturen und ihre recht umfangreichen anwendungen
DE102005048366A1 (de) 2005-10-10 2007-04-19 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis
DE102005048359A1 (de) * 2005-10-10 2007-04-19 X-Fab Semiconductor Foundries Ag IR Fenster mit hoher Transmission
GB2433515B (en) * 2005-12-22 2011-05-04 Kao Corp Polishing composition for hard disk substrate
JP4753710B2 (ja) * 2005-12-22 2011-08-24 花王株式会社 ハードディスク基板用研磨液組成物
JP5701736B2 (ja) * 2011-12-20 2015-04-15 株式会社東芝 平坦化方法および平坦化装置
CN102643614B (zh) * 2012-04-17 2014-02-12 江苏中晶科技有限公司 玻璃抛光粉及其制备方法
US20150021513A1 (en) * 2013-07-17 2015-01-22 Yun-jeong Kim Cmp slurry composition for polishing an organic layer and method of forming a semiconductor device using the same
JP2016154208A (ja) * 2015-02-12 2016-08-25 旭硝子株式会社 研磨剤、研磨方法および半導体集積回路装置の製造方法
KR102447178B1 (ko) 2015-09-01 2022-09-26 삼성전자주식회사 반도체 장치의 제조 방법
CN106336813A (zh) * 2016-08-24 2017-01-18 安徽正田能源科技有限公司 一种硅片划痕抛光剂及其制备方法
CN106675417A (zh) * 2016-12-21 2017-05-17 安徽中创电子信息材料有限公司 一种球形氟氧化镧铈稀土抛光液及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2604443A1 (fr) * 1986-09-26 1988-04-01 Rhone Poulenc Chimie Composition de polissage a base de cerium destinee au polissage des verres organiques
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
JP2914860B2 (ja) 1992-10-20 1999-07-05 株式会社東芝 半導体装置とその製造方法および研磨方法ならびに研磨装置および研磨装置の研磨面の再生方法
US6174454B1 (en) * 1999-01-29 2001-01-16 National Science Council Slurry formulation for selective CMP of organic spin-on-glass insulating layer with low dielectric constant
US5962343A (en) * 1996-07-30 1999-10-05 Nissan Chemical Industries, Ltd. Process for producing crystalline ceric oxide particles and abrasive
JP3918241B2 (ja) 1996-08-01 2007-05-23 日産化学工業株式会社 表面改質された酸化第二セリウム粒子からなる研磨剤及び研磨方法
US6110396A (en) * 1996-11-27 2000-08-29 International Business Machines Corporation Dual-valent rare earth additives to polishing slurries
JP3752083B2 (ja) 1998-09-03 2006-03-08 三倉物産株式会社 研磨剤及びその製造方法
JP2000336344A (ja) * 1999-03-23 2000-12-05 Seimi Chem Co Ltd 研磨剤
JP2000286255A (ja) * 1999-03-31 2000-10-13 Hitachi Chem Co Ltd 半導体素子の製造方法
JP2000303060A (ja) * 1999-04-19 2000-10-31 Seimi Chem Co Ltd フッ素化合物砥粒を含む半導体用研磨剤
US7887714B2 (en) * 2000-12-25 2011-02-15 Nissan Chemical Industries, Ltd. Cerium oxide sol and abrasive
JP3685481B2 (ja) * 2000-12-27 2005-08-17 三井金属鉱業株式会社 粒度分布に優れたセリウム系研摩材粒子粉末、該粒子粉末を含有する研摩材スラリー及び該粒子粉末の製造方法
JP4185266B2 (ja) * 2001-07-25 2008-11-26 Ｈｏｙａ株式会社 情報記録媒体用基板の製造方法
US6974777B2 (en) * 2002-06-07 2005-12-13 Cabot Microelectronics Corporation CMP compositions for low-k dielectric materials
JP4248889B2 (ja) * 2002-11-22 2009-04-02 Ａｇｃセイミケミカル株式会社 研磨材粒子の品質評価方法、研磨方法及びガラス研磨用研磨材
US6893476B2 (en) * 2002-12-09 2005-05-17 Dupont Air Products Nanomaterials Llc Composition and associated methods for chemical mechanical planarization having high selectivity for metal removal

Also Published As

Publication number Publication date
AU2003261966A8 (en) 2004-03-29
AU2003261966A1 (en) 2004-03-29
TWI314949B (en) 2009-09-21
TW200406484A (en) 2004-05-01
US7378348B2 (en) 2008-05-27
CN1679145A (zh) 2005-10-05
WO2004023539A1 (ja) 2004-03-18
SG168405A1 (en) 2011-02-28
EP1536461A4 (en) 2007-03-28
US20050202670A1 (en) 2005-09-15
EP1536461A1 (en) 2005-06-01
CN100370587C (zh) 2008-02-20
JPWO2004023539A1 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
US7378348B2 (en) Polishing compound for insulating film for semiconductor integrated circuit and method for producing semiconductor integrated circuit
EP1386949B1 (en) Use of an aqueous dispersion for chemical mechanical polishing and process for producing a semiconductor device
KR100704690B1 (ko) 연마액 및 연마방법
EP1724317B1 (en) Chemical mechanical polishing aqueous dispersion, chemical mechanical polishing method, and kit for preparing chemical mechanical polishing aqueous dispersion
EP1542266B1 (en) Semiconductor abrasive, process for producing the same and method of polishing
US6436834B1 (en) Chemical-mechanical abrasive composition and method
EP1930938A1 (en) Polishing agent, method for polishing surface to be polished, and method for manufacturing semiconductor integrated circuit device
TWI500749B (zh) 使用適用於增加氧化矽移除之研磨組成物化學機械研磨基板之方法
EP1072662B1 (en) Chemical-mechanical abrasive composition and method
JP2008124377A (ja) 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体を調製するためのキット
JP5516594B2 (ja) Ｃｍｐ研磨液、並びに、これを用いた研磨方法及び半導体基板の製造方法
JP2006352096A (ja) 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体を調製するためのキット
JP4564735B2 (ja) 研磨スラリーおよび半導体集積回路の製造方法
JP2005302973A (ja) 化学機械研磨用水系分散体及び化学機械研磨方法
JP2012186339A (ja) 研磨液及びこの研磨液を用いた基板の研磨方法
CN100468647C (zh) 研磨剂以及研磨方法
EP0826756A1 (en) Abrasive composition for polishing a metal layer on a semiconductor substrate, and use of the same
US6440857B1 (en) Two-step CMP method and employed polishing compositions
TWI826624B (zh) 化學機械拋光液及其應用
CN112758974A (zh) 一种氧化铈颗粒的制备方法
JP4984032B2 (ja) 化学機械研磨用水系分散体および化学機械研磨方法
KR20170072524A (ko) 화학 기계적 연마 슬러리 조성물 및 이를 이용한 연마 방법
JP2013065858A (ja) 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体を調製するためのキット
JP2004022986A (ja) 化学的機械的研磨後の洗浄液
JP2007123759A (ja) 半導体研磨用組成物および研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application