JP5701736B2 - 平坦化方法および平坦化装置 - Google Patents

平坦化方法および平坦化装置 Download PDF

Info

Publication number
JP5701736B2
JP5701736B2 JP2011278837A JP2011278837A JP5701736B2 JP 5701736 B2 JP5701736 B2 JP 5701736B2 JP 2011278837 A JP2011278837 A JP 2011278837A JP 2011278837 A JP2011278837 A JP 2011278837A JP 5701736 B2 JP5701736 B2 JP 5701736B2
Authority
JP
Japan
Prior art keywords
solid plate
workpiece
fluorine
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011278837A
Other languages
English (en)
Other versions
JP2013131566A (ja
Inventor
聡文 側瀬
聡文 側瀬
松井 之輝
之輝 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011278837A priority Critical patent/JP5701736B2/ja
Priority to US13/603,924 priority patent/US8936729B2/en
Publication of JP2013131566A publication Critical patent/JP2013131566A/ja
Application granted granted Critical
Publication of JP5701736B2 publication Critical patent/JP5701736B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275Vertical isolation by bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283Lateral isolation by refilling of trenches with dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Description

本発明の実施形態は、平坦化方法および平坦化装置に関する。
近年、半導体装置の製造において、基板に形成された溝部を埋め込むように形成された絶縁膜、金属膜、または多結晶珪素膜などを平坦化するため、化学機械研磨(CMP:Chemical Mechanical Polishing)法が広く用いられている。CMP法は、砥粒と薬液とを含む研磨剤(スラリー)を研磨布上に供給し、被加工物を研磨布に接触させることで、薬液による化学的な作用と、砥粒による機械的な作用を組み合わせて被加工面の平坦化を行う方法である。しかし、この方法では、砥粒による機械的なダメージを避けることができず、被加工面に研磨ダメージが生じるという問題がある。
この問題に対し、砥粒を含まない処理液を用いることで、被加工面への研磨ダメージを避ける方法が検討されている。例えば、研磨布と接触した部分の温度上昇を利用し、温度上昇した部分を処理液で化学的に溶解させることで、金属膜表面の平坦化を行う方法や、被加工物を触媒から成る固体板に接触させ、接触部を処理液で化学的に溶解させることで、珪素膜、炭化珪素膜、窒化ガリウム膜、酸化アルミニウム膜、または金属膜などの平坦化を行う方法などがある。
しかしながら、上記方法によって、半導体装置の製造に必須である酸化珪素膜の平坦化を行う方法は提案されていない。
特開2004−072099号公報 特開2008−121099号公報 特開2008−081389号公報
酸化珪素膜を含む被加工物の被加工面への研磨ダメージを抑制することができる平坦化方法および平坦化装置を提供する。
本実施形態によれば、平坦化方法が提供される。平坦化方法においては、処理液中において、酸化珪素膜を含む被加工物の被加工面と、イオン交換体を含み、かつフッ素が吸着した固体板の表面とを接触または極接近させることにより、前記被加工物の被加工面を平坦化する。フッ素と前記固体板との結合エネルギーは、フッ素と珪素との結合エネルギーよりも小さい。
本実施形態に係る酸化珪素膜の平坦化を行う平坦化装置の構成例を示す斜視図。 本実施形態に係る酸化珪素膜の平坦化工程および原理を示す断面図。 図2に続く、本実施形態に係る酸化珪素膜の平坦化工程および原理を示す断面図。 図3に続く、本実施形態に係る酸化珪素膜の平坦化工程および原理を示す断面図。 図4に続く、本実施形態に係る酸化珪素膜の平坦化工程および原理を示す断面図。 本実施形態に係る半導体装置のSTI構造の製造工程を示す断面図。 図6に続く、本実施形態に係る半導体装置のSTI構造の製造工程を示す断面図。 図7に続く、本実施形態に係る半導体装置のSTI構造の製造工程を示す断面図。 図8に続く、本実施形態に係る半導体装置のSTI構造の製造工程を示す断面図。
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複した説明は、必要に応じて行う。
<実施形態>
図1乃至図5を用いて、本実施形態に係る平坦化方法について説明する。本実施形態は、酸性溶液である処理液15中において酸化珪素膜21を含む被加工物12の被加工面をフッ素(F)23が吸着した固体板11の表面に接触させることで、接触した酸化珪素膜の被加工面を化学的に溶解させ、被加工面の平坦化を行う例である。本実施形態では、機械的研磨を必要としないため、被加工面への研磨ダメージを抑制することができる。以下に、本実施形態について詳説する。
[平坦化装置]
まず、図1を用いて、本実施形態に係る酸化珪素膜の平坦化を行う平坦化装置について説明する。図1は、本実施形態に係る酸化珪素膜の平坦化を行う平坦化装置の構成例を示す斜視図である。
図1に示すように、本実施形態に係る平坦化装置は、容器10、固体板11、保持部13、および熱源14等を備える。
容器10内には、処理液15が満たされる。処理液15は、pHが7以下の酸性溶液である。また、処理液15に含まれる陰イオンは、フッ素イオンよりも固体板11に吸着しにくい。処理液15としては、例えば、希硝酸や希塩酸などが用いられる。
固体板11は、容器10内に処理液15に浸されるように配置される。固体板11は、フッ素イオンが吸着しやすいイオン交換体22を含み、その表面にフッ素23が吸着している。これらイオン交換体22とフッ素23とは、イオン結合により結合している。また、これらの結合エネルギーは、フッ素23と珪素との結合エネルギーよりも小さい。イオン交換体22としては、鉄酸化物(FeO)またはセリウム(Ce)を含むイオン交換体が用いられることが望ましい。これにより、酸性溶液中においてもフッ素23とイオン交換体22とが安定して吸着(結合)することが可能である。
保持部13は、被加工物12を保持する。保持部13は、被加工物12の被加工面を固体板11の表面に対向させ、これらを接触させたり離したりすることができる。被加工物12の被加工面と固体板11の表面との接触部が処理液15で浸されるように、容器10内の処理液の量が調整される。後述するように、被加工物12の被加工面(酸化珪素膜21)と固体板11の表面(フッ素23)とを処理液(酸性溶液)15中において接触または極接近させることにより、被加工物12の被加工面を平坦化することができる。
熱源14は、固体板11および被加工物12に接続され、これらの接触部の温度を上昇させる。これにより、後述する固体板11と被加工物12との反応を促進させ、被加工物12の加工速度を向上させることができる。また、熱源14により処理液15の温度を上昇させることで、固体板11と被加工物12との反応を促進させることも可能である。
また、固体板11および保持部13はともに、回転可能である。これらを回転させながら接触することにより、摩擦熱を発生させてこれらの接触部の温度を上昇させることができる。すなわち、熱源14を用いなくても、接触部の温度を上昇させて固体板11と被加工物12との反応を促進させることが可能である。なお、回転に限らず、固体板11および保持部13を互いにスライドさせることにより、摩擦熱を発生させてもよい。
なお、本例では、固体板11を容器15内に固定させて、保持部13に保持された被加工物12を動作させて接触させる例を示したが、これに限らない。被加工物12を容器15内に固定させて、保持部13に保持された固体板11を動作させて接触させてもよい。
[平坦化方法および原理]
次に、図2乃至図5を用いて、本実施形態に係る酸化珪素膜の平坦化方法および原理について説明する。図2乃至図5は、本実施形態に係る酸化珪素膜の平坦化工程および原理を示す断面図である。
なお、ここでは、被加工物12が基板20およびその上部に形成された酸化珪素膜21からなり、酸化珪素膜21の表面を被加工面とした例を示す。基板20は、例えば半導体基板、ガラス基板または半導体基板上に形成された絶縁膜等である。また、固体板11は、セリウムを含有するイオン交換体22を含み、その表面にフッ素23が吸着している。また、図1における保持部13および熱源14は、省略している。
まず、図2に示すように、処理液15中において、酸化珪素膜21を含む被加工物12の被加工面が固体板11の表面に対向されるように、被加工物12が保持される。酸化珪素膜21の被加工面は、凹凸形状を有する。固体板11の表面には、フッ素23が吸着している。より具体的には、フッ素23は、イオン交換体22中のセリウムとイオン結合で結合している。このフッ素23は、予めイオン交換体22を例えばフッ酸溶液に浸すことにより、固体板11の表面に吸着される。
また、処理液15は、酸性溶液であり、水素(H)イオン24を含む。この処理液15に含まれる陰イオンとイオン交換体22との結合エネルギーは、フッ素23とイオン交換体22との結合エネルギーよりも小さい。このため、処理液15中において単独で固体板11のフッ素23は、解離しない。言い換えると、処理液15中において、固体板11と被加工物12とが十分に離れている場合、固体板11の表面ではセリウムとフッ素23との間のイオン結合は安定して存在する。処理液15としては、例えば、希硝酸や希塩酸などが用いられる。
次に、図3に示すように、処理液15中において、被加工物12を動作させて被加工物12の被加工面を固体板11の表面に接触または極近接させる。このとき、少なくとも被加工物12の被加工面と固体板11の表面との接触部または極近接部が処理液15に浸されている。これにより、固体板11の表面のフッ素23が被加工面の珪素に引きつけられ、フッ素イオンとして処理液15中に解離するとともに、被加工面に存在する珪素と反応する。
フッ素23の解離は、固体板11においてフッ素23とイオン交換体22とが例えばイオン結合等の結合エネルギーが小さく、液中で解離しやすい結合をしているために生じる。より具体的には、フッ素23とイオン交換体22との結合エネルギーがフッ素23と被加工面の珪素との結合エネルギーよりも小さいために生じる。すなわち、フッ素23は、処理液15中においてイオン交換体(セリウム)22と結合するよりも珪素と結合したほうが安定する。
なお、固体板11としては、イオン交換体22としてセリウム以外に鉄酸化物等を含有するものであってもよい。また、イオン交換体22に限らず、フッ素23と珪素との結合エネルギーよりも小さい結合エネルギーでフッ素23と結合し、液中で解離しやすい材料であればよい。
フッ素23と被加工面の珪素との反応は、被加工面のうち固体板11に接触または極近接された酸化珪素膜21の凸部において優先的に進む。このため、図4に示すように、被加工面の凸部が加工され、平坦化される。より具体的には、被加工面の二酸化珪素(SiO)、固体板11の表面から解離したフッ素イオン(F(HF ))、および処理液15中の水素イオン(H(H))24が以下の反応を生じる。
SiO + 6F + 6H → SiF 2− +2H +2HO・・(1)
すなわち、解離したフッ素イオンと珪素とが結合し、ヘキサフルオロ珪酸イオン(SiF 2−)30として酸性溶液の処理液15中に溶解する。
なお、ここで、極近接とは、フッ素23の解離が生じる程度に、被加工物12の被加工面と固体板11の表面とを接近させることを意味する。
また、化学反応式(1)の反応は、十分な速度で連続的に進む。このため、被加工物12の動作速度(固体板11に押し当てる圧力)は、特に限定されない。すなわち、被加工物12は、任意の速度で動作されて固体板11に接触または極近接されていく。
なお、イオン交換体22または処理液15の種類によっては、被加工物12と固体板11とを接触または極接近しただけでは、反応速度が遅かったり、フッ素23の解離に必要な活性化エネルギーが得られず反応が進行しなかったりする場合がある。この場合、被加工物11と固体板12との接触部の温度を上昇させることにより、反応を効率的に進行させることが可能である。
例えば、熱源14を固体板11および被加工物12に接続することにより、これらの温度を上昇させることができる。また、熱源14により処理液15の温度を上昇させることで、固体板11と被加工物12との反応を促進させることも可能である。
また、固体板11および保持部13を回転させながら接触することにより、摩擦熱を発生させて温度を上昇させることができる。なお、回転に限らず、固体板11および保持部13を互いにスライドさせることにより、摩擦熱を発生させて温度を上昇させてもよい。
その後、被加工面の平坦化が終了すると、図5に示すように、被加工物12が固体板11から離される。このとき、被加工物12が接触していた固体板11の表面ではフッ素23が解離している。これにより、固体板11の表面に、処理液15中に含まれる陰イオン、または反応によって生じたヘキサフルオロ珪酸イオン30等の不純物Xが吸着する。
このため、次の被加工物の処理を行う前に、固体板11がフッ酸溶液に浸される。これにより、固体板11の表面に、再度フッ素とセリウムとをイオン結合により結合(吸着)させることができる。
なお、本実施形態で説明した酸化珪素膜は、二酸化珪素(SiO)膜に限るものではなく、シランやTEOS(テトラエチルオルソシリケイト)を原料とするCVD法により形成される酸化珪素膜や、PSZ(ポリシラザン)塗布法により形成される酸化珪素膜であってもよい。また、ホウ素やリンなど、他の元素を含有する酸化珪素膜であってもよい。
[効果]
上記実施形態によれば、酸性溶液の処理液15中において、被加工物12(酸化珪素膜21)の被加工面をフッ素23が吸着した固体板11の表面に接触させる。これにより、固体板11に接触した酸化珪素膜21の被加工面を化学的に溶解させ、被加工面の平坦化を行う。すなわち、酸化珪素膜21を機械的な研磨なく、化学的な反応のみで平坦化することができる。このため、機械的研磨によって生じる酸化珪素膜21の被加工面への研磨ダメージを抑制することができる。
ところで、酸化珪素膜の加工のためには、酸性溶液およびフッ素を用いて反応させることが必要である。このため、酸化珪素膜をフッ酸溶液に浸すことで、これらを反応させることができる。しかし、酸化珪素膜をフッ酸溶液に浸すだけでは、酸化珪素膜は等方的に加工されてしまい、その被加工面を平坦化することはできない。
これに対し、本実施形態では、浸すだけでは反応しない酸性溶液(処理液15)に酸化珪素膜21を浸し、その被加工面にフッ素23を含む固体板11の表面を接触または極近接させる。これにより、固体板11の表面と接触または極近接した酸化珪素膜21の被加工面のみを反応させて平坦化することができる。
<適用例>
図6乃至図9を用いて、本実施形態に係る平坦化方法の適用例について説明する。本実施形態に係る平坦化方法は、半導体装置のSTI(Shallow Trench Isolation)形成プロセスに適用され得る。
図6乃至図9は、本実施形態に係る半導体装置のSTI形成工程を示す断面図である。
まず、図6に示すように、半導体基板40上に、例えば、CVD(Chemical Vapor Deposition)法により、酸化珪素膜または窒化珪素膜を含むトンネル絶縁膜41が形成される。このトンネル絶縁膜41上に、例えば、CVD法により、ポリシリコンまたはアモルファスシリコンを含む電荷蓄積膜42が形成される。
次に、図7に示すように、リソグラフィおよびRIE(Reactive Ion Etching)により、電荷蓄積膜42、トンネル絶縁膜41、および半導体基板40に溝43が形成される。溝43は、電荷蓄積膜42およびトンネル絶縁膜41を貫通し、半導体基板40の一部を除去するように形成される。
次に、図8に示すように、例えば、CVD法により、全面に酸化珪素膜を含む素子分離絶縁膜44が形成される。これにより、素子分離絶縁膜44は、溝43内に埋め込まれ、かつ、溝43外の電荷蓄積膜42上にも形成される。
次に、図9に示すように、溝43外の電荷蓄積膜42上に形成された素子分離絶縁膜44が除去される。このとき、上記実施形態に係る酸化珪素膜の平坦化方法が用いられる。より具体的には、処理液15中に浸しながら素子分離絶縁膜44の表面をフッ素23が吸着した固体板11の表面に接触させる。すなわち、酸化珪素膜を含む素子分離絶縁膜44の表面を被加工面として、上記平坦化方法が行われる。これにより、素子分離絶縁膜44、処理液15、およびフッ素23が反応する。その結果、素子分離絶縁膜44の表面を平坦化しながら除去することができる。
このようにして、適用例におけるSTI構造が形成される。
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
11…固体板、12…被加工物、15…処理液、22…イオン交換体、23…フッ素(イオン)。

Claims (10)

  1. 処理液中において、酸化珪素膜を含む被加工物の被加工面と、イオン交換体を含み、かつフッ素が吸着した固体板の表面とを接触または極接近させることにより、前記被加工物の被加工面を平坦化する平坦化方法であって、
    フッ素と前記固体板との結合エネルギーは、フッ素と珪素との結合エネルギーよりも小さいことを特徴とする平坦化方法。
  2. 前記イオン交換体は、鉄酸化物またはセリウムを含むことを特徴とする請求項に記載の平坦化方法。
  3. 前記処理液が酸性溶液であることを特徴とする請求項1または請求項2に記載の平坦化方法。
  4. 接触または極接近した前記被加工物の被加工面と前記固体板の表面の温度を上昇させることを特徴とする請求項1乃至請求項のいずれか1項に記載の平坦化方法。
  5. 前記被加工物の被加工面の平坦化前に、フッ酸溶液に浸されることにより前記固体板の表面にフッ素が吸着されることを特徴とする請求項1乃至請求項のいずれか1項に記載の平坦化方法。
  6. イオン交換体を含み、かつ表面にフッ素が吸着した固体板と、
    酸化珪素膜を含む被加工物を保持し、前記被加工物の被加工面と、前記固体板の表面とを処理液中で接触または極接近させることにより、前記被加工物の被加工面を平坦化する保持部と、
    を具備し、
    フッ素と前記固体板との結合エネルギーは、フッ素と珪素との結合エネルギーよりも小さいことを特徴とする平坦化装置。
  7. 前記イオン交換体は、鉄酸化物またはセリウムを含むことを特徴とする請求項6に記載の平坦化装置。
  8. 前記処理液が酸性溶液であることを特徴とする請求項6または請求項7に記載の平坦化装置。
  9. 接触または極接近した前記被加工物の被加工面と前記固体板の表面の温度を上昇させることを特徴とする請求項6乃至請求項8のいずれか1項に記載の平坦化装置。
  10. 前記被加工物の被加工面の平坦化前に、フッ酸溶液に浸されることにより前記固体板の表面にフッ素が吸着されることを特徴とする請求項6乃至請求項9のいずれか1項に記載の平坦化装置。
JP2011278837A 2011-12-20 2011-12-20 平坦化方法および平坦化装置 Expired - Fee Related JP5701736B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011278837A JP5701736B2 (ja) 2011-12-20 2011-12-20 平坦化方法および平坦化装置
US13/603,924 US8936729B2 (en) 2011-12-20 2012-09-05 Planarizing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011278837A JP5701736B2 (ja) 2011-12-20 2011-12-20 平坦化方法および平坦化装置

Publications (2)

Publication Number Publication Date
JP2013131566A JP2013131566A (ja) 2013-07-04
JP5701736B2 true JP5701736B2 (ja) 2015-04-15

Family

ID=48610535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278837A Expired - Fee Related JP5701736B2 (ja) 2011-12-20 2011-12-20 平坦化方法および平坦化装置

Country Status (2)

Country Link
US (1) US8936729B2 (ja)
JP (1) JP5701736B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879087B2 (en) 2017-03-17 2020-12-29 Toshiba Memory Corporation Substrate treatment apparatus and manufacturing method of semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004887A (en) * 1994-09-01 1999-12-21 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
JP3305911B2 (ja) * 1995-03-15 2002-07-24 株式会社東芝 研磨方法および研磨装置並びにそれに用いる研磨砥石
US6103627A (en) * 1996-02-21 2000-08-15 Micron Technology, Inc. Treatment of a surface having an exposed silicon/silica interface
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
US6200896B1 (en) * 1998-01-22 2001-03-13 Cypress Semiconductor Corporation Employing an acidic liquid and an abrasive surface to polish a semiconductor topography
WO2001078116A2 (en) 2000-04-11 2001-10-18 Cabot Microelectronics Corporation System for the preferential removal of silicon oxide
JP2003209076A (ja) * 2002-01-15 2003-07-25 Hitachi Chem Co Ltd Cmp研磨剤および基板の研磨方法
WO2004023539A1 (ja) * 2002-09-06 2004-03-18 Asahi Glass Company, Limited 半導体集積回路用絶縁膜研磨剤組成物および半導体集積回路の製造方法
JP4248889B2 (ja) 2002-11-22 2009-04-02 Agcセイミケミカル株式会社 研磨材粒子の品質評価方法、研磨方法及びガラス研磨用研磨材
JP2004072099A (ja) 2003-08-01 2004-03-04 Hitachi Ltd 研磨方法
US7566391B2 (en) * 2004-09-01 2009-07-28 Micron Technology, Inc. Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
JP4041110B2 (ja) * 2004-09-29 2008-01-30 Hoya株式会社 磁気ディスク用ガラス基板の製造方法及び磁気ディスクの製造方法
TW200629392A (en) * 2004-12-22 2006-08-16 Ebara Corp Flattening method and flattening apparatus
JP2008081389A (ja) 2006-08-28 2008-04-10 Osaka Univ 触媒支援型化学加工方法及び装置
JP5007384B2 (ja) 2006-10-18 2012-08-22 株式会社荏原製作所 触媒支援型化学加工方法及び装置
KR100809338B1 (ko) * 2006-09-21 2008-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP2008262956A (ja) * 2007-04-10 2008-10-30 Elpida Memory Inc 半導体装置及びその製造方法
JP4887266B2 (ja) * 2007-10-15 2012-02-29 株式会社荏原製作所 平坦化方法
JP2010206094A (ja) * 2009-03-05 2010-09-16 Elpida Memory Inc 半導体装置及びその製造方法
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5404673B2 (ja) * 2011-02-25 2014-02-05 株式会社東芝 Cmp装置、研磨パッド及びcmp方法
JP2012212752A (ja) * 2011-03-31 2012-11-01 Elpida Memory Inc 半導体装置及びその製造方法
US8703004B2 (en) * 2011-11-14 2014-04-22 Kabushiki Kaisha Toshiba Method for chemical planarization and chemical planarization apparatus

Also Published As

Publication number Publication date
JP2013131566A (ja) 2013-07-04
US8936729B2 (en) 2015-01-20
US20130157464A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
KR102501107B1 (ko) 콜로이드성 실리카 화학적-기계적 연마 조성물
KR102444548B1 (ko) 구리 배리어 화학적-기계적 연마 조성물
JP5963822B2 (ja) 研磨粒子、研磨スラリー及びこれを用いた半導体素子の製造方法
JP5820404B2 (ja) 平坦化方法及び平坦化装置
US9206337B2 (en) Methods of manufacturing abrasive particle and polishing slurry
JP6189571B1 (ja) 研磨用組成物およびこれを用いた研磨方法、ならびにこれらを用いた研磨済研磨対象物の製造方法
US20160035598A1 (en) Method for chemical planarization and chemical planarization apparatus
JP5701736B2 (ja) 平坦化方法および平坦化装置
JP5882579B2 (ja) 半導体装置の製造方法
JP5750877B2 (ja) ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置
CN104078346A (zh) 半导体器件的平坦化方法
US20020019135A1 (en) Method for reducing dishing effects during a chemical mechanical polishing process
CN106558503B (zh) 晶圆键合方法
TW200410789A (en) Method for manufacturing metal line contact plug of semiconductor device
JP5835890B2 (ja) 素子間分離層の形成方法
JP2010278120A5 (ja)
TWI680508B (zh) 於化學機械硏磨處理期間藉由原地蝕刻移除缺陷
US20140030891A1 (en) Method of manufacturing semiconductor device and apparatus for manufacturing semiconductor device
JP6346124B2 (ja) 半導体装置の製造方法
KR101232813B1 (ko) 스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법
TW202245089A (zh) 半導體結構
TW201916151A (zh) 半導體元件的製造機制
CN111599677A (zh) 半导体结构及其形成方法
JP2005347455A (ja) 半導体装置の製造方法および半導体製造装置
JP2007311473A (ja) 半導体絶縁膜用研磨剤及び基板の研磨方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150218

R151 Written notification of patent or utility model registration

Ref document number: 5701736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees