KR20050051652A - 제어된 대칭과 정렬을 갖는 자기-편제 나노포어 어레이 - Google Patents

제어된 대칭과 정렬을 갖는 자기-편제 나노포어 어레이 Download PDF

Info

Publication number
KR20050051652A
KR20050051652A KR1020057003524A KR20057003524A KR20050051652A KR 20050051652 A KR20050051652 A KR 20050051652A KR 1020057003524 A KR1020057003524 A KR 1020057003524A KR 20057003524 A KR20057003524 A KR 20057003524A KR 20050051652 A KR20050051652 A KR 20050051652A
Authority
KR
South Korea
Prior art keywords
pattern
substrate
nanopores
layer
photoresist
Prior art date
Application number
KR1020057003524A
Other languages
English (en)
Inventor
홍구 김
쯔-쥔 순
Original Assignee
유니버시티 오브 피츠버그
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버시티 오브 피츠버그 filed Critical 유니버시티 오브 피츠버그
Publication of KR20050051652A publication Critical patent/KR20050051652A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/022—Anodisation on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0015—Production of aperture devices, microporous systems or stamps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70408—Interferometric lithography; Holographic lithography; Self-imaging lithography, e.g. utilizing the Talbot effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Micromachines (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

제 1 물질에 매크로스케일 영역을 갖는 정렬된(ordered), 단일 도메인 나노포어(nanopore) 어레이(array)가 제공된다. 제어된 패턴을 갖는 나노포어 어레이의 제조 방법은 제 1 패턴을 갖는 제 1 표면을 포함하는 기판을 제공하는 단계, 상기 제 1 패턴을 갖는 상기 제 1 표면상으로 나노포어들을 형성할 수 있는 제 1 물질을 증착하는 단계, 그리고 상기 제 1 물질을 양극 산화하여 상기 양극 산화된 제 1 물질에 제어된 패턴을 갖는 상기 나노포어 어레이를 형성하는 단계를 포함한다.

Description

제어된 대칭과 정렬을 갖는 자기-편제 나노포어 어레이{Self-organized nanopore arrays with controlled symmetry and order}
본 발명은 이질적인 기판 표면상으로 제어된 대칭을 갖는 고도-정렬된 나노포어(nanopore)를 배열하는 방법에 관한 것이다.
나노스케일(nanoscale) 포어(pore)를 형성하기 위한 화합물의 양극 산화(anodic oxidation)에 대하여, O'Sullivan과 Wood의 Proc. Roy. Soc. Lon. 317: 511-543에서 검토되었다. 예를 들어, 기본 알루미늄의 전기 화학적인(또는 양극으로 알려진) 산화는 미세 다공질(nanoporous) 물질인 양극 알루미나(alumina)를 만들어 낸다.
알루미늄 포일(foil)은, 그 위에 알루미나 나노포어가 형성되는 구조뿐만 아니라 기본 알루미늄 소스로서 종종 사용된다. 선택적으로, 알루미늄막은 기판 상에 증착될 수 있다. 이어서, 기판은 알루미늄막으로부터 알루미나 나노포어의 이어지는 형성을 구조적으로 돕는다. 그러나, 알루미나 나노포어의 씨딩(seeding)은 알루미늄 포일 또는 알루미늄막의 표면에서 무질서하게 일어난다. 이에 따라, 벌크 알루미늄 포일 상에 생성된 도메인(domain) 크기(즉, 동일한 삼각 대칭을 갖는 나노포어의 면적)는, 마이크로미터 스케일로 제한되고, 따라서 균일한 대칭의 큰 면적을 필요로 하는 응용장치에 대한 이러한 물질의 이용가능성을 감소시킨다.
다음의 도면에서, 동일한 참조부호는 동일 또는 유사한 요소를 나타낸다. 도면은 첨부되어, 명세서의 일 부분을 구성한다.
도 1a는 홀로그래픽 리소그래피(holographic lithography)를 수행하기 위한 장치의 개략적인 상면도이다.
도 1b 및 도 1c는 본 발명의 바람직한 실시예에 따른 포토레지스트 패턴(photoresist pattern) 형성 방법을 보여주는 개략적인 측단면도들이다.
도 2a는 기판 상의 1D 그레이팅(grating) 패턴된 포토레지스트층의 단면에 대한 주사전자 마이크로그래프(scanning electron micrograph)이다.
도 2b 및 도 2c는 각각 실리카(silica) 기판 상의 사각 및 삼각 대칭 포토레지스트 그레이팅 패턴의 주사전자 마이크로그래프들이다.
도 3a는 본 발명의 바람직한 실시예에 따른 어레이 제조 방법의 단계들을 보여주는 개략적인 3차원 도면이다.
도 3b는 크롬 하드마스크층(hardmask layer)에 있는 2차원 사각 패턴의 주사전자 마이크로그래프이다.
도 3c는 실리카 기판 상에 형성된 양극 알루미나 나노포어 어레이의 주사전자 마이크로그래프이다.
도 4a, 도 4b 및 도 4c는 본 발명의 바람직한 실시예에 따른 어레이 제조 방법의 단계들을 보여주는 개략적인 측단면도들이다.
도 4d는 1-D 그레이팅 상의 약 350-400 나노미터의 두께를 갖는 알루미늄막의 주사전자 마이크로그래프이다.
도 4e는 본 발명의 바람직한 실시예에 따른 나노포어 어레이의 주사전자 마이크로그래프이다.
도 4f는 종래 미세 다공질 알루미나막의 주사전자 마이크로그래프이다.
도 5a는 전 그레이팅 영역을 거쳐 관찰된 사각 배열 포어들을 갖는 사각-형상 포어들의 사각-격자 배열의 주사전자 마이크로그래프이다.
도 5b는 사각-형상 포어들의 사각-격자 배열의 고배율을 보여준다.
도 5c는 포어가 코러게이션(corrugation) 바닥 중앙에 잘 정렬되어 성장되는 것을 보여주는 알루미나 나노포어의 단면 이미지를 보여준다.
도 5d는 실리카 기판 상에 증착된 삼각-격자 2D-그레이팅-패턴된 알루미늄막으로부터 얻어진 알루미나 포어의 저배율 및 고배율(삽입)에서 주사전자 마이크로그래프이다.
도 5e는 본 발명의 바람직한 실시예에 따른 나노포어 어레이의 상면도이다.
도 6a는 본 발명의 바람직한 실시예에 따른 어레이의 개략적인 측단면도이다.
도 6b는 도 6a의 어레이를 제조하기 위하여 사용된 전기도금(electroplating) 배쓰(bath)의 개략적인 측단면도이다.
도 7a, 도 7b, 도 7c 및 도 7d는 본 발명의 바람직한 실시예에 따른 어레이 제조 방법을 보여주는 개략적인 측단면도들이다.
도 8은 본 발명의 바람직한 실시예에 따른 소자의 개략적인 3차원 도면이다.
도 9a는 본 발명의 바람직한 실시예에 따른 전계 프로그램 게이트 어레이(field programmable gate array; FPGA)의 개략적인 상면도이다.
도 9b는 도 9a의 소자의 회로 개략도이다.
도 10, 도 11 및 도 13은 본 발명의 바람직한 실시예에 따른 소자의 개략적인 측단면도들이다.
도 12a 및 도 12b는 본 발명의 바람직한 실시예에 따른 포토닉 크리스탈(photonic crystal) 소자의 개략적인 상면도들이다.
본 발명의 바람직한 일 측면은, 제 1 물질에 매크로스케일(macroscale) 영역을 갖는 정렬된(ordered), 단일 도메인(single domain) 나노포어 어레이(nanopore array)를 제공한다.
본 발명의 바람직한 다른 측면은, 소자의 제 1 물질에 정렬된 소정의(predetermined) 나노포어 패턴을 갖는 나노포어 어레이를 포함하는 소자를 제공한다.
본 발명의 바람직한 또 다른 측면은, 제어된 제 1 패턴을 갖는 나노포어 어레이의 제조 방법을 제공한다. 상기 방법은 제 1 패턴을 갖는 제 1 표면을 포함하는 기판을 제공하는 단계, 상기 제 1 패턴을 갖는 상기 제 1 표면상에 나노포어를 형성할 수 있는 제 1 물질을 증착하는 단계, 및 상기 제 1 물질을 양극 산화하여(anodically oxidizing), 양극 산화된 상기 제 1 물질에서 제어된 제 1 패턴을 갖는 나노포어 어레이를 형성하는 단계를 포함한다.
본 발명의 바람직한 실시예의 도면 및 설명들은, 명확성을 위해 잘 알려진 다른 요소들을 제거하면서, 발명의 명확한 이해에 적합한 요소를 보여주기 위해 단순화되었다.
본 발명자들은, 매크로스케일(macroscale) 영역을 갖는 정렬된(ordered), 단일 도메인 나노포어 어레이(nanopore array)가, 금속막 아래의 기판에 또는 금속막 자체에 정렬된 함몰(depression) 어레이를 포토리소그래피적으로 형성하고, 이어서 나노포어 어레이를 형성하도록 금속막을 양극 산화하여(anodically oxidizing) 형성될 수 있다는 것을 실현하였다. 나노포어의 배열(나노포어 배열의 정렬 및 대칭의 둘 다)은, 금속막의 나노스케일 표면 함몰 또는 코러게이션(corrugation)에 의해 매크로스케일 영역 상에 잘 제어되고 안내될 수 있다.
나노포어 어레이는 양극 산화에 의해 형성된 금속 산화물 물질, 예를 들어 양극 산화된 알루미늄 산화물에서 형성될 수 있다. 대안으로, 나노포어 어레이는, 나노포어들을 포함하는 금속 산화막을 마스크(mask)로 이용하여 기판 물질에 있는 나노포어들을 식각하고, 이어서 금속 산화막을 선택적으로 제거함에 의해, 다른 적당한 어떤 기판 물질, 예를 들어 반도체(즉, 실리콘, SiGe, SiC, III-V 또는 II-VI 물질), 유리(glass), 세라믹(ceramic), 금속 또는 다른 물질에서 형성될 수도 있다.
바람직하게는, 기판 상의 금속막은 벌크(bulk) 금속 포일(metal foil)보다는 얇은 금속막을 포함한다. 그러나, 벌크 금속 포일이, 포토리소그래피적으로 금속 포일의 표면에 함몰을 형성하고, 이어서 선택적으로 나노포어 어레이를 형성하기 위하여 포일을 양극 산화함에 의해 또한 사용될 수 있다.
여기에 사용된 용어 "나노포어"는 500 nm 또는 그 이하의 직경을 갖는 그루브(groove)이다. 반드시는 아니지만 바람직하게는, 나노포어는 100 nm 이하의 직경, 예를 들어 약 5-10 nm의 직경을 갖는다. 바람직하게는, 식각되지 않은 나노포어는 그것이 내재된 물질의 두께를 관통하여 내내 확장하지는 않는다. 그러나, 나노포어 깊이는 부가적인 식각에 의해 확장될 수 있다. 여기에 사용된 용어 "도메인(domain)"은 유사한 형상의 반복적인 나노포어의 유니트(unit), 예를 들어 나노포어가 직선으로 또는 곡선으로 배열되거나 또는 다각형의 꼭지점들을 포함하는 나노포어의 선형적인 또는 다각형의 유니트를 의미한다. 여기에서 사용된 용어 "정렬된(ordered)"은 비-임의적 배열을 의미한다. 여기에 사용된 용어 "정렬된 도메인(ordered domain)"은 나노포어의 반복적인 유니트의 비임의적 배열을 갖는 영역이다. 여기에서 사용된 용어 "대칭적인(symmetric)"은, 최소의 반복되는 나노포어의 유니트들 사이의 가상 경계선의 반대편 상의 부분들의 대응하는 형상 및 배열을 갖는 것을 의미한다. 여기에서 사용된 용어 "소정의(predetermined)"는 임의의 지역에서보다는 미리 선택된 영역에 있는 나노포어와 같이, 미리 선택된의 의미이다. 여기에서 사용된 용어 "막(film)"은 예를 들어 10 마이크론 이하의 두께, 바람직하게는 1 마이크론 이하의 두께를 갖는 막과 같이 박막 증착법에 의해 증착된 박막을 의미한다. 여기에서 사용된 용어 "매크로스케일 영역(macroscale area)"은, 눈에 보이는 거시적인 영역, 예를 들어 적어도 1 센티미터, 바람직하게는 1 내지 100 센티미터의 영역을 포함한다.
바람직하게는, 나노포어 어레이는 단일 도메인 내에서 실질적으로 결함이 없다. 즉, 단일 도메인에는 나노포어의 반복적인 유니트들 외에 임의적으로 배열된 나노포어가 없거나 거의 없다. 가장 바람직하게는, 아래에서 보다 자세하게 설명되듯이, 단일 도메인 나노포어 어레이는, 소정의 정렬된 대칭적인 패턴에서 배열되고, 사각의 꼭지점에서 위치된 나노포어들을 포함한다. 예를 들어, 나노포어들은 정렬된 사각 또는 삼각 대칭 패턴으로 배열될 수 있다. 선택적으로, 단일 도메인 나노포어 어레이는 1차원 그레이팅(grating) 패턴으로 배열된 나노포어들을 포함한다. 이때, 나노포어들은 그레이팅 선 방향을 따라서가 아니라, 그레이팅 벡터(vector) 방향을 따라서 순서대로 정렬되어 있다.
본 발명의 바람직한 실시예에서, 기판의 큰 면적에 걸쳐서 나노포어들의 정렬된 어레이(ordered array)의 자기 배열된 형성을 높이기 위해, 패턴이 기판의 매크로스케일 영역에 걸쳐서 형성된다. 나노포어 어레이들은 웨이퍼 상에 제어된 대칭 및 정렬을 갖는 자기-정렬된 나노구조의 제조를 위한 시스템 및 방법을 제공한다. 나노포어의 정규적인 배열은 또한 기판의 작은 정도의 조작이 가능하게 한다. 이에 따라, 수많은 나노스케일 전자(electronic), 포토닉(photonic), 및 화학 소자, 예를 들어 그러한 정렬된 어레이로부터 기판 상에 제조될 수 있는 나노회로소자 및 나노기계가 디자인되고, 설계되고 그리고 제조된다.
제어된 패턴을 갖는 나노포어 어레이의 제조 방법은, 제 1 패턴을 갖는 제 1 표면을 갖는 기판을 제공하는 단계, 기판의 제 1 표면상에 제 1 물질을 증착하는 단계, 및 양극 산화된 제 1 물질 내에 제어된 패턴을 갖는 나노포어 어레이를 형성하기 위하여 제 1 물질을 양극 산화하는 단계를 포함한다.
바람직한 실시예에서, 기판은 실리콘 또는 유리(즉, 실리카(SiO2) 또는 다른 유리)이고, 제 1 물질은 미세 다공질 양극 알루미나를 형성하기 위해 양극 산화되는 알루미늄이다. 그러나, 해당 기술분야에서 당업자는 여기에 설명된 방법 및 조성들은 다양한 기판에 적용될 수 있고, 사파이어(sappire), 석영(quartz) 기판 및 금속 기판과 같은 플라스틱 기판, 세라믹 기판뿐만 아니라, 다른 반도체 기판, 예를 들어 갈륨 아세나이드(gallium arsenide) 및 실리콘 카바이드(silicon carbide)에 제한되지 않는다는 것을 인식할 수 있다. 기판은 노출된 실리콘 웨이퍼와 같은 단일층, 또는 상부층에 패턴이 형성된 복수의 층들을 포함할 수 있다. 게다가, 나노포어 어레이는 이를 형성하기 위해서 양극 산화에 의해서와 같이 산화될 수 있는 적당한 물질에 형성될 수 있다. 예를 들어, 알루미늄 대신에, 다른 금속들, 예를 들어 티타늄(양극 산화에서 티타늄 산화막을 형성(Gong 등, 2001, J. Mat. Res., Vo. 16(12), pp. 3331-3334)), 탄탈륨(tantalum)(양극 산화에서 Ta2O5 형성), 니오비움(niobium) 또는 그것들의 합금들이 사용될 수 있다. 일반적으로, 미세 다공질 구조를 형성하기 위하여 산화될 수 있는 어떠한 금속 또는 반도체들이 사용될 수 있다. 게다가, 아래에 설명되는 바와 같이, 양극 산화된 물질은 나노포어 어레이를 기판에 이전하기 위한 임시적인 또는 희생적인 템플리트(template) 마스크로 사용될 수 있으며, 그 다음 제거된다. 따라서, 나노포어 어레이는 여하의 고체 물질 내에 위치될 수 있다.
기판에서 패턴은 여하의 적절한 방법에 의해 형성될 수 있다. 바람직하게는, 패턴은 포토리소그래픽 패터닝과 식각에 의해 형성될 수 있다. 포토리소그래픽 패터닝은, 기판의 제 1 표면상에, 예를 들어 기판의 상부면 상에 포토레지스트층을 형성하는 단계, 포토레지스트층을 선택적으로 노광하는 단계, 및 노광된 포토레지스트층을 패터닝하여 패턴된 포토레지스트층을 형성하는 단계를 포함한다.
바람직하게는, 홀로그래픽 리소그래피가 포토레지스트층에 패턴을 노광하기 위해 사용된다. 노광된 포토레지스트층은, 그 다음 기판의 표면을 가로질러 릿지(ridge) 또는 코러게이션(corrugation)의 포토레지스트 패턴을 형성하기 위해 패턴된다.
식각 단계는, 포토레지스트 패턴을 마스크로 이용하여 기판의 제 1 표면에 제 1 패턴을 형성하기 위해 기판의 제 1 표면을 식각하는 것을 포함한다. 바람직하게는, 그러나 반드시 필수적이지는 않지만, 기판을 식각한 후 포토레지스트 패턴은 제거된다.
알루미늄과 같은 물질이 그 다음 기판의 패턴된 표면상에, 예를 들어 릿지되거나 또는 코러게이트 된 표면상에 증착된다. 물질의 두께는, 기판의 표면을 가로질러 기판의 상부면의 패턴이 물질의 상부면 내에 유지되도록 충분히 얇다. 예를 들어, 양극 산화 시, 알루미늄은 나노포어 어레이를 갖는 알루미나로 변화된다. 증착된 물질, 예를 들어 알루미늄은 하부 기판의 형상 또는 패턴을 나타내기 때문에, 나노포어는 양극 산화된 물질의 상부면에 있는 크레비스(crevice), 리세스(recess) 또는 골(trough)에 형성된다. 기판 표면에 있는 돌출(protrusion) 또는 리세스는 소정의 패턴, 정규 패턴 또는 정규 대칭 패턴으로 배열되어 있기 때문에, 나노포어들은 기판의 표면을 가로질러 양극 산화된 물질에서 소정의, 정규의 그리고/또는 대칭적인 패턴으로 배열된다. 따라서, 이러한 방법은 기판의 큰 면적을 걸쳐서 미세 다공질 구조의 대칭적인 어레이의 빠르고 효율적인 제조를 위해서 제공된다.
일반적으로, 나노포어들의 배열(즉, 나노포어들의 정렬 및 대칭의 둘 모두)은, 기판 상의 알루미늄막에 코러게이션 패턴과 같은 나노스케일 표면 패턴들에 의해 잘 제어되고, 관리될 수 있다. 본 발명의 바람직한 실시예는, 양극 산화 전에 알루미늄막의 매크로스케일 영역에 걸쳐서 격자를 형성하는 패턴을 생성하기 위해, 컨포멀(conformal) 박막 증착 프로세스와 함께 이용되는 홀로그래픽 리소그래피 기술을 고려한다. 격자는 소정의 임의의 형상일 수 있으며, 사각 및 삼각 격자가 두 개의 본-바람직한 실시예가 될 수 있다. 격자는 나노포어의 형성을 위한 씨드 포인트에 대한 구조적인 패턴을 제공한다. 박막들의 나노스케일 패터닝은, 매크로스케일 영역 상에 고도로 정렬된(결함이 없는, 단일-도메인) 포어 어레이의 형성이 가능하게 한다.
본 발명의 제 1 바람직한 실시예에 따른, 나노포어 어레이의 제조 방법이 아래에 설명된다. 첫째로, 기판의 영역은 포토레지스트로 초기 코팅된다. 예를 들어, 기판의 상부 전면은 포토레지스트층으로 덮여 있다. 포토레지스트에 의한 기판의 코팅은 디핑(dipping), 스프레잉(spraying), 스핀 코팅(spin coating), 또는 바라는 치수의 영역에 걸쳐서 제어 가능하고 균일한 두께를 갖는 매끄러운 포토레지스트층을 생성하는 다른 여하의 적당한 절차에 의해 수행될 수 있다. 예를 들어, 포토레지스트는 실리카 기판 상에 100-150 나노미트로 코팅될 수 있다.
포토레지스트층은 도 1a에 도시된 바와 같이, 홀로글래픽 리소그래피를 이용하여 그 다음 패터닝된다. 물론, 만일 요구된다면, 다른 여하의 적당한 방법, 예를 들어 비홀로그래픽(non-holographic) 리소그래피 또는 선택적인 전자빔 노광이 포토레지스트 패턴을 패터닝하기 위해 사용될 수 있다. 예시적인 홀로그래픽 리소그래피 시스템이 도 1a에 도시되었다. 시스템은, 레이저(10)와 같은 복사 소스를 지지하는 진동-자유(vibration-free) 광학 테이블 또는 벤치(100), 선택적인 셔터(shutter, 103), 선택적인 제 1 거울(mirror, 105), 빔 스플릿터(beam splitter, 107), 제 2 거울(109), 필터들(111)과 렌즈들(113)과 같은 다양한 빔 형상 광학들, 및 회전 스테이지와 같은 샘플 홀더(115)를 포함한다.
본 바람직한 실시예에서, 레이저(101)는 헬륨-카드뮴 레이저(325 나노미터 파장, 15 밀리와트 출력 파워)이고, 1 내지 2 센티미터의 빔 직경 내로 확장되고 집속되고 이어서 스플릿터(107)에 의해 두 동일 강도의 빔들로 분리되는 빔을 방출한다. 두 빔들은, 그 다음 도 1b에 도시된 바와 같이 간섭 패턴을 형성하기 위해 바람직하게는 기판(1), 예를 들어 실리카 기판 위에 위치된 포토레지스트층(117)(예를 들어, 씨너(thinner) P 용액에서 1:1 체적비로 희석되고 약 300 내지 400 nm의 두께를 갖는 시플리(SHIPLEY, 1805) 양성 포토레지스트) 상으로 재결합된다.
두 빔들이 모일 때, 강한 빛의 다수의 평행한 라인들을 포함하는 간섭 패턴이 생성된다. 강한 빛의 평행한 라인들은 입사 빔 각도를 바꿈으로써 조절될 수 있는 특정 주기(period)마다 발생한다. 광학을 변경함으로써, 예를 들어 빛 소오스의 파장, 및/또는 포토레지스트에 인접한 주위 유전체의 굴절률을 변경함으로써, 주기를 부가적으로 조절할 수 있다. 따라서, 포토레지스트는 두 빔이 모이는 곳에서 노광되고, 두 빔이 모이지 않는 곳에서는 노광되지 않는다. 도 1c에서 보여지는 길이(Λ)는 (sinθ1+sinθ2)에 의해 나누어진 스플릿 레이저빔의 피크 파장과 동일하다. 이때, θ1 및 θ2는 도 1b에서 도시된 바와 같이 포토레지스트 표면에 직각에 대한 레이저빔의 각도이다.
선택적인 노광에 의해, 포토레지스트층(117)은 노광된 영역과 노광되지 않은 영역을 갖는다. 홀로그래픽 노광이, 이후 기판에 스플릿 형상의 릿지 및 그루브를 형상하기 사용될 포토레지스트층에 스플릿 형상의 노광된 그리고 노광되지 않은 영역을 형성하기 때문에 선호된다. 노광된 포토레지스트층은 도 1c에 도시된 바와 같이 그 다음 패턴된다. 만일 포토레지스트층(117)이 양성(positive) 포토레지스트층인 경우, 그 다음 노광되지 않은 영역을 도 1c에 도시된 바와 같이 기판 (1) 상의 포토레지스트 패턴(119)으로 남기고, 노광된 영역이 적절한 솔벤트(solvent)에 의해 제거된다. 만일 포토레지스트층(117)이 음성(negative) 포토레지스트층인 경우, 그 다음 노광된 영역을 기판(1) 상의 포토레지스트 패턴(119)으로 남기고, 노광되지 않은 영역은 적절한 솔벤트에 의해 제거된다.
그레이팅 패턴 크기는 광학에서 적절한 변경으로 보다 큰 값으로 조절될 수 있다. 그레이팅 라인 패턴은 바람직하게는 1차원 또는 1D 패턴으로 지칭된다. 바람직하게는, 노광 강도 및 노광 시간은, 기판 표면이 대략 그레이팅 주기의 절반에 대해 완전히 노출되도록 그렇게 조절된다.
도 2a는 기판 상의 1D 그레이팅 패턴된 포토레지스트층 단면의 주사전자 마이크로그래프를 도시한다. 이 예에서, 포토레지스트 그레이팅의 코러게이션 깊이는 대략 120 나노미터이다.
본 바람직한 실시예에서, 포토레지스트 코팅된 기판은, 삼각 또는 사각 대칭각각에 대한 노광들 사이에서 60도 또는 90도의 회전각을 갖는 입사 레이저 빛에 이중 또는 삼중 노광된다. 바람직하게는, 레이저빔은 고정된 채로, 기판은 각 노광 사이에서 회전된다. 그러나, 만일 요구된다면, 기판은 고정된 채로, 레이저빔이 회전 광학을 이용하여 상대적으로 노광 사이에서 회전될 수 있다. 바람직하게는, 기계적 빔 회전 소자보다는 전기-광학(electro-optic)이 노광 사이에서 레이저빔을 회전시키기 위해 사용된다.
도 2b는, 사각 대칭 포토레지스트 그레이팅 패턴이 실리카 기판 상에 현상된 본 바람직한 실시예를 도시한다. 따라서, 도시된 식각된 포토레지스트 패턴은 본질적으로 90도 회전된 두 간섭 패턴의 합이다. 도 2b에 도시된 포토레지스트층 내의 홀(hole) 또는 리세스(recess)는 약 250 nm 직경을 갖는다. 추가적인 식각된 패턴이 회전각도 또는 노광 횟수를 변경하여 생성될 수 있다. 예를 들어, 도 2c에 도시된 바와 같이, 기판 및 빔이 각각에 대해서 60도 각도로 회전되어, 포토레지스트 내에 삼각 패턴을 형성한다. 하나 이상의 노광의 경우에 있어서, 각 노광 패턴은 그레이팅 주기 및 기하(geometry)(예를 들어 선형 또는 곡선형)면에서 다르게 디자인될 수 있다.
만일 포토레지스트 패턴이 기판과 알루미나층 또는 막 사이에 잔존한다면, 포토레지스트 패턴의 존재가 알루미나층 또는 막의 기판에의 접착(adhesion)을 감소시킬 수 있다. 알루미나층 또는 막 접착은, 아래에 기술되는 바와 같이 포토레지스트 프로파일을 식각 프로세스로 기판으로 전사시키고, 그 다음 포토레지스트를 제거함에 의해 향상될 수 있다. 따라서, 포토레지스트 패턴이 형성된 다음, 그것은 포토레지스트 패턴을 기판의 상부면으로 전사시키기 위한 마스크로 사용된다. 기판을 패터닝하기 위해, 습식(wet) 또는 건식(dry) 식각이 사용된다. 포토레지스트 패턴은 바람직하게는 기판을 패터닝한 후 적절한 포토레지스트 제거 방법, 예를 들어 애싱(ashing)에 의해 제거된다.
기판은 여러 가지 다양한 패터닝 방법에 의해 패턴된다. 제 1 바람직한 방법에서, 2차원 패턴과 같은 포토레지스트에 있는 패턴이 포토레지스트를 식각 마스크로 하여 기판 표면으로 직접 전사된다. 예를 들어, 도 3a에 도시된 바와 같이, 기판(1), 예를 들어 약 600 마이크론 두께의 실리카 기판이 제공된다. 제 1 바람직한 방법의 단계(301)에서, 포토레지스트층은 위에 기술된 적절한 방법에 의해 2차원 패턴(119)으로 패턴된다. 예를 덜어, 포토레지스트 패턴(119)에서, 교차 영역은 약 80 nm의 두께를 갖고, 릿지(ridge) 영역은 약 40 nm의 두께를 갖는다. 그 다음 단계(302)에서, 기판(1)은 패턴을 기판에 전사시키기 위해 패턴된 포토레지스트(119)를 마스크로 하여 식각된다. 예를 들어, 기판에서 코러게이션 깊이는 약 10 내지 20 nm이다. 포토레지스트는 그 다음 기판으로부터 제거된다.
제 2 바람직한 방법에서, 2차원 포토레지스트 패턴은 식각 프로세스를 이용하여 하드마스크층(hard mask layer)으로 전사되고, 그 다음 패턴된 하드마스크층은 기판 표면을 식각하기 위한 하드마스크로 사용된다. 예를 들어, 제 2 바람직한 실시예에서의 단계(311)에서, 하드마스크(120)가 기판(1) 상에 증착된다. 하드마스크층은 적절한 하드마스크 물질, 예를 들어 10 nm 두께의 Cr층 또는 다른 적절한 금속층을 포함한다. 단계(312)에서, 포토레지스트층은 위에 기술된 적절한 방법에 의해 하드마스크층(120) 위에 2차원 패턴(119)으로 패턴된다. 예를 들어, 포토레지스트 패턴(119)에서 교차 영역은 약 80 nm의 두께를 갖고, 릿지 영역은 약 40 nm의 두께를 갖는다. 그 다음 단계(313)에서, 하드마스크층은 패턴을 하드마스크층(120)으로 전사하기 위하여 패턴된 포토레지스트(119)를 마스크로 이용하여 식각된다. 포토레지스트는, 만일 요구된다면, 그 다음 패턴된 하드마스크층으로부터 제거된다. 단계(314)에서, 기판(1)은 그 다음 패턴된 하드마스크층(그리고 만일 전 단계에서 제거되지 않았다면 포토레지스트)을 마스크로 이용하여 식각된다. 예를 들어, 기판에서 코러게이션 깊이는 약 10 내지 30 nm, 바람직하게는 약 20 내지 약 30 nm이다.
제 3 바람직한 실시예에서, 제 1 방향으로 그 그레이팅 라인들이 정렬된 1차원 제 1 포토레지스트 패턴이 하드마스크층으로 전사된다. 그 다음, 상기 프로세스가 제 1 방향과 다른 제 2 방향으로 그 그레이팅 라인들이 정렬된 1차원 제 2 포토레지스트 패턴에 대해서 반복된다. 패턴된 하드마스크층은 그 다음 기판 표면을 식각하기 위한 하드마스크로 이용된다. 예를 들어, 제 3 바람직한 실시예의 단계(311)에서, 하드마스크층(120)은 적절한 하드마스크 물질, 예를 들어 약 50 nm 두께의 Cr층 또는 다른 적절한 금속층이 사용될 수 있다. 그 다음 단계(321)에서, 제 1 포토레지스트층은 하드마스크층(120) 위에 그 그레이팅 라인들이 제 1 방향으로 확장하는 1차원 패턴(119A)으로 전술한 적절한 방법에 의해 패턴된다. 포토레지스트 그레이팅 두께는 약 80 nm 일 수 있다. 그 다음 단계(322)에서, 하드마스크층은 패턴을 하드마스크층(120)으로 전사하기 위해 패턴된 포토레지스트(119A)를 마스크로 이용하여 식각된다. 예를 들어, 하드마스크층은 부분적으로(예컨대, 반정도), 예컨대 약 25 nm 까지 식각된다. 포토레지스트(119A)는 그 다음 패턴된 하드마스크층으로부터 제거된다. 단계(323)에서, 제 2 포토레지스트층은 전술한 적절한 방법에 의해 하드마스크층(120) 상에서 그 그레이팅 라인들이 다른 제 2 방향으로 확장하는 1차원 패턴(119B)으로 패턴된다. 만일 그레이팅 라인 방향이 수직이면 사각 격자 패턴이 형성되고, 만일 그레이팅 라인 방향이 60도씩 다르다면 삼각 격자 패턴이 형성된다. 그 다음, 단계(324)에서, 패턴된 하드마스크층(119B)은 패턴을 하드마스크층(120)으로 전사하기 위하여 패턴된 포토레지스트(119B)를 마스크로 이용하여 식각된다. 바람직하게는, 하드마스크층은 다시 부분적으로 식각된 부분, 예컨대 절반 정도이며, 그 결과, 하드마스크층 두께는 그 교차 영역에서 약 50 nm이고, 릿지 영역에서 약 25 nm이고 릿지 영역 사이에서는 0이다(즉, 개구(opening)가 릿지 영역 사이에 형성된다). 단계(314)에서, 기판(1)은 그 다음 기판에 2차원 패턴을 형성하기 위하여 패턴된 하드마스크층을 마스크로 이용하여 식각된다. 제 2 포토레지스트(119B)는 기판의 패터닝 전 또는 그 후에 패턴된 하드마스크층으로부터 제거된다. 예를 들어, 기판에서 코러게이션 깊이는 약 10 내지 50 nm, 바람직하게는 약 30 내지 50 nm이다.
도시된 사각 패턴과는 다른 2차원 패턴 패턴이 기판에 형성될 수 있음에 유의해야 한다. 제 2 및 제 3 방법에서, 패턴된 하드마스크층은 양극 산화될 금속막의 증착 전에 또는 기판으로부터 제거될 수 있거나 또는 양극 산화될 금속막이 패턴된 하드마스크층 위에 바로 증착될 수도 있다.
제 2 기판 패터닝 방법은, 그것이 하드마스크층을 사용하여 기판을 보다 깊게 식각할 수 있다는 점에서, 제 1 방법에 비해서 잠재적인 장점을 제공한다. 제 3 방법은, 각 하드마스크층 라인이 식각 후에 잘 연결된 채로 남아 있고, 이것이 하드마스크 내에 잘-정의된 (분리된) 개구 현상(development)을 돕는다는 점에서, 제 2 방법에 비해 잠재적인 장점을 제공한다. 도 3B는 전술한 제 3 패터닝 방법에 의한 실리카 기판 상에 형성된 2차원 사각 패턴의 마이크로그래프이다.
아래의 표 1은 바람직한, 전술한 패턴 전사 프로세스에서 사용될 수 있는 예시적인 플라즈마 식각 조건을 제공한다.
Cr SiO2(실리카)
기체 Cl2 + O2 CF4 + O2
유속(sccm) 24 + 6 36 + 4
압력(mTorr) 10 15
RIE 파워(W) 10 50
ICP 파워(W) 100 75
식각비 PR: Cr = 3: 4 Cr: SiO2 = 1: 12
프로세스의 다음 단계에서, 미세 다공질 구조를 형성하기 위한 물질, 예컨대 양극 처리될 수 있는 금속막이 바람직하게는 패턴된 기판 및/또는 만일 하드마스크가 존재한다면 하드마스크 상에 바로 증착된다. 증착은 여하의 적절한 방법, 예컨대, 열 또는 전자빔 증발법과 같은 진공 증발법(evaporation), MOCVD, MBE, 스퍼터링, 전해 도금, 무전해 도금에 의해 수행할 수 있다. 바람직하게는, 금속막은 고진공(전형적으로 10-6 Torr 또는 그 이하의 압력) 시스템에서 증발되고, 그 결과 증발된 입자의 평균-자유-충돌-경로(mean-free-collision-path)는 소오스로부터 기판까지의 거리보다 크다. 이러한 조건이 증발된 물질이 기판 상에 증착되도록 하고, 패턴된 표면상에 증착된 막들의 컨포멀 프로파일을 생성하게 한다. 따라서, 기판의 상부면에 있는 패턴이 금속막의 상부면으로 전사된다.
예를 들어, 도 3a의 단계(303)에 도시된 바와 같이, 약 300 nm 내지 약 800 nm 두께의 알루미나막이 패턴된 기판 및/또는 패턴된 하드마스크층 상에 증착된다. 이러한 금속층은 나노포어 어레이를 형성하기 위하여 그 다음 단계(304)에서 양극 산화된다. 도 3c는 실리카 기판 상에 형성된 양극(anodic) 알루미나 나노포어 어레이의 SEM 마이크로그래프(단면 이미지)이다. 두-단계 1D 그레이팅 패터닝 프로세스(즉, 전술한 제 3 방법)가 2D Cr 하드마스크 패턴을 현상하는 데 있어서 이용된다. 기판 코러게이션이 포어의 바닥 근처에서 발견된다. 초기 두께 350 nm의 알루미늄막이 코러게이션 기판 상에 증착되고, 그 다음 140V에서 40분 동안 양극 산화된다.
다른 바람직한 실시예에서, 금속막이 포토레지스트 패턴 상에 바로 증착될 수 있다. 도 4a-4c는 그 표면이 포토레지스트 그레이팅 패턴으로 코러게이트된 기판 상의 정렬된, 단일-도메인, 알루미늄 포어 어레이의 성장 프로세스를 개략적으로 보여준다. 이 경우에 있어서, 포토레지스트 패턴 형성 후에 기판은 식각되지 않고, 금속층이 포토레지스트 패턴 상에 바로 증착된다. 따라서, 포토레지스트 패턴이 금속막의 상부면으로 전사된다. 예를 들어, 도 4a에 도시된 바와 같이, 포토레지스트 패턴(119)은 기판(1) 상에 전술한 적절한 방법에 의해서 형성된다. 금속층, 예컨대 알루미늄층(121)이 도 4b에 도시된 바와 같이 포토레지스트 패턴(119) 상에 증착된다. 그 다음, 도 4c에 도시된 바와 같이, 금속층(12)이 나노포어(13)를 포함하는 나노포어 어레이(3)를 형성하기 위해 양극 산화된다. 전술한 알루미늄막은 순수한 알루미늄막 또는 알루미늄이 무게로 50% 이상인 알루미늄 합금, 예컨대 Al-2% Cu 합금일 수 있다는 것을 유의해야 한다.
도 4d는 1-D 포토레지스트 패턴 상에 알루미늄막이 증착된 바람직한 실시예의 마이크로그래프이다. 도 4d에 도시된 바람직한 실시예에서, 350-400 나노미터 두께의 알루미늄막(121)이 99.999% (5N) 순도의 알루미늄 소스로 열(thermal) 증발법(evaporation)을 이용하여 기판 상의 1-D 포토레지스트 패턴 상으로 증착된다. 증착된 막 표면은, 바람직하게는 거의 동일한 코러게이션 깊이, 즉 약 100 나노미터의 깊이를 갖는 포토레지스트 패턴의 코러게이션 패턴을 따라 형성된다. 바람직하게는, 금속막은 1 마이크론 두께 이하, 보다 바람직하게는 500 나노미터의 두께이하이다.
증착된 금속막의 양극 산화가 그 다음 수행된다. 바람직한 실시예에서, 실리카 기판에 증착된 알루미늄막은, 상온에서 희석된 전해액(체적비로 1 H3Po4 + 800 H2O)에서 백금 와이어(wire)를 카운터 전극(counter electrode)으로 이용하여 양극 산화된다. 양극 산화는 바람직하게는 일정한 전압에서 약 40분 동안 수행된다. 다른 양극 산화 시간이 다른 물질 및 다른 막 두께에 대해서 사용될 수 있다. 양극 전압은 예견되는 포어 거리가 그레이팅 주기와 맞추어지도록 선택되며, 예를 들어 350 나노미터 그레이팅 주기에 대해서 140 볼트일 수 있다. 자연적으로-형성된 알루미나 포어 어레이에서, 포어간 거리는 양극 산화 전압, 즉 약 2.5 나노미터/볼트에 비례한다. 전압은, 금속층의 다른 양극 산화 부분에 대해서 가변 주기를 갖는 포어를 형성하기 위해 변화될 수 있다. 양극 산화 후에, 샘플들은 바람직하게는 (1:3 체적비의 물로 희석된) 인산(phosphoric acid)으로 1 내지 2분 동안 처리된다.
도 4e에 도시된 나노포어 어레이(3)의 결과적인 알루미나 포어(13)는 균일한 깊이, 예컨대 10 내지 2000 nm, 바람직하게는 약 300 내지 400 nm를 나타내고, 포어 바닥은 약 100 내지 30 nm, 예컨대 150 내지 200 nm의 장벽 두께를 갖는 반구형 콘케이브(concave)를 갖는다. 바람직한 포어 직경은 약 5 내지 100 nm, 예컨대 5 내지 10 nm이다. 나노포어들은 양극 산화된 금속층의 상부면에 그레이팅 패턴의 골(trough)에서 선택적으로 형성된다.
도 4e에 도시된 바와 같이, 나노포어들은, 그레이팅 벡터 방향을 따라서 고도 정렬되어, 즉 주기적으로 코러게이티드 표면의 각 콘케이브 바닥에서 정규적으로 정렬되어 성장한다. 반면에, 그레이팅 라인 방향을 따른 포어 배열은 상당히 낮은 정도의 정렬을 나타낸다. 각 행에서 포어들은 그레이팅 라인 방향을 따라서 불규칙적으로 떨어져 있고(어떤 포어들은 함께 병합되고), 그것들의 행간 배열에 있어서 어떤 결합(coherency)도 나타내지 않는다. 기판 표면 패터닝의 효과는, 도 4e에 도시된 동일 양극 산화 조건 하에서, 도 4e를 도 4f에 도시된 평면 비패턴 알루미늄막 상에 준비된 알루미나 포어 샘플의 것과 비교함으로써 더욱 명료해질 수 있다. 평면막의 경우에 있어서 포어 배열은 어떤 정렬도 없는 비정질이고, 포어 형상 및 크기 또한 불규칙적이다. 심지어, 상당한 불규칙성이 후 양극 산화 식각 없이 성장된 포어(도 4f에 삽입)로부터 발견되고, 이것은 포어 핵색성이 비패턴된 막의 경우 완전히 임의적임을 것을 나타낸다.
도 5a는 증착된 알루미늄의 양극 산화에 의해 형성된 사각-형상 포어의 사각-격자 배열의 저배율 주사전자 마이크로그래프를 도시한다. 전 표면에 걸친 포어의 배열은 식각된 포토레지스트 패턴에 대응하여 극히 정규적이다. 도 5b는 사각-모양의 포어의 고배율 이미지이다. 도 5c는 1-D 식각 패턴을 이용하여 형성된 알루미나 나노포어의 단면도를 보여준다. 나노포어들은 약 400 nm의 균일한 깊이를 보이고 포어 바닥은 약 100 nm의 두께의 장벽층(barrier layer)을 갖는 반구형 콘케이브를 갖는다. 포어들은 리세스의 중앙 또는 코러게이션 바닥 영역에 잘 정렬되어 성장한다. 따라서, 알루미늄막 표면의 나노스케일 주기 패터닝은 포어 형성 초기부터 알루미늄막에서 입계(grain boundary)의 무작위화 효과를 보상할 수 있고, 전체 패턴 영역을 걸쳐서 포어 성장 프로세스 내내 정렬의 진행을 제어하거나/관리할 수 있다.
도 5d는 포토레지시트-코팅된 기판이 서로에 대해 각각 60도 회전된 회절 패턴에 노출되도록 구성된 본 발명의 실시예를 도시한다. 알루미나 포어의 결과적인 삼각 배열이 고배율 및 저배율에서 도시되었다. 포어의 단일-도메인, 삼각 배열은 적어도 약 1 cm2의 전체 패턴 영역에 걸쳐서 관찰된다. 타원 포어 형상은 전술한 사각 격자의 경우와 유사하게 그레이팅 패턴 대칭을 반영하는 것으로 여겨진다. 각 콘케이브 바닥은 네 코너에 의해 둘러 쌓여서, 두-폴드(two-fold) 대칭을 갖는 마름모-형상의 서브격자(sublattice)를 형성한다. 메이저-축의 코너에서 면내(in-plane) 곡률 반경은 마이너-축 코너에서의 것보다 작다. 따라서, 전기장( 및 산화 분해)이 이러한 메이저-축 방향을 따라서 가장 강한(빠른)것으로 믿어지고 있다. 이것이 포어가 타원 형상을 갖도록 하는 것으로 믿어진다.
도 5e는 나노 및 마이크로 스케일 기판 표면 패턴들에 의해 안내된 나노포어 배열을 개략적으로 도시한다. 예를 들어, 도 5e의 상부에 도시된 바와 같이, 육각형의 수퍼셀(supercell, 121)은 각각 7개의 나노포어들을 포함하는 7개의 셀들(123)을 포함한다. 만일 나노포어 어레이가 매크로포어들을 형성하기 위하여 나노포어 어레이를 형성하기 사용된 전압보다 높은 전압에서 양극 산화된다면, 단일 도메인 나노포어 어레이는 나노포어들을 형성하기 전 또는 그 후에 복수의 셀들로 분리된다. 각 셀은 소정의 정렬된 대칭 패턴에 배열된 나노포어들을 포함한다. 다시 말하면, 각 셀은 나노포어를 포함하면서, 셀들 또는 릿지들은 매크로포어에 의해 분리된다. 선택적으로, 금속막이 리소그래피에 의해 셀에 패턴되거나 또는 금속 셀들이 기판 패턴 상에 선택적으로 형성되고, 그 다음 각 셀에 나노포어를 형성하기 위해 양극 산화될 수 있다. 그러한 배열은 도 5e의 하부에 도시되었다. 전술한 실시예는 박막 증착 전에 기판 패터닝을 필요로 한다. 대체적인 프로세스가 증착된 금속막 상에 표면 패턴을 생성하기 위해 또한 적용될 수 있다. 초기에, 금속막, 예컨대 알루미늄막이 패턴된 또는 비패턴된 기판 상에 증착될 수 있다. 이어서, 포토레지스트층이 금속막 상에 형성된다. 포토레지스트층이 노광되고, 전술한 바와 같이 패턴되어 패턴을 형성한다.
만일 요구된다면, 소위 하드마스크층, 예컨대 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 또는 금속층의 포토레지스트층으로의 접착을 증진시키는 다른 적당한 물질층이 금소막과 포토레지스트층 사이에 형성될 수 있다. 하드마스크층은 패턴-전사 식각 프로세스에서 최대 식각 깊이를 높인다.
그 다음, 금속막은, 포토레지스트 패턴을 금속막의 상부면에 전사하기 위해, 포토레지스트 패턴을 마스크로 습식 또는 건식 식각된다. 만일 하드마스크층이 존재한다면, 하드마스크층이 포토레지스트 패턴을 마스크로 이용하여 먼저 식각되고, 이어서 금속막이 패턴된 하드마스크층을 마스크로 이용하여 식각된다. 하드마스크층을 마스크로 이용하여 금속막을 식각하기 전 또는 후에, 포토레지스트층은 제거될 수 있다. 바람직하게는, 하드마스크층은 금속막을 패터닝한 후에 제거된다. 그 결과, 전체 패턴된 금속막이 노출된다. 패턴된 금속막은 전술한 양극 산화 프로세스를 이용하여 그 다음 양극 산화되어 나노포어 어레이를 형성한다.
제 1 및 제 2 바람직한 방법에 의해 만들어진 결과적인 알루미나 포어들은 전형적으로 균일한 깊이(400 나노미터)를 나타내고, 포어 바닥은 약 300 나노미터의 장벽 두께를 갖는 반구형 콘케이브를 갖는다. 따라서, 금속막, 예컨대 알루미늄막의 나노스케일 주기 패턴은 알루미늄막에서 전형적으로 관찰된 입계의 무작위 효과를 보상할 수 있다.
본 발명의 다른 실시예에서, 양극 산화된 금속 산화물에서 나노포어 어레이는 기판에서 나노포어 어레이를 형성하기 위해 마스크로 이용된다. 이러한 실시예에서, 먼저 나노포어 어레이가 전술한 적절한 방법에 의하여 양극 산화된 금속 산화막에 형성된다. 금속 산화막은 그 다음 기판을 식각하기 위한 마스크로 이용된다. 금속 산화막 물질에 대해서 기판 물질을 선호하여 식각하는 어떤 적절한 습식 또는 건식 식각 수단 기판을 식각하기 위해 이용될 수 있다. 바람직하게는 , 건식 이방성 식각 수단이 사용된다(즉, 식각 기체 또는 플라즈마). 식각 수단은 나노포어를 관통하여 스며들고, 나노포어의 아래의 기판 물질을 식각한다. 따라서, 나노포어 패턴이 금속 산화막으로부터 기판 물질로 전사될 수 있다. 나노포어는, 식각 수단, 식각 시간 및 기판 물질(들)에 따라서 기판에서 어떤 요구되는 깊이까지 확장할 수 있다. 만일 요구된다면, 금속 산화막은 기판 식각 후에 제거될 수 있다. 선택적으로, 금속 산화막은 기판 식각 후에 기판 상에 남겨지고, 나노포어 어레이를 함유하는 기판을 포함하는 소자 내에 편입될 수 있다.
미세 다공질 금속 산화막의 정렬된 어레이를 갖는 기판 및/또는 나노포어 어레이를 함유하는 기판의 대부분은 다양한 산업상 응용분야를 갖는다. 이러한 응용은 극소전자, 광학 나노 소자의 구조, 연료 셀(fuel cell), 나노 구조, 화학 촉매(chemical catalyst) 응용장치를 포함하나 그러나, 이들에 제한되지는 않는다.
반드시는 아니지만 바람직하게는, 소자들은 금속 산화막 및/또는 기판 내에 나노포어 어레이를 포함한다. 이때, 나노포어들은, 그 내에 나노포어가 위치된 물질과는 다른 물질에 의해 채워져 있다. 만일 요구된다면, 다른 물질들이 다른 나노포어들에 제공된다. 따라서, 칩 또는 기판 상에 다기능 나노시스템을 형성하기 위하여, 나노포어 어레이의 다른 영역에 다른 소자가 형성될 있다. 예를 들어, 로직 및 메모리 소자, 또는 아래에 설명된 다른 적당한 소자의 조합이 동일 칩 또는 동일 기판 상에 형성될 수 있다. 만일 요구된다면, 다기능 나노시스템을 촉진하기 위해, 동일 기판 상의 다른 도메인 또는 영역에 다른 포어 기하구조(geometries)가 형성될 수 있다.
나노포어들은 여하의 적절한 방법에 의해 채워질 수 있다. 예를 들어, 하나 또는 그 이상의 물질막들이, 물질이 나노포어들로 돌출되도록, 나노포어 어레이 상에 컨포멀하게 증착될 수 있다. 만일 요구된다면, 상기 물질은, 나노포어 내에 고립된 물질의 아일런드(island)를 남기기 위해, 나노포어의 위로부터 제거될 수 있다. 예를 들어, 금속 산화막 또는 나노포어를 포함하는 기판 상에 위치된 박막은, 금속 산화막 또는 기판 물질 상에서 정지하는(즉, 이들을 연마 정지로서 하는) 화학적기계적연마에 의해 제거될 수 있다. 이러한 연마 단계는 고립된 물질 아일런드가 어레이의 나노포어 내에 위치되게 한다. 다른 제거 방법, 예컨대 에치백(etchback)이 나노포어 어레이를 덮고 있는 물질막을 제거하기 위해 사용될 수 있다.
선택적으로, 상기 물질은 나노포어 내에 선택적으로 증착된다. 예를 들어, 도 6a에 도시된 바와 같이, 기판(1) 상에 나노포어 어레이(3)를 형성한 후, 금속 아일런드(5)가 나노포어에 선택적으로 성장된다. 금속 산화막층 내의 나노포어 내에 금속 아일런드를 선택적으로 성장시키는 하나의 바람직한 방법은, 도 6b에 도시된 전해 도금법이다. 이러한 실시예에서, 나노포어 어레이(3)는 도전성 또는 반도체 기판(1) 상에 형성된다. 기판(1)은 금속층, 예컨대 양극 산화되지 않는 금속층, 또는 도핑된 반도체층, 예컨대 실리콘, 갈륨 아세나이드 또는 갈륨 나이트라이드(nitride)를 포함한다. 기판(1)은 또한 기판을 관통하는 빛 투과를 필요로 하는 소자 내에서 사용될 복사(radiation) 투명(transparent) 기판을 포함한다. 기판(1) 및 어레이(3)는 그 다음 액체 금속(9)을 포함하는 전해 도금 배쓰(bath, 7) 내에 제공된다. 포텐셜 차이(즉, 전압)가 기판(1)과 어레이(3) 사이에 인가된다. 어레이(3)는 나노포어(13) 아래의 영역(11)에서 얇기 때문에, 전압 기울기가 이러한 영역(11)에 존재한다. 이것이, 금속(9)이 배쓰(7)로부터 나노포어(13) 내로 선택적으로 증착되게 한다.
만일 요구된다면, 전해 도금법이 나노포어(13)를 배쓰(7)로부터의 금속(9)으로 선택적으로 채우기 위해 사용될 수 있다. 금속(9)은 전해 도금법에 의해 금속 산화막 포어 내로 증착될 수 있는 어떤 금속, 예컨대 Ni, Au, Pt 및 그것들의 합금이 될 수 있다.
본 발명의 선택적인 바람직한 측면에서, 나노포어들(13)은 전해 도금 단계 동안 단지 일부분이 금속(9)으로 채워진다. 이 경우에, 금속(9)은 선택적인 물질 기상 증착을 위한 촉매 역할을 하는 어떤 물질이 될 수 있다. 예를 들어, 금속(9)은 Au일 수 있다. 촉매 금속(9)이 나노포어들(13)의 바닥 위에 형성된 어레이(3)는 그 다음 기상 증착 챔버, 예컨대 화학기상증착 챔버로 이송된다. 그 다음, 아일런드들(5)이 나노포어 어레이(3)의 금속 산화막 벽 위에는 증착되지 않고, 촉매 물질(9) 위에서만 선택적으로 증착될 수 있다. 예를 들어, 이러한 물질은 금속, 예컨대 Al 또는 Ag를 포함한다.
만일 나노포어 어레이(3)가 임시 기판(1) 상에 형성된다면, 임시 기판은 어레이(3) 상에 금속 아일런드(5)를 형성하기 전 또는 후에 어레이로부터 제거될 것이다. 임시 기판은 기판에 대한 선택적인 식각, 연마 또는 화학적기계적연마에 의해, 임시 기판과 어레이 사이에 위치된 이완층(release layer)(명확성을 위해 미도시)을 선택적으로 식각함에 의해, 또는 어레이로부터 기판을 벗겨냄(peeling)으로써 제거될 수 있다. 벗겨내는 경우에, 하나 또는 그 이상의 껍질 분리층들(peel apart layers)이 기판 및 어레이 사이에 위치될 수 있다. 껍질 분리층들은 그것들이 서로로부터 또는 기판 및/또는 어레이로부터 기계적으로 분리될 수 있도록, 낮은 접착력 및/또는 강도를 가지고 있다. 영구 소자 기판, 예컨대 투명 기판 또는 광검출기(photodetector)와 같은 최종 소자의 다른 부분이, 어레이 내에 금속 아일런드들(5)을 형성하기 전 또는 후에, 그것으로부터 임시 기판이 위치되는 어레이(3)의 동일 측면 및/또는 반대 측면 위의 어레이(3)에 접착된다.
도 7a 내지 도 7d는 템플레이티드(templated) 나노포어 어레이를 이용하여 아일런드를 형성하는 다른 방법을 도시한다. 도 7a에 도시된 바와 같이, 기판 상의 금속 산화막 나노포어 어레이(3)는 전술한 적당한 어떤 방법을 이용하여 형성된다. 그 다음, 도 7b에 도시된 바와 같이, 컨포멀 템플리트 물질(conformal template material, 15)이 어레이(3) 상에 증착된다. 컨포멀 템플리트 물질(15)은 어레이(3)의 나노포어(13)를 컨포멀하게 채울 수 있는 어떤 물질을 포함한다. 예를 들어, 컨포멀 템플리트 물질은 실리콘 산화막, 실리콘 질화막, 유리 천이 온도 위로 가열된 유리, CVD 포스포- 또는 보로포스포실리케이트 유리(각각 PSG 또는 BPSG), 스핀온(spin on)유리 또는 폴리머 물질을 포함한다.
그 다음, 도 7c에 도시된 바와 같이, 컨포멀 템플리트 물질(15)이 나노포어 어레이(3)로부터 제거된다. 컨포멀 템플리트 물질은, 그 전에 어레이의 나노포어(13) 내로 확장된 릿지(17)를 포함한다. 프로세스는 이 때 중단되고, 릿지(17)는 어떤 적당한 소자에서 이용될 수 있다. 예를 들어, 릿지(17)는, 템플리트 물질(15)로부터 확장하는 나노캔틸레버들(nanocantilevers)(또한 나노팁들(nanotips) 또는 나노로드들(nanorods)로 알려진)의 어레이를 포함한다. 이러한 나노팁들(17)은 복수의 나노팁들 또는 나노캔틸레버들을 이용하고, 또한 원자력(atomic force) 마이크로스코프 팁들을 형성하기 위해 선택적으로 더욱 식각되는 센서 또는 작동기(actuator)에서 이용될 수 있다. 만일 요구된다면, 추가적인 작동기들 및/또는 피에조리지스티브(piezoresistive) 영역이, 개별 나노팁들(17)의 움직임을 작동하기 위해, 템플리트 물질(15) 내로 부가될 수 있다.
만일 요구된다면, 어떤 적당한 물질의 아일런드(5)가, 전해 도금법 또는 예컨대 도 7d에 도시된 바와 같은 다른 적당한 방법을 이용하여 컨포멀 템플리트 물질(15)의 릿지들(17) 사이에 포어들(19) 내로 선택적으로 증착될 수 있다.
나노포어 어레이는 어떤 적당한 소자에서 이용될 수 있다. 나노포어 어레이를 포함하는 이하의 예시적인 소자들은, 본 발명의 범위를 제한하는 것으로 여겨져서는 안 된다.
하나의 바람직한 실시예에서, 실리콘 웨이퍼 상에 미세 다공질 알루미나의 정렬된 어레이를 배치하는 것은, 여러 극소전자 응용 장치에 대비한다. 알루미나 패턴은 하부의 실리콘 기판의 추후 조정을 위해 템플리트로서 이용될 수 있다. 예를 들어, 나노포어들은 전술한 바와 같이 실리콘 기판 또는 웨이퍼의 깊은 식각을 이끌기 위해 이용될 수 있다. 이어서, 실리콘 산화막 또는 다른 커패시터 유전체(dielectric)가, 도 8에 도시된 바와 같이 접혀진 커패시터를 제조하기 위해 깊게 식각하여 제조된 나노웰(nanowell) 또는 나노포어(13) 내로 증착될 수 있다. 도 8에 도시된 커패시터에서, 하부 전극(21)은 나노포어들 아래에 위치하고, 상부 전극(23)은 나노포어 어레이(3) 상에 증착된다. 따라서, 이러한 실시예에서, 기판 내의 나노포어들(13)은 하부 전극 물질을 식각 정지층으로 하여 식각된다. 그러한 커패시터들은 칩의 표면을 걸쳐서 매우 높은 밀도를 갖고 극소전자 기술에서 통상적으로 알려진 다양한 응용 장치에서 이용될 수 있다.
만일 요구된다면, 억세스 트랜지스터, 예컨대 MOSFET, MESFET, 바이폴라 및 BiCMOS 트랜지스터들, 또는 다른 스위칭 요소들, 예컨대 다이오드들이 나노포어들 사이의 기판에, 나노포어들 위(즉, 기판 위)에, 또는 나노포어들 아래(즉 기판에)에 제조될 수 있다. 선택적으로, 트랜지스터들 또는 다이오드들이 나노포어들 그 자체 내에 형성될 수도 있다. 예를 들어, 필라 형(pillar type)(즉, 수직의) 트랜지스터들 및/또는 다이오드들이 나노포어들 내에 형성될 수 있다. 트랜지스터들은 나노포어들의 형성 전 또는 후에 제조될 수 있다. 만일 트랜지스터들이 나노포어들의 위 또는 아래에 위치된다면, 트랜지스터들은 이후 결합되거나 아니면 나노포어들을 포함하는 기판에 부착되는 분리된 기판 내에 제조될 수 있고, 또는 트랜지스터들은 나노포어들 위 또는 아래에 증착된 층들 내에 제조될 수 있다. 트랜지스터들은 디램(DRAM)을 형성하기 위해 커패시터의 전극들(21, 23)의 하나에 연결된다.
본 발명의 다른 실시예에서, 나노포어 어레이는 롬(ROM) 소자 내에 사용된다. 예를 들어, 나노포어 내에 위치된 유전 물질이 커패시터 소자보다는 안티퓨즈(antifuse) 소자를 형성하기 위해 안티퓨즈 유전체로서 사용될 수 있다. 안티퓨즈에서, 유전체는 소자의 읽기 동작 중("0" 메모리 상태) 전극들(21, 23) 사이에 전류 흐름을 방해한다. 그러나, 전류 또는 소정의 문턱 전압 이상의 전압이 전극들(21, 23) 사이에 제공될 때, 유전체 물질은 단절되거나 또는 폭파되고, 도전성 링크가 전극들(21, 23) 사이에 형성된다. 그 후, 도전성 링크는 소자의 읽기 동작 중("1" 메모리 상태) 전극들(21, 23) 사이에 전류 통로를 제공한다.
선택적으로, 전극들(21, 23) 사이의 도전성 가용성(fusible) 링크는 퓨즈 소자를 형성하기 위하여 나노포어들 내에 위치될 수 있다. 퓨즈 소자에서, 링크는 소자의 읽기 동작 중("1" 메모리 상태) 전극들(21, 23) 사이에 전류 흐름을 허용한다. 그러나, 전류 또는 소정의 문턱 전압 이상의 전압이 전극들(21, 23) 사이에 제거오디면, 도전성 링크는 단절되거나 폭파되어 전극들(21, 23) 사이에 전류 통로를 제공한다. 그 후, 전극들(21, 23) 사이에는 소자의 읽기 동작 중("0" 메모리 상태) 전류 통로가 없다. 안티퓨즈 또는 퓨즈 소자는, 도 9a에 개략적으로 도시되고, 도 9b에 개략적인 회로가 도시된 바와 같이, 필드 프로그램 게이트 어레이(field programmable gate array; FPGA) 내로 삽입될 수 있다.
본 발명의 선택적인 실시예에서, 반도체, 금속 및 다른 물질이 나노포어들 내로 배치될 수 있다. 예를 들어, 광방출 소자(light emitting diode), 레이저 다이오드, 또는 다른 광방출 소자가, 도 10에 도시된 바와 같이 각 나노포어에 형성될 수 있다. 예를 들어, 나노포어 내에 형성된 적당한 반도체 물질의 PN 접합(31)은, 만일 레이징 조건이 만족된다면 광방출 다이오드 또는 레이저 다이오드로서 역할을 한다. 예를 들어, PN 접합은 전류의 인가 시 복사 방출을 위해 이용되는 어느 두 또는 그 이상의 적당한 III-V, II-VI, 또는 IV-IV 반도체 물질 층들을 포함한다. 이 경우에, 하나 또는 두 전극들(21, 23)은 복사 투명 도전성 물질, 예컨대 인듐(indium) 주석(tin) 산화막으로서 형성된다. 전압이 전극들 사이에 인가될 때, PN 접합은 복사선, 예컨대 UV, IR 또는 가시 광선을 방출한다.
선택적으로, PN 접합은 광검출기 또는 포토다이오드로서 이용될 수 있다. 이 경우, 복사선이 복사 투명 전극들을 통하여 PN 접합에 입사될 때, 포토 전류 흐름이 전극들 사이에 생성된다. 다른 적당한 복사선 방출 및 검출 물질 또는 소자가, 반도체 PN 접합 대신에 나노포어 내에 위치될 수 있음에 유의해야 한다.
다른 바람직한 실시예에서, 나노포어 어레이는 고체 상태 마이크로소자와 같은 소자에 대한 초 고밀, 고 애스펙트(high aspect) 금속화 비어(metallization via)를 형성하기 위해 이용될 수 있다. 고체 상태 마이크로소자, 예컨대 반도체 메모리 및 로직 소자들은, 하나 또는 그 이상의 절연 층들 내에 있는 비어들을 관통하여 확장하는 하나 또는 그 이상 레벨의 금속 또는 배선에 의해 연결되는 개별 소자, 예컨대 트랜지스터들, 다이오드들, 및 커패시터들을 포함한다. 나노포어 어레이는 그러한 금속화 또는 배선에 대한 고 애스펙트 비어들을 형성하기 위해 이용될 수 있다.
예를 들어, 하나의 바람직한 측면에 의하면, 양극 산화된 금속 산화막은 고체 상태 소자(들) 위에 위치되고 금속화를 포함하는 절연층을 포함한다. 이 경우, 나노포어들은 비어를 형성하기 위해 하부 소자까지 또는 금속화의 하부 레벨까지 식각된다. 도전성 배선 또는 플러그, 예컨대 금속 또는 폴리실리콘 배선 또는 플러그가 그 다음, 하부 소자 또는 금속화 레벨을 접촉시키기 위해 전술한 도금 방법을 포함하여 어떤 적절한 방법에 의해서 형성된다.
다른 바람직한 측면에서, 나노포어 어레이는 소자 상에 교대로 위치된 패턴된 절연층 상에 형성된다. 나노포어 어레이는 절연층 내에 비어를 식각하기 위하여 템플리트 또는 마스크로 이용된다. 즉, 식각 매체는 절연층 내에 비어를 형성하기 위하여 나노포어를 관통하여 제공된다. 나노포어들을 포함하는 금속 산화막층이 비어 식각 후 남아 있거나 또는 제거되고, 전술한 도전성 배선 또는 플러그가 비어 내에 형성된다.
다른 바람직한 실시예에서, 자성 물질, 예컨대 강자성(ferroelectric) 금속 물질이, 실리콘 내부까지 식각되고 그리고/또는 금속 산화막 내에 위치된 나노포어 내에 배치될 수 있고, 그리고 초고밀도 자기 저장 소자가 제조될 수 있다. 선택적으로, 나노포어 내부로 자성 물질을 패킹하는 것이 고감도 자기 센서를 제조하기 위해 이용될 수 있다. 예를 들어, 거대 마그네토리지스티브(magnetoresistive) 효과 소자, 스핀 밸브 마스네토리지스티브 소자(SVMNR)가 나노포어 어레이 내에 형성될 수 있다. SVMR 소자는 두 강자성층들, 두 강자성층 사이의 비자성층 및 강자성층들의 하나에 인접하여 위치된 비강자성층을 포함한다. 이러한 층들의 어떤 하나 또는 그 이상은 나노포어들 내에 위치될 수 있다. 자기 소자들에 대한 예비 지식은 Routkevitch 등에 의한 IEEE Trans. Electron De. 43(10): 1646(1996); Black 등에 의한 Appl. Phy. Lett. 79:409(2001); Metzger 등에 의한 IEEE Trans. Magn. 36(1): 30(2000)에서 찾을 수 있다.
나노포어들 내에 배치된 다른 물질들은 카본(carbon) 나노튜브(nanotube)를 포함할 수 있다. 예를 들어, 도 11에 도시된 바와 같이, 나노포어 어레이는, 카본 나노튜브 전자 에미터(emitter)를 사용하는 고해상도 디지털 디스플레이에 사용될 수 있다. 적당한 촉매 물질, 예를 들어 철 또는 자성 코발트를 포어(13)의 바닥에 예컨대 선택적인 전해 도금법에 의해 도금하고, 그리고 이어서 카본 나노튜브 소스 물질, 예컨대 소스 기체, 예를 들어 에틸렌(ethylene) 기체, 및 열을 공급함에 의해, 하나 또는 그 이상의 카본 나노튜브(33)들이 선택적으로 각 나노포어에 생성된다. 자기 정렬된 나노튜브 어레이는, 외부 자극, 예컨대 전압이 전극(21)으로부터 나노튜브들(33)에 인가될 때 전자 에미터 어레이로서 역할을 한다. 카본 나노튜브가 생성하는 전자 방출은 전자 감응 물질에 충돌하여, 복사선을 방출한다. 따라서, 나노튜브 어레이는 평면-패널 디스플레이에서 사용될 수 있다. 게다가, 알루미나 나노포어가 그 상부에 형성되는 기판은 플라스틱이면, 유동적인 고해상도 디스플레이가 제조될 수 있다. 나아가, 조직된 나노포어들은 카본 나노튜브들뿐만 아니라 여하의 물질의 정렬 또는 적층을 위한 가이드 또는 템플리트로서 사용될 수 있다. 카본 나노튜브들의 사용에 대한 배경 지식은, Li 등에 의한 Appl. Phys. Lett. 75(3):367(1999); Bae 등에 의한 Adv. Mat. 14(4):277(2002); Choi 등에 의한 Appl. Phy. Lett. 79(220; 3696(2001)에서 찾을 수 있다.
본 발명의 또 다른 바람직한 실시예에서, 나노포어 어레이는 포토닉 소자에서 사용될 수 있다. 포어들 (또는 포어들을 마스크로 사용하여 생성된 깊게 식각된 홀들) 내로 적절하게 광학적으로 활성화된 물질을 배치하는 것은, 빛을 조정하기 위하여 사용되는 나노-기계를 또한 생산할 수 있다. 빛을 매개로 정보를 전송하기 위해 산업적으로 사용되는 광학 섬유(optical fibers)는 그러한 정보의 디코딩(decoding) 및 라우팅(routing)을 요한다. 현재, 채용되고 있는 라우터들은 빔 내에 포함된 모든 정보를 유지하면서 광빔을 굽히는 능력에 의해서 제한된다. 적절한 물질을 알루미나 나노포어 및 주변 물질 내로 패킹함에 의해, 포토닉 크리스탈이라고 불리는 광학 마이크로 소자가 제조될 수 있다. 포토닉 크리스탈은 빔 내에 포함된 정보를 유지하면서도 비교적 날카롭게 광빔을 굽히는 데 매우 효과적이라고 알려져 왔다.
선택적으로, 포토닉 크리스탈은 도 12a 및 도 12b에 도시된 바와 같이 형성될 수 있다. 이러한 바람직한 측면에서, 기판은 복사 전달 물질을 포함한다. 예를 들어, 기판은 클래딩(cladding) 사이에 샌드위치된 광학 코어 웨이브가이드(waveguide)를 포함한다. 나노포어(3)는 코어를 관통하여 확장한다. 복사선(35)이 바람직하게는 나노포어들을 관통하기보다는 저지되지 않은 코어를 관통하여 이동하기 때문에, 나노포어가 부족한 코어 영역은 광 경로(37)를 형성한다. 나노포어의 배열은 광 경로의 형상을 결정한다. 따라서, 직선 또는 곡선 광 경로가 도 12a 및 도 12b에 도시된 바와 같이 각각 형성될 수 있다. 광 경로를 갖는 나노포어 어레이는 또한 정렬된, 소정의 패턴을 갖는 단일 도메인 어레이이고, 그리고 광 경로는 의도적으로 어레이에 추가된 것이기 때문에 결함이 아니다는 것에 유념해야 한다.
본 발명의 또 다른 바람직한 실시예에서, 나노포어 어레이들은 연료 셀들(fuel cells)의 생산에 사용될 수 있다. 깊은 식각을 위해 알루미나 나노포어를 마스크로 이용하여, 큰 용량의 물리적 저장 매체가 기판에 만들어질 수 있다. 이러한 매체는 연료 셀에서 연료로 사용되는 수소를 저장하기 위해 사용될 수 있다. 선택적으로, 깊게-식각된 포어들은 적절한 전해질 물질, 예컨대 폴리테트라플루오로에틸렌(polytetrafluoroethylene)으로 채워질 수 있고, 그리고 웰들 사이에 고전압이 생성될 수 있고, 그리고 그렇게 고용량 연료 셀들이 제조될 수 있다. 연료 셀들에서 배경 물질은 Carrette 등에 의한 Fuel cells, 1(1): 5-39(2001)에서 찾을 수 있다.
본 발명의 또 다른 바람직한 실시예에서, 나노포어 구조를 이용하는 기판을 깊게 식각하는 것은, 또한 화학적 촉매로 작용하는 물질을 생산할 수 있다. 예를 들어, 원소 티타늄을 산화 후, 티타늄 산화막은 나노포어를 형성한다. 그러한 나노포어들은, 그것들을 촉매로 사용하기에 이상적으로 만드는 극도로 큰 표면적을 갖는다. 특히, 티타늄 산화막은 촉매 특성을 갖고 있다. 티타늄 산화막의 촉매 특성에 대한 배경 지식은 Gong 등에 의한 Mat. Res. 16(12): 3331(2001); Yamashita 등에 의한 Appl. Surf. Sci. 121/122:305(1997)에서 찾을 수 있다.
도 13에 도시된 바와 같이, 또 다른 응용장치에서, 정렬된 미세 다공질 멤브레인(41)이, 미세 다공질 물질과 기판 사이의 물질의 중간층 또는 이완층(release layer)을 부가적으로 도입함으로써 얻어질 수 있다. 중간층은 화학 식각 프로세스를 이용하여 식각될 수 있는 물질로 이루어져 있을 수 있다. 기판 위로 나노포어의 정렬된 어레이를 얻는 과정은 전술한 바와 같이 진행할 수 있다. 나노포어의 생성에 이어서, 중간층이 식각된다. 이에 따라, 나노포어 어레이가 분리된다. 포어의 하단, 닫힌 부분은 그 다음 화학적 처리, 예컨대 식각에 의해 개방될 수 있다. 결과물은 매우 미세한 멤브레인(membrane)으로 기능적으로 동작할 것이다. 그러한 멤브레인은 다양한 화학적 그리고 생화학적(biochemical) 분리 장치에서 유용성을 갖는다. 선택적으로, 이완 또는 중간층이 생략되고, 기판이, 나노포어 어레이 형성 후, 예컨대 연마, CMP, 그라이딩(grindling), 선택적 식각 또는 다른 적당한 방법에 의해 선택적으로 제거된다 선택적으로, 나노포어 어레이는 기판의 상부에 형성될 수 있고, 그 후에 나노포어 아래의 기판(1)의 적어도 하단부(43)가 선택적으로 제거된다. 예를 들어, 기판의 상부 및 하부가 다른 물질 또는 반대로 도핑된 반도체 물질로 형성될 수 있다. 여기에서, 하부 물질은 상부물질에 대해서 선택적으로 식각되거나 또는 연마된다. 멤브레인은, 흡수 매체 및 촉매 표면을 위한 용도 및 토대 외에도 에넨티오메릭(enentiomeric) 약품 분리용으로 사용되는 항체 기반 나노멤브레인일 수 있다. 미세 다공질 필터에 대한 배경 지식은 Lee 등에 의한 Science; 296:2198(2002)에서 찾을 수 있다.
따라서, 제어된 대칭을 갖는 고도-정렬된 나노포어 어레이가 이질적인 기판 표면상으로 형성될 수 있다. 나노포어의 정렬된 어레이는 임의의 기판의 큰 영역 상에 배열된다. 포토레지스트층의 홀로그래픽 리소그래피 패터닝을 이용하여, 릿지와 리세스의 정규적인 패턴, 예컨대 코러게이션들이 기판 표면상에 생성될 수 있다. 물질, 예컨대 알루미늄이, 패턴이 물질의 표면을 가로질러 유지되는 그러한 두께로 패턴 표면상으로 그 다음 증착된다. 나노포어는 전형적으로 리세스 또는 코러게이션의 크레비스에 형성된다. 이에 따라, 나노포어들은 기판의 전면에 걸쳐 정규적으로 배열된다. 나노포어의 정규적인 배열 때문에, 기판에 대한 작은 정도의 조정이 가능해진다. 이에 따라, 다양한 나노스케일 전자, 포토닉, 그리고 화학 소자들이 디자인되고, 설계되고 그리고 제조된다.
발명이 특정 실시예들로 설명되었지만, 해당 기술분야에서 통상의 지식을 가진 자는 여기의 가르침에 비추어 청구된 발명의 범위에서 벗어나지 않으면서 부가적인 실시예를 생성할 수 있고 수정을 가할 수 있다. 이에 따라, 여기의 도면 및 설명은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명의 범위를 제한하는 것으로 해석 되서는 안 된다.
(발명의 배경)
본 출원은 2002, 8, 28일 출원되고, 여기에 참조에 의해 온전하게 첨부된, 미국 가출원(provisional application) 60/407,195호의 우선권을 주장한다.

Claims (41)

  1. 제 1 물질에 위치한 매크로스케일(macroscale) 영역을 갖는 정렬된(ordered), 단일 도메인 나노포어(nanopore) 어레이(array)로서,
    상기 제 1 물질은 금속막의 양극 산화(anodic oxidation)에 의해 형성된 금속 산화막 또는 금속 산화막 나노포어 어레이 템플리트(template)를 이용하여 내부에 나노포어 어레이가 형성된 비금속 산화물 물질을 포함하는 나노포어 어레이.
  2. 제 1 항에 있어서, 상기 제 1 물질은 금속막의 양극 산화에 의해 형성된 금속 산화막을 포함하는 나노포어 어레이.
  3. 제 1 항에 있어서, 상기 제 1 물질은 반도체 물질을 포함하는 나노포어 어레이.
  4. 제 1 항에 있어서, 상기 어레이는 상기 단일 도메인 내에 실질상(substantially) 결함이 없는 나노포어 어레이.
  5. 제 4 항에 있어서, 상기 단일 도메인 나노포어 어레이는 소정의 정렬된 대칭 패턴에 배열된 나노포어들을 포함하는 나노포어 어레이.
  6. 제 5 항에 있어서, 상기 단일 도메인 나노포어 어레이는 정렬된 사각(square) 또는 삼각(triangular) 대칭 패턴에 배열된 나노포어 어레이.
  7. 제 4 항에 있어서, 상기 단일 도메인 나노포어 어레이는 1차원 그레이팅(grating) 패턴에 배열된 나노포어들을 포함하되, 상기 나노포어는 그레이팅 라인 방향을 따라서는 정렬되지 않고 그레이팅 벡터 방향을 따라서만 정렬된 나노포어 어레이.
  8. 제 4 항에 있어서, 상기 단일 도메인 나노포어 어레이는 복수의 셀들을 포함하되, 각 셀은 소정의 정렬된 대칭 패턴에 배열된 나노포어들을 포함하는 나노포어 어레이.
  9. 제 1 항에 있어서, 상기 매크로스케일 영역은 적어도 1 센티미터의 영역을 포함하는 나노포어 어레이.
  10. 제 2 항에 있어서, 상기 금속 산화막은, 상기 금속 산화막에 정렬된 나노포어 패턴에 대응하여 위치된 정렬된 함몰(depression) 패턴을 갖는 패턴된 기판 위에 위치되는 나노포어 어레이.
  11. 제 1 항에 있어서, 상기 나노포어 직경은 500 nm 또는 그 이하인 나노포어 어레이.
  12. 제 11 항에 있어서, 상기 나노포어 직경은 약 5-10 nm인 나노포어 어레이.
  13. 제 1 항에 있어서, 상기 나노포어들은 상기 제 1 물질과는 다른 제 2 물질로 채워진 나노포어 어레이.
  14. 나노포어 어레이를 포함하는 소자에 있어서,
    상기 나노포어 어레이는 상기 소자의 제 1 층에 정렬된 소정의 나노포어들 패턴을 갖는 소자.
  15. 제 14 항에 있어서, 상기 소자는 광학적 전달층(optically transmissive layer)과 상기 광학적 전달층에 위치한 나노포어 어레이를 포함하는 포토닉 크리스탈(photonic crystal)을 포함하여, 상기 나노포어 어레이의 나노포어들에 의해 제한된 상기 광학적 전달층의 소정의 나노포어가 없는 영역들에 광경로(optical path)가 형성되는 소자.
  16. 제 14 항에 있어서, 상기 소자는 전자 소자(electronic device)를 포함하는 소자.
  17. 제 16 항에 있어서, 상기 소자는 커패시터들의 어레이를 포함하는 메모리 소자를 포함하되, 상기 커패시터들은 상기 제 1 층의 포어들에 위치한 커패시터 유전체 또는 커패시터 강유전체 물질 및 상기 제 1 층의 양쪽에 위치한 커패시터 전극들을 포함하는 소자.
  18. 제 16 항에 있어서, 상기 전자 소자는 상기 제 1 층의 포어들에 위치한 가용성(fusible) 링크들의 어레이 또는 안티퓨즈(antifuse) 유전체 및 상기 제 1 층의 양쪽에 위치한 전극들을 포함하는 프로그램 어레이 소자(programmable array device)를 포함하는 소자.
  19. 제 14 항에 있어서, 상기 소자는 상기 제 1 층의 포어들에 위치한 복사 방출(radiation emitting) 또는 복사 감응(radiation sensitive) 물질을 포함하는 복사 방출 또는 검출 소자를 포함하는 소자.
  20. 제 14 항에 있어서, 상기 소자는, 상기 제 1 층 내에 포어들에 위치한 자성 물질을 포함하는 자성 센서, 연료 셀 저장 매체, 상기 제 1 층 내에 포어들에 위치한 카본 나노튜브들을 포함하는 디스플레이 소자, 화학 촉매, 상기 제 1 물질의 상기 포어에 위치한 전극들을 포함하는 배터리 및 미세 다공질(micro porous) 멤브레인(membrane)의 적어도 하나로부터 선택되는 소자.
  21. 제 14 항에 있어서, 상기 나노포어 어레이는, 매크로스케일 영역 내에 소정의 정렬된 대칭 패턴에 배열된 나노포어들을 포함하는 단일 도메인 나노포어 어레이를 포함하고 상기 나노포어들은 상기 제 1 층의 물질과는 다른 제 2 물질로 채워지는 소자.
  22. 제어된 제 1 패턴을 갖는 나노포어 어레이의 제조 방법으로서,
    제 1 패턴을 갖는 제 1 표면을 포함하는 기판을 제공하는 단계;
    상기 제 1 패턴을 갖는 상기 제 1 표면상으로 나노포어들을 형성할 수 있는 제 1 물질을 증착하는 단계; 및
    상기 제 1 물질을 양극 산화하여, 상기 양극 산화된 제 1 물질에 제어된 제 1 패턴을 갖는 상기 나노포어 어레이를 형성하는 방법.
  23. 제 22 항에 있어서, 상기 제 1 표면상에 제 1 포토레지스트층을 형성하는 단계;
    패턴된 포토레지스트층을 형성하기 위하여 상기 포토레지스트층을 패터닝하는 단계; 및
    상기 제 1 표면에 상기 제 1 패턴을 형성하기 위하여 상기 포토레지스트층을 마스크로 이용하여 상기 제 1 표면을 식각하는 단계를 더 포함하는 방법.
  24. 제 23 항에 있어서, 상기 포토레지스트층을 패터닝하는 단계는 상기 포토레지스트층을 홀로그래피로 노광하는 단계 및 상기 노광 단계 후 제어된 포토레지스트 패턴을 형성하기 위하여 상기 포토레지스트층의 부분들을 선택적으로 제거하는 단계를 포함하는 방법.
  25. 제 24 항에 있어서, 상기 홀로그래피로 노광하는 단계는, 상기 포토레지스트층에 제어된 삼차원 패턴을 형성하기 위하여 상기 기판 및 노광 빔을 각각에 대해서 상대적으로 회전시키면서 상기 포토레지스트층을 홀로그래피로 복수 횟수 노광하는 것을 포함하는 방법.
  26. 제 23 항에 있어서, 상기 제 1 물질은, 상기 기판의 상기 제 1 표면 내에 상기 제 1 패턴에 있는 제 2 함몰들(depressions)에 대응하는 제 1 함몰들을 포함하고, 상기 나노포어들은 상기 제 1 함몰들 내에 선택적으로 형성되는 방법.
  27. 제 23 항에 있어서, 상기 제 1 물질은 양극 산화 가능한 금속을 포함하는 방법.
  28. 제 22 항에 있어서, 상기 기판에 나노포어 어레이를 형성하기 위하여 상기 양극 산화된 제 1 물질을 마스크로 이용하여 상기 기판을 식각하는 단계 및 상기 기판을 식각하는 단계 후 상기 양극 산화된 제 1 물질을 제거하는 단계를 더 포함하는 방법.
  29. 제 28 항에 있어서, 소자를 형성하기 위하여, 상기 기판에 있는 상기 나노포어들을 제 2 물질로 채우는 단계를 더 포함하는 방법.
  30. 제 29 항에 있어서, 상기 제 2 물질은 상기 기판 상의 고체 상태 소자와 접촉하는 금속 배선 또는 낮은 레벨의 고체 상태 소자 금속화(metallization)를 포함하는 방법.
  31. 제 22 항에 있어서, 소자를 형성하기 위하여 상기 나노포어들을 제 2 물질로 채우는 단계를 더 포함하는 방법.
  32. 제 22 항에 있어서, 상기 채우는 단계는 상기 나노포어들을 전해 도금에 의해 금속으로 선택적으로 채우는 것을 포함하는 방법.
  33. 제 32 항에 있어서, 상기 나노포어들 내에 위치된 상기 금속 상에 물질을 선택적으로 기상 증착하는 단계를 더 포함하는 방법.
  34. 제 22 항에 있어서, 복수의 분리된 셀들을 형성하기 위하여, 상기 제 1 물질을 다른 조건들에서 복수 횟수 양극 산화하는 단계를 더 포함하되, 각 셀은 소정의 정렬된 대칭 패턴에 배열된 나노포어들을 포함하는 방법.
  35. 제 22 항에 있어서, 상기 나노포어들 내로 컨포멀(conformal) 템플리트(template) 물질을 배치하여, 그 결과 상기 템플리트 물질이 상기 나노포어들 내로 확장하는 복수의 릿지들을 포함하는 단계; 및
    상기 나노포어들로부터 상기 릿지들을 포함하는 상기 템플리트 물질을 제거하는 단계를 더 포함하는 방법.
  36. 제 22 항에 있어서, 제 1 패턴을 갖는 제 1 표면을 포함하는 기판을 제공하는 상기 단계는 상기 기판 상에 제 1 포토레지스트 패턴을 형성하는 것을 포함하고; 그리고
    상기 제 1 물질을 증착하는 상기 단계는 상기 제 1 포토레지스트 패턴 상으로 금속막을 증착하는 것을 포함하는 방법.
  37. 제 22 항에 있어서, 제 1 패턴을 갖는 제 1 표면을 포함하는 기판을 제공하는 상기 단계는,
    상기 기판 위로 하드마스크층을 형성하는 단계;
    상기 하드마스크층 상에 2차원 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 이용하여 상기 하드마스크층을 식각함으로써 하드마스크를 형성하는 단계; 및
    상기 하드마스크를 마스크로 이용하여 상기 기판을 식각함으로써 상기 제 1 패턴을 형성하는 단계를 포함하는 방법.
  38. 제 22 항에 있어서, 제 1 패턴을 갖는 제 1 표면을 포함하는 기판을 제공하는 상기 단계는,
    상기 기판 위로 하드마스크층을 형성하는 단계;
    상기 하드마스크층 상에 제 1 방향으로 확장하는 그레이팅 라인들을 갖는 1차원 제 1 포토레지스트 패턴을 형성하는 단계;
    상기 제 1 포토레지스트 패턴을 마스크로 이용하여 상기 하드마스크층을 식각하는 단계;
    상기 제 1 포토레지스트 패턴을 제거하는 단계;
    상기 하드마스크층 상에 상기 제 1 방향과는 다른 제 2 방향으로 확장하는 그레이팅 라인들을 갖는 1차원 제 2 포토레지스트 패턴을 형성하는 단계;
    상기 제 2 포토레지스트 패턴을 마스크로 이용하여 상기 하드마스크층을 식각하여 하드마스크를 형성하는 단계;
    상기 제 2 포토레지스트 패턴을 제거하는 단계; 및
    상기 하드마스크를 마스크로 이용하여 상기 기판을 식각하여 상기 제 1 패턴을 형성하는 단계를 포함하는 방법.
  39. 제어된 패턴을 갖는 나노포어 어레이의 제조 방법으로서,
    나노포어들을 형성할 수 있는 금속막을 제공하는 단계;
    상기 금속막의 제 1 표면을 포토리소그래피적으로 패터닝하여, 상기 금속막의 제 1 표면에 제어된 함몰들 패턴을 형성하는 단계; 및
    상기 금속막을 양극 산화하여, 상기 양극 산화된 금속막내의 상기 함몰들에 상기 나노포어들을 선택적으로 형성하는 단계를 포함하는 방법.
  40. 제 39 항에 있어서, 상기 금속막의 상기 제 1 표면상에 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층을 패터닝하여 패턴된 포토레지스트층을 형성하는 단계; 및
    상기 금속막의 상기 제 1 표면에 상기 제 1 패턴을 형성하기 위하여 상기 포토레지스트층을 마스크로 이용하여 상기 금속막의 상기 제 1 표면을 식각하는 단계를 더 포함하는 방법.
  41. 제 40 항에 있어서, 상기 포토레지스트층을 패터닝하는 상기 단계는, 상기 포토레지스트층을 홀로그래피로 노광하는 단계 및 제어된 포토레지스트 패턴을 형성하기 위하여 상기 노광 단계 후 상기 포토레지스트층의 부분들을 선택적으로 식각하는 단계들을 포함하는 방법.
KR1020057003524A 2002-08-28 2003-08-22 제어된 대칭과 정렬을 갖는 자기-편제 나노포어 어레이 KR20050051652A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US40719502P 2002-08-28 2002-08-28
US60/407,195 2002-08-28

Publications (1)

Publication Number Publication Date
KR20050051652A true KR20050051652A (ko) 2005-06-01

Family

ID=33415813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003524A KR20050051652A (ko) 2002-08-28 2003-08-22 제어된 대칭과 정렬을 갖는 자기-편제 나노포어 어레이

Country Status (6)

Country Link
US (1) US20050255581A1 (ko)
JP (1) JP2006510229A (ko)
KR (1) KR20050051652A (ko)
AU (1) AU2003304068A1 (ko)
TW (1) TWI238144B (ko)
WO (1) WO2004097894A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912841B1 (ko) * 2007-07-25 2009-08-18 제이엠아이 주식회사 하이브리드 나노패턴을 갖는 기능성 표면제품 및 그제조방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248771B2 (en) * 2003-06-16 2007-07-24 Brigham Young University Integrated sensor with electrical and optical single molecule sensitivity
FR2860780B1 (fr) * 2003-10-13 2006-05-19 Centre Nat Rech Scient Procede de synthese de structures filamentaires nanometriques et composants pour l'electronique comprenant de telles structures
KR20070012631A (ko) 2003-12-05 2007-01-26 유니버시티 오브 피츠버그 오브 더 커먼웰쓰 시스템 오브 하이어 에듀케이션 금속성 나노-광학 렌즈 및 빔 정형 장치
US7060587B2 (en) * 2004-02-02 2006-06-13 Interuniversitair Microelektronica Centrum (Imec) Method for forming macropores in a layer and products obtained thereof
EP1784678A2 (en) 2004-08-19 2007-05-16 University of Pittsburgh Chip-scale optical spectrum analyzers with enhanced resolution
KR101078125B1 (ko) * 2005-02-07 2011-10-28 삼성전자주식회사 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
KR100611683B1 (ko) 2005-03-24 2006-08-14 한국과학기술연구원 강유전체 나노 튜브 어레이 고밀도 기록 매체
JP4603402B2 (ja) * 2005-03-31 2010-12-22 富士フイルム株式会社 微細構造体およびその製造方法
WO2007041293A2 (en) * 2005-09-29 2007-04-12 Doheny Eye Institute Microelectrode systems for neuro-stimulation and neuro-sensing and microchip packaging and related methods
US8679630B2 (en) * 2006-05-17 2014-03-25 Purdue Research Foundation Vertical carbon nanotube device in nanoporous templates
GB0611557D0 (en) * 2006-06-12 2006-07-19 Univ Belfast Nanostructured systems and a method of manufacture of the same
CN100570485C (zh) * 2006-07-07 2009-12-16 中国科学院半导体研究所 二维纳米结构深刻蚀方法
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
US8070919B2 (en) * 2007-07-16 2011-12-06 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method for preparing one dimensional spin photonic crystal device and one dimensional spin photonic crystal device prepared by the same
KR101002044B1 (ko) * 2008-01-15 2010-12-17 한국과학기술연구원 초소형 연료전지 및 그 제조 방법과 이를 이용한 초소형연료전지 스택
DE102008039798A1 (de) * 2008-08-15 2010-02-25 NMI Naturwissenschaftliches und Medizinisches Institut an der Universität Tübingen Verfahren zur Übertragung von Nanostrukturen in ein Substrat
US8357960B1 (en) * 2008-09-18 2013-01-22 Banpil Photonics, Inc. Multispectral imaging device and manufacturing thereof
US8008213B2 (en) * 2008-09-30 2011-08-30 Sandisk 3D Llc Self-assembly process for memory array
US8715981B2 (en) * 2009-01-27 2014-05-06 Purdue Research Foundation Electrochemical biosensor
JP5683077B2 (ja) * 2009-03-06 2015-03-11 株式会社神戸製鋼所 低汚染性に優れたアルミニウム合金部材
JP5368847B2 (ja) * 2009-03-26 2013-12-18 パナソニック株式会社 赤外線放射素子
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
US8512588B2 (en) 2010-08-13 2013-08-20 Lawrence Livermore National Security, Llc Method of fabricating a scalable nanoporous membrane filter
TWI465611B (zh) * 2010-08-16 2014-12-21 Univ Nat Cheng Kung 圖案化光轉換結構及其製備方法
JP5780543B2 (ja) * 2011-02-07 2015-09-16 国立研究開発法人物質・材料研究機構 電子線描画法を用いた陽極酸化アルミナ及びその製造方法
US8993404B2 (en) 2013-01-23 2015-03-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
EP2959283B1 (en) * 2013-02-22 2022-08-17 Pacific Biosciences of California, Inc. Integrated illumination of optical analytical devices
US10613076B2 (en) 2013-03-14 2020-04-07 The Trustees Of Boston University Optoelectronic control of solid-state nanopores
US9222130B2 (en) * 2013-03-15 2015-12-29 Keith Oxenrider Method and apparatus for sequencing molecules
EP3470554B1 (en) * 2013-03-15 2020-05-27 President and Fellows of Harvard College Fabrication of nanopores in atomically-thin membranes by ultra-short electrical pulsing
CN107203014A (zh) * 2017-06-01 2017-09-26 武汉华星光电技术有限公司 一种蛾眼微结构的制备方法、抗反射基板及电子产品
CN111492471B (zh) * 2017-12-20 2023-08-01 株式会社村田制作所 半导体装置及其制造方法
WO2019120921A1 (en) * 2017-12-20 2019-06-27 Asml Holding N.V. Lithography supports with defined burltop topography
US12116689B2 (en) 2021-01-26 2024-10-15 Seagate Technology Llc Selective screen electroplating
CN118458688B (zh) * 2024-07-09 2024-11-01 北京大学 用于拉曼光谱成像的纳米柱阵列衬底及其制备方法、检测芯片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517280A (en) * 1982-11-04 1985-05-14 Sumitomo Electric Industries, Ltd. Process for fabricating integrated optics
DE3312497A1 (de) * 1983-04-07 1984-10-11 Hoechst Ag, 6230 Frankfurt Zweistufiges verfahren zur herstellung von anodisch oxidierten flaechigen materialien aus aluminium und deren verwendung bei der herstellung von offsetdruckplatten
JPS61156003A (ja) * 1984-12-27 1986-07-15 Sharp Corp 回折格子の製造方法
CH690144A5 (de) * 1995-12-22 2000-05-15 Alusuisse Lonza Services Ag Strukturierte Oberfläche mit spitzenförmigen Elementen.
EP0931859B1 (en) * 1996-08-26 2008-06-04 Nippon Telegraph And Telephone Corporation Method of manufacturing porous anodized alumina film
US6359288B1 (en) * 1997-04-24 2002-03-19 Massachusetts Institute Of Technology Nanowire arrays
US7226966B2 (en) * 2001-08-03 2007-06-05 Nanogram Corporation Structures incorporating polymer-inorganic particle blends
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6705152B2 (en) * 2000-10-24 2004-03-16 Nanoproducts Corporation Nanostructured ceramic platform for micromachined devices and device arrays
JP4532634B2 (ja) * 1998-12-25 2010-08-25 キヤノン株式会社 細孔の製造方法
JP4536866B2 (ja) * 1999-04-27 2010-09-01 キヤノン株式会社 ナノ構造体及びその製造方法
US6387771B1 (en) * 1999-06-08 2002-05-14 Infineon Technologies Ag Low temperature oxidation of conductive layers for semiconductor fabrication
JP3387897B2 (ja) * 1999-08-30 2003-03-17 キヤノン株式会社 構造体の製造方法、並びに該製造方法により製造される構造体及び該構造体を用いた構造体デバイス
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912841B1 (ko) * 2007-07-25 2009-08-18 제이엠아이 주식회사 하이브리드 나노패턴을 갖는 기능성 표면제품 및 그제조방법

Also Published As

Publication number Publication date
JP2006510229A (ja) 2006-03-23
WO2004097894A9 (en) 2005-06-23
WO2004097894A2 (en) 2004-11-11
AU2003304068A8 (en) 2004-11-23
US20050255581A1 (en) 2005-11-17
TWI238144B (en) 2005-08-21
WO2004097894A3 (en) 2004-12-23
AU2003304068A1 (en) 2004-11-23
TW200413243A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
KR20050051652A (ko) 제어된 대칭과 정렬을 갖는 자기-편제 나노포어 어레이
JP3387897B2 (ja) 構造体の製造方法、並びに該製造方法により製造される構造体及び該構造体を用いた構造体デバイス
TWI419202B (zh) 大面積薄型單晶矽之製作技術
JP5405574B2 (ja) テンプレート、およびリソグラフィ用高アスペクト比テンプレートを製造する方法、ならびにナノスケールで基板を穿孔するためのテンプレートの使用
KR100701543B1 (ko) Ｄｒａｍ 셀 커패시터의 전극 표면 영역 향상 방법
US7368395B2 (en) Method for fabricating a nano-imprinting mold
US20080230947A1 (en) Articles Comprising Nanoscale Patterns With Reduced Edge Roughness and Methods of Making Same
JP2005217402A (ja) 自動位置合わせされた整流素子を用いるナノメートルスケールのメモリデバイスおよびその作成方法
US20040077107A1 (en) Method of making nanoscopic tunnel
US20040087162A1 (en) Metal sacrificial layer
JP5255081B2 (ja) 三次元ナノ構造体アレイ及びその製造方法
TW201945842A (zh) 建置3d功能性光學材料堆疊結構的方法
US7674573B2 (en) Method for manufacturing layered periodic structures
US20080164577A1 (en) Patterned silicon submicron tubes
KR20190140329A (ko) 페로브스카이트 장치 및 그 형성 방법
KR20080072981A (ko) 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법
KR101080612B1 (ko) 전기화학적 에칭을 위한 식각 구멍 형성 방법
KR100495866B1 (ko) 어레이 구조의 분자 전자 소자 및 그 제조 방법
KR100238452B1 (ko) 초미세 구조 일괄 성장방법
Cojocaru et al. Semiconductor and insulator nanostructures: challenges and opportunities
JP4576352B2 (ja) ナノホール構造体の製造方法
KR20100053795A (ko) 메모리 유닛의 제조 방법
Belarouci et al. Engineering high aspect-ratio silicon nanostructures
KR101639978B1 (ko) 폴리머 나노와이어 복합체 제조 방법
Lee et al. Patterning Anodic Porous Alumina with Resist Developers for Patterned Nanowire Formation

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid