KR20050051075A - 박막트랜지스터 및 그의 제조방법 - Google Patents
박막트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20050051075A KR20050051075A KR1020030084785A KR20030084785A KR20050051075A KR 20050051075 A KR20050051075 A KR 20050051075A KR 1020030084785 A KR1020030084785 A KR 1020030084785A KR 20030084785 A KR20030084785 A KR 20030084785A KR 20050051075 A KR20050051075 A KR 20050051075A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- source
- thin film
- film transistor
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 106
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 71
- 230000008569 process Effects 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000011159 matrix material Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 313
- 239000000758 substrate Substances 0.000 claims description 66
- 239000011229 interlayer Substances 0.000 claims description 35
- 230000001681 protective effect Effects 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 239000004734 Polyphenylene sulfide Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 229920000069 polyphenylene sulfide Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 239000005011 phenolic resin Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 239000009719 polyimide resin Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229920006337 unsaturated polyester resin Polymers 0.000 claims description 6
- 229920001621 AMOLED Polymers 0.000 claims description 5
- 239000004925 Acrylic resin Substances 0.000 claims description 5
- 229920006122 polyamide resin Polymers 0.000 claims description 5
- 229920001955 polyphenylene ether Polymers 0.000 claims description 5
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 3
- 239000004952 Polyamide Substances 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 claims 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 claims 1
- 229920000058 polyacrylate Polymers 0.000 claims 1
- 229920002647 polyamide Polymers 0.000 claims 1
- 229920006305 unsaturated polyester Polymers 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 238000007789 sealing Methods 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 박막트랜지스터 및 이의 제조방법에 관한 것으로, 구체적으로 반도체층, 게이트, 소오스/드레인 영역 및 소오스/드레인 전극을 구비한 박막트랜지스터의 상기 소오스/드레인 전극 상부에 기판 전면에 걸쳐 유기평탄화막층 및 무기막층을 순차적으로 형성하고, 상기 무기막층 상에 감광막 패턴 형성후 유기평탄화막층을 포함하도록 식각공정을 수행하여 상기 소오스/드레인 전극 중 하나와 화소전극을 연결하는 콘택홀 또는 비아홀이 형성된 박막트랜지스터 및 이의 제조방법에 관한 것이다. 본 발명의 제조방법에 따르면, 종래 두 개 이상의 마스크를 사용하여 형성되는 콘택홀 또는 비아홀을 하나의 마스크를 사용하여 형성함으로써 공정을 단순화할 수 있으며, 상기 형성된 무기막층에 의해 화소전극과의 접착력을 개선할 수 있으며, 봉지 공정에서의 밀봉 접착력 또한 향상되어 결과적으로 박막트랜지스터의 수명을 증가시킬 수 있다. 이러한 박막트랜지스터는 액티브 매트릭스형 유기전계발광소자에 적합하게 사용될 수 있다.
Description
본 발명은 반도체 소자의 비아홀 형성시 유기 평탄화 및 무기막층을 순차적으로 적용하여 마스크의 수를 저감하고 에칭 공정이 단순화된 박막트랜지스터 및 이의 제조방법에 관한 것이다.
통상, 평판표시장치(Flat Panel Display) 중에서 유기전계발광표시장치(OELD : Organic Electro Luminescence Display)는 다른 평판표시장치보다 사용온도 범위가 넓고, 충격이나 진동에 강하며, 시야각이 넓고, 응답속도가 빨라 깨끗한 동화상을 제공할 수 있다는 등의 장점을 가지고 있어서 향후 차세대 평판표시장치로 주목받고 있다.
이와 같은 유기전계발광표시장치는, 전자와 정공이 반도체 안에서 전자-정공 쌍을 만들거나 캐리어(Carrier)들이 좀더 높은 에너지 상태로 여기된 후 다시 안정화 상태인 바닥상태로 떨어지는 과정을 통해 빛이 발생하는 현상을 이용한다.
그리고, 상기 유기전계발광소자는 구동방식에 따라 별도의 구동원이 필요한 패시브 매트릭스형(Passive Matrix Type)과 스위칭소자로 기능하는 박막트랜지스터를 일체로 구비한 액티브 매트릭스형(Active Matrix Type)으로 구분할 수 있다.
도 1은 종래의 액티브형 유기전계발광소자의 단면도를 나타낸 것이다. 상기한 구조를 갖는 유기전계발광소자의 제조방법을 살펴보면, 먼저, 일련의 반도체 제조공정의 수행에 의해 기판(10) 상에 버퍼층(미도시), 반도체층(11), 게이트(13), 소오스/드레인 영역(14-1), (14-2), 층간 절연막층(15) 및 소오스/드레인 전극(17-1), (17-2)을 구비한 박막트랜지스터를 형성한다.
다음으로, 상기 박막트랜지스터가 형성된 기판(10) 상에 상기 소오스/드레인 전극(17-1), (17-2)을 포함하도록 보호막층(18)으로서 무기막층(18-1), 바람직하기로 SiNx를 적층한다. 이어서, 상기 무기막층(18-1) 상부에 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 마스크로 하여 식각공정을 실시하여 상기 소오스/드레인 전극(17-1), (17-2)과 연결되는 콘택홀 또는 비아홀(19-1)을 형성한다. 상기 콘택홀 또는 비아홀(19-1)을 형성한 후, 산소 플라즈마 또는 감광막 박리(strip) 등의 공정을 통하여 상기 감광막 패턴을 제거한다.
다음으로, 상기 콘택홀 또는 비아홀(19-1) 상에 감광성 또는 에치 타입의 유기평탄화막층(18-2)을 형성하고 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 마스크 식각공정을 실시하여 후속 공정의 화소전극(20)과 연결되는 콘택홀 또는 비아홀(19)을 형성한다.
다음으로, 상기 기판(10) 전면에 걸쳐 도전성 물질을 형성한 다음, 노광, 현상 및 식각공정을 수반하는 공지의 포토리소그래피 공정을 수행하여, 소오스/드레인 전극(14-1), (14-2)이 콘택홀 또는 비아홀(19)을 통해 연결되는 화소전극(20)을 형성한다.
다음으로, 상기 화소전극(20)을 포함하도록 기판(10) 전면에 걸쳐 평탄화막(21)을 형성한 다음, 상기 화소전극(20)이 노출되도록 개구부(22)를 형성한다.
이후 상기 화소전극(20) 상에 유기막층 및 상부전극을 통상적인 공정을 거쳐 형성함으로써 액티브 매트릭스형 유기전계발광소자를 제작할 수 있다.
이처럼 소오스/드레인 전극(14-1), (14-2)을 보호하고, 화소전극(20)과 콘택되는 콘택홀 또는 비아홀(10)을 포함하는 보호막층(18)은, 무기막층(18-1) 및 유기평탄화막층(18-2)을 이용한 두 번의 식각공정을 통해 이루어지는데, 이러한 식각공정은 후속의 봉지공정시 실란트가 도포되는 부위에 잔존하게 될지도 모르는 유기평탄화막층(18-2)을 완전히 제거하기 위함이다. 그결과, 상기 소오스/드레인 전극(17-1), (17-2)과 화소전극(20)을 연결하는 콘택홀 또는 비아홀(20)을 형성하기 위하여 최소 두 번의 마스크를 이용한 두 번 이상의 식각공정이 수반되어야 하는 문제점이 있다.
그러나, 도 2를 참조하면, 상기 박막트랜지스터 단면을 전자주사현미경(SEM) 사진으로 관찰한 결과, 상기 유기평탄화막층(18-2)과 화소전극(20)사이에 들뜸 현상이 발생하는 것을 확인할 수 있었다. 이처럼 보호막층(18)으로 유기평탄화막층(18-2)을 사용하는 경우 화소전극(20)과의 접착력이 좋지 않아 막의 들뜸 현상이 발생하고 이로 인하여 세정, 박리 등의 공정에서 물리적 충격에 의해 화소전극의 박리, crack(균열) 등이 발생하여 불량을 발생시킨다.
따라서, 본 발명의 목적은 소오스/드레인 전극 상부의 보호막층과 화소전극와의 접착력이 향상된 박막트랜지스터를 제공하는 것이다.
또한, 본 발명의 또다른 목적은 봉지 공정 후 밀봉 접착력이 개선된 박막트랜지스터를 제공하는 것이다.
또한, 본 발명의 또다른 목적은 수명이 증가된 박막트랜지스터를 제공하는 것이다.
또한, 본 발명의 또다른 목적은 소오스/드레인 전극과 화소전극 사이에 형성되는 보호막층이 유기평탄화막층 및 무기막층이 순차적으로 형성된 박막트랜지스터를 제공하는 것이다.
또한, 본 발명의 또다른 목적은 소오스/드레인 전극과 화소전극 사이에 형성되는 보호막층이 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층이 순차적으로 형성된 박막트랜지스터를 제공하는 것이다.
또한, 본 발명의 또다른 목적은 소오스/드레인 전극 중 하나와 화소전극을 연결하는 콘택홀 또는 비아홀 형성시 마스크의 수를 절감할 수 있는 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명의 또다른 목적은 소오스/드레인 전극 중 하나와 화소전극 사이에 형성되는 보호막층이 유기평탄화막층 및 무기막층이 순차적으로 형성된 액티브 매트릭스형 유기전계발광소자를 제공하는 것이다.
또한, 본 발명의 또다른 목적은 소오스/드레인 전극 중 하나와 화소전극 사이에 형성되는 보호막층이 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층이 순차적으로 형성된 액티브 매트릭스형 유기전계발광소자를 제공하는 것이다.
상기한 목적을 달성하기 위하여, 본 발명은:
반도체층, 게이트, 소오스/드레인 영역 및 소오스/드레인 전극을 구비한 박막트랜지스터의 상기 소오스/드레인 전극과 화소전극 사이에 형성되어 있으며, 무기막층과 유기평탄화막층으로 이루어진 보호막층을 구비하고, 상기 보호막층 중 무기막층의 일부가 상기 화소전극과 직접적으로 접촉되어 있으며, 상기 무기막층 하부에 상기 소오스/드레인 전극과 접촉되는 유기평탄화막층을 포함하는 박막트랜지스터를 특징으로 한다.
구체적으로, 본 발명은:
절연 기판 상에 형성된 반도체층;
상기 반도체층를 포함한 상기 기판 상에 형성된 게이트 절연막층;
상기 반도체층 상부의 게이트 절연막층 상에 형성된 게이트;
상기 게이트양측의 반도체층에 형성된 소오스/드레인 영역;
상기 기판 전면에 형성된 소오스/드레인 전극을 노출시키는 콘택홀/비아홀을 구비한 층간 절연막층;
상기 층간 절연막층 상에 형성되어 상기 콘택홀/비아홀을 통해 상기 소오스/드레인 영역과 콘택된 소오스/드레인 전극; 및
상기 기판전면에 유기평탄화막층 및 무기막층이 순차적으로 형성되며 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 구비한 보호막층;을 포함하는 것을 특징으로 하는 박막트랜지스터를 제공하는 것을 특징으로 한다.
이때, 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀은 단차가 없는 것을 특징으로 한다.
또한, 본 발명은:
반도체층, 게이트, 소오스/드레인 영역 및 소오스/드레인 전극을 구비한 박막트랜지스터의 상기 소오스/드레인 전극과 화소전극 사이에 형성된 보호막층이 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층으로 이루어지며, 상기 소오스/드레인 전극 중 하나와 화소전극을 연결하는 콘택홀 또는 비아홀을 포함하는 박막트랜지스터를 제공하는 것을 특징으로 한다.
구체적으로, 본 발명은:
절연 기판 상에 형성된 반도체층;
상기 반도체층를 포함한 상기 기판 상에 형성된 게이트 절연막층;
상기 반도체층상부의 게이트 절연막층 상에 형성된 게이트;
상기 게이트 양측의 반도체층에 형성된 소오스/드레인 영역;
상기 기판 전면에 형성된 소오스/드레인 전극을 노출시키는 콘택홀/비아홀을 구비한 층간 절연막층;
상기 층간 절연막층 상에 형성된 콘택홀/비아홀을 통해 상기 소오스/드레인 영역과 콘택된 소오스/드레인 전극; 및
상기 기판전면에 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층이 순차적으로 형성되며 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 구비한 보호막층;을 포함하는 것을 특징으로 하는 박막트랜지스터를 제공하는 것을 특징으로 한다.
이때, 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀은 단차가 없는 것을 특징으로 한다.
또한, 본 발명은:
절연 기판 상에 반도체층을 형성하는 단계;
상기 반도체층을 포함한 기판 상에 게이트 절연막층을 형성하는 단계;
상기 반도체층 상부의 상기 게이트 절연막층 상에 게이트를 형성하는 단계;
상기 반도체층으로 불순물을 이온주입하여 게이트 양측의 반도체층에 소오스/드레인 영역을 형성하는 단계;
상기 기판 전면에 걸쳐 층간 절연막층을 형성하는 단계;
상기 층간 절연막층의 선택된 영역을 식각하여 상기 소오스/드레인 영역을 노출시키는 콘택홀/비아홀을 형성하는 단계;
상기 층간 절연막층 상에 상기 콘택홀/비아홀을 통해 상기 소오스/드레인 영역과 콘택되는 소오스/드레인 전극을 형성하는 단계;
상기 기판 전면에 보호막층으로서 유기평탄화막층 및 무기막층을 순차적으로 형성하는 단계; 및
상기 유기평탄화막층 및 무기막층의 선택된 영역을 식각하여 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 형성하는 단계;를 포함하는 박막트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
이때 상기 유기평탄화막층 및 무기막층로 이루어지는 보호막층 상에 감광성 패턴막을 형성하여 하나의 마스크를 이용한 식각공정을 수행하여 콘택홀 또는 비아홀을 형성하는 것이 바람직하다.
또한, 본 발명은:
절연 기판 상에 반도체층을 형성하는 단계;
상기 반도체층을 포함한 기판 상에 게이트 절연막층을 형성하는 단계;
상기 반도체층 상부의 상기 게이트 절연막층 상에 게이트를 형성하는 단계;
상기 반도체층으로 고농도 불순물을 이온주입하여 게이트 양측의 반도체층에 소오스/드레인 영역을 형성하는 단계;
상기 기판 전면에 걸쳐 층간 절연막층을 형성하는 단계;
상기 층간 절연막층의 선택된 영역을 식각하여 상기 소오스/드레인 영역을 노출시키는 콘택홀/비아홀을 형성하는 단계;
상기 층간 절연막층 상에 형성된 상기 콘택홀/비아홀을 통해 상기 소오스/드레인 영역과 콘택되는 소오스/드레인 전극을 형성하는 단계;
상기 기판 전면에 보호막층으로서 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층을 순차적으로 형성하는 단계; 및
상기 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층의 선택된 영역을 식각하여 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 형성하는 단계;를 포함하는 박막트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
이때 상기 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층 상에 감광성 패턴막을 형성하여 하나의 마스크를 이용한 식각공정을 수행하여 콘택홀 또는 비아홀을 형성하는 것이 바람직하다.
또한, 본 발명은:
절연 기판 상에 형성된 반도체층;
상기 반도체층를 포함한 상기 기판 상에 형성된 게이트 절연막층;
상기 반도체층상부의 게이트 절연막층 상에 형성된 게이트;
상기 게이트 양측의 반도체층에 형성된 소오스/드레인 영역;
상기 기판 전면에 형성된 소오스/드레인 전극을 노출시키는 콘택홀/비아홀을 구비한 층간 절연막층;
상기 층간 절연막층 상에 형성되어 상기 콘택홀/비아홀을 통해 상기 소오스/드레인 전극과 콘택된 소오스/드레인 전극;
상기 기판 전면에 유기평탄화막층 및 무기막층이 순차적으로 형성되며 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 구비한 보호막층;
상기 기판 전면에 걸쳐 형성된 개구부를 구비한 평탄화막; 및
상기 소오스/드레인 전극 중 하나로부터 콘택홀 또는 비아홀을 통해 연장 형성되어 상기 개구부를 통해 노출된 화소전극을 구비한 액티브 매트릭스형 유기전계발광소자를 제공하는 것을 특징으로 한다.
이때, 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀은 단차가 없는 것을 특징으로 한다.
또한, 본 발명은:
절연 기판 상에 형성된 반도체층;
상기 반도체층을 포함한 상기 기판 상에 형성된 게이트 절연막층;
상기 반도체층 상부의 게이트 절연막층 상에 형성된 게이트;
상기 게이트양측의 반도체층에 형성된 소오스/드레인 영역;
상기 기판 전면에 형성된 상기 소오스/드레인 전극을 노출시키는 콘택홀/비아홀을 구비한 층간 절연막층;
상기 층간 절연막층 상에 형성되어 상기 콘택홀 및/또는 비아홀을 통해 상기 소오스/드레인 영역과 콘택된 소오스/드레인 전극;
상기 기판 전면에 보호막층으로서 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층이 순차적으로 형성되며 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 구비한 보호막층;
상기 기판 전면에 걸쳐 형성된 개구부를 구비한 평탄화막; 및
상기 소오스/드레인 전극 중 하나로부터 콘택홀 또는 비아홀을 통해 연장 형성되어 상기 개구부를 통해 노출된 화소전극을 구비한 액티브 매트릭스형 유기전계발광소자를 제공하는 것을 특징으로 한다.
이때, 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀은 단차가 없는 것을 특징으로 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들은 상세히 설명한다. 각 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 본 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 3a를 참조하면, 먼저 유리기판 또는 합성수지와 같은 투명한 절연기판(50a)상에 실리콘질화막 또는 실리콘산화막을 이용하여 버퍼층(buffer layer, 미도시)을 형성한다. 상기 버퍼층 상부에 폴리실리콘막을 형성한 다음 패터닝하여 섬 형태의 반도체층(51a)을 형성한다.
다음으로, 상기 반도체층(51a)상에 게이트 절연막층(52a)을 형성한다. 다음, 상기 게이트 절연막층(52a)상에 게이트 금속물질을 증착한 다음 패터닝하여 상기 반도체층(51a) 상부의 게이트 절연막층(52a)상에 게이트(53a)를 형성한다.
이어서, 소정의 도전형을 갖는 불순물, 예를 들면 n형 또는 p형 불순물 중 하나를 상기 반도체층(51a)으로 이온 주입하여 게이트(53a)의 양측의 반도체층(51a)에 소오스/드레인 영역(54-1a), (54-2a)을 형성한다.
도 3b를 참조하면, 상기 게이트(53a)를 포함한 게이트 절연막층(52a)상에 층간절연막층(53a)을 형성한다.
도 3c를 참조하면, 상기 형성된 층간 절연막층(53a) 상에 감광성 또는 에치 타입의 유기평탄화막층(미도시)을 도포하고 감광막 패턴을 형성한 다음, 선택 영역을 상기 소오스/드레인 영역(54-1a), (54-2a)이 노출되도록 식각하여 콘택홀/비아홀(56-1a), (56-2a)을 형성한다.
다음으로, 상기 콘택홀/비아홀(56-1a), (56-2a)을 포함한 상기 층간 절연막층(55a)상에 소오스/드레인 전극용 금속물질을 증착한다. 이어서, 상기 증착된 소오스/드레인 금속 물질을 패터닝하여 상기 콘택홀/비아홀(56-1a), (56-2a)을 통해 상기 소오스/드레인 영역(54-1a),(54-2a)과 각각 콘택되는 소오스/드레인 전극(57-1a), (57-2a)을 형성한다.
도 3d를 참조하면, 상기 소오스/드레인 전극(57-1a), (57-2a)을 포함하며 상기 기판 전면에 걸쳐 보호막층(58a)으로서 유기평탄화막층(58-1a) 및 무기막층(58-2a)을 순차적으로 형성한다. 이어서, 상기 무기막층(58-2a) 상에 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 마스크로 하여 상기 유기 평탄화층(58-1a)을 포함하도록 선택된 영역을 식각하여 콘택홀 또는 비아홀(59a)을 형성한다.
그결과, 상기 소오스/드레인 전극(56-1a), (56-2a) 중 하나가 상기 콘택홀 또는 비아홀(59a)을 통해 화소전극(60a)과 전기적으로 연결되어지며, 이로써 본 발명에서 제시된 제 1 실시예에 따른 박막트랜지스터가 제조된다.
특히, 본 발명에서 상기 소오스/드레인 전극(57-1a), (57-2a) 상부에 형성되는 보호막층(58a)은 종래 기술과 달리 유기평탄화막층(58-1a) 및 무기막층(58-2a)으로 형성된다.
상기 유기평탄화막층(58-1a)을 형성하는 물질은 통상적으로 사용되는 감광성 유기고분자 또는 에칭형 유기화합물을 사용한다. 상기 감광성 유기고분자로는 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌에테르계 수지 및 폴리페닐렌설파이드계 수지 등이 사용될 수 있으며, 바람직하기로 평탄화도가 우수한 폴리아크릴계 수지 및 폴리이미드계 수지가 사용될 수 있다. 상기 에칭형 유기 화합물로는 벤조사이클로부텐(benzocyclobutene, BCB)이 가장 많이 사용되고 있으며, 상기 BCB는 평탄화도가 95% 이상이고, 흡수율이 작으면서 접합력(adhesion)이 양호하며, 광투과도가 90% 이상으로 매우 우수하여 유기평탄화막층으로서 가장 널리 사용되고 있다.
상기 무기막층(58-2a)을 형성하는 물질 또한 통상적으로 사용되는 SiNx 또는 SiO2 가 가능하다. 이러한 무기막층(58-2a)은 외부로부터의 수분 또는 불순물의 확산을 억제하는 장벽 역할을 함과 동시에 소오스/드레인 전극(57-1a), (57-2a)을 보호하는 패시배이션 역할을 한다. 또한, 화소전극과의 접착성이 우수하여 봉지공정후 밀봉 접착력 또한 향상되어 결과적으로 박막트랜지스터의 수명을 증가시킬 수 있다.
이때 콘택홀 또는 비아홀(59a)을 형성하기 위한 식각공정은 이 분야에서 통상적으로 사용되는 방법이 채택될 수 있으며, 구체적으로 습식 식각(wet etching) 및 건식 식각(dry etching)이 사용될 수 있으며, 바람직하기로 건식 식각공정을 사용한다. 상기 건식 식각공정은 이온빔 식각, RF 스퍼터링 식각, 반응이온 식각(RIE) 등 여러 가지 방법이 선택적으로 사용될 수 있다.
특히, 본 발명에서 제시한 유기평탄화막층(58-1a) 및 무기막층(58-2a)을 포함하는 보호막층(58a)은 종래 화소전극 하부에 유기평탄화막층(58-1a)을 사용하여 상기 유기평탄화막층(58-1a)과 화소전극과의 접착력 미비로 인한 유기평탄화막층(58-1a)의 박리 및 균열 등의 문제를 해소할 수 있다. 또한, 무기막층(58-2a) 상부에 감광막 패턴을 적층 후 식각공정을 수행함으로써, 밀봉 부분에 잔존하여 박리 및 균열을 초래하는 유기평탄화막층(58-1a)을 모두 제거할 수 있어, 결과적으로 박막트랜지스터의 수명을 증가시킬 수 있다.
또한, 본 발명은 종래 소오스/드레인 전극(57-1a), (57-2a) 중 하나와 화소전극을 연결하는 콘택홀 또는 비아홀(59a) 형성시 적용되는 두 번 이상의 식각공정을 하나의 마스크만을 이용한 한번의 식각공정으로 수행이 가능함에 따라 마스크 저감 효과 및 공정의 단순화를 이룰 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 소오스/드레인 전극을 갖는 박막트랜지스터를 설명하기 위한 단면도를 도시한 것이다. 상기 도 4의 구조를 갖는 박막트랜지스터의 공정은 상기 제 1 실시예에서 수행된 바와 유사한 방법으로 이루어진다.
도 4를 참조하면, 본 발명의 제 2 실시예에 따른 박막트랜지스터는 절연 기판(50b) 상에 반도체층(51b)이 형성되고, 상기 반도체층(51b)을 포함한 상기 기판(50b) 상에 게이트 절연막층(52b)이 형성되고, 상기 반도체층(51b) 상부의 게이트 절연막층(52b) 상에 게이트(53b)가 형성되고, 상기 게이트(53b) 양측의 반도체층(51b)에 소오스/드레인 영역(54-1b), (54-2b)이 형성되고, 상기 기판(50b) 전면에 소오스/드레인 전극(57-1b), (57-2b)을 노출시키는 콘택홀/비아홀(56-1b), (56-2b)을 구비한 층간 절연막층(55b)이 형성되고, 상기 층간 절연막층(55b) 상에 상기 콘택홀/비아홀(56-1b), (56-2b)을 통해 상기 소오스/드레인 영역(54-1b), (54-2b)과 콘택되는 소오스/드레인 전극(57-1b), (57-2b)이 형성된다.
다음으로, 상기 소오스/드레인 전극(57-1b), (57-2b)을 포함하여 기판(50b) 전면에 걸쳐 보호막층(58-b)으로서 제 1 무기막층(58-3b), 유기평탄화막층(58-1b) 및 제 2 무기막층(58-2b)을 순차적으로 형성하고, 상기 제 2 무기막층(58-2b) 상부에 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 마스크로 하여 선택된 영역을 식각함으로써 콘택홀 또는 비아홀(59b)을 형성한다. 그결과, 상기 소오스/드레인 전극(57-1b), (57-2b) 중 하나가 상기 콘택홀 또는 비아홀(59b)을 통해 상기 화소전극과 전기적으로 연결되어지며, 이로써 본 발명에서 제시된 제 2 실시예에 따른 박막트랜지스터가 제조된다.
상기 유기평탄화막층(58-1b), 제 1 및 제 2 무기막층(58-1b), (58-3b)은 이미 전술한 바의 물질이 사용가능하며, 이때 유기평탄화막층(58-1b) 하부에 적층되는 제 1 무기막층(58-1b)은 상기 유기평탄화막층(58-1b) 상부에 적층되는 제 2 무기막층(58-2b)과 서로 같거나 다르며, 통상적으로 사용되고 있는 SiNx 또는 SiO2 가 사용될 수 있으며, 바람직하기로 SiNx 를 사용한다.
이처럼, 본 발명에서와 같이 유기평탄화막층(58-1b) 상부에 제 2 무기막층(58-2b)을 증착할 경우 후속 공정에서의 유기발광소자의 화소전극과의 접착력을 개선할 수 있으며, 봉지 공정에서의 밀봉 접착력 또한 향상될 수 있다. 또한, 종래 소오스/드레인 전극(57-1b), (57-2b) 및 화소전극을 연결하는 콘택홀 또는 비아홀(59b) 형성시 필요한 두 번 이상의 식각공정을 하나의 마스크만으로 한번의 식각공정을 통해 수행할 수 있어, 마스크 저감 효과를 얻고 공정이 단순화되는 잇점이 있다.
특히, 상기 유기평탄화막층(58-1b) 하부에 제 1 무기막층(58-3b)을 추가로 형성함으로써, 상기 제 1 무기막층(58-3b)에 의해 상기 소오스/드레인 전극(57-1b), (57-2b)을 외부의 불순물 및 수분으로부터 보호할 수 있으며, 결과적으로 박막트랜지스터의 수명을 증가시킬 수 있다.
이상, 본 발명의 제 1 및 제 2 실시예에서는 게이트가 소오스/드레인 영역 상부에 위치하는 탑-게이트 구조를 갖는 박막트랜지스터를 설명하였으나, 본 발명에서 제시한 보호막층은 상기 게이트가 소오스/드레인 영역 하부에 위치하는 바텀-게이트 구조의 박막트랜지스터에도 적절하게 도입될 수 있다.
또한 상기 제시된 박막트랜지스터는 액티브 매트릭스형 유기전계발광소자에 적절하게 도입될 수 있다.
도 5는 상기 제 1 실시예에 따른 박막트랜지스터를 액티브 매트릭스형 유기전계발광소자에 도입한 경우의 단면도를 나타낸 것이고, 도 6은 상기 제 2 실시예에 따른 박막트랜지스터를 액티브 매트릭스형 유기전계발광소자에 도입한 경우의 단면도를 나타낸 것이다.
도 5 및 6을 참조하면, 상기 제 1 또는 제 2 실시예에 의해 일련의 반도체 공정을 거쳐 반도체층(51a), (51b), 게이트(53a), (53b), 소오스/드레인 영역(54-1a, 54-2a), (54-1b, 54-1b) 및 소오스/드레인 전극(57-1a, 57-2a), (57-1b, 57-1b)을 구비하고, 상기 소오스/드레인 전극(57-1a, 57-2a), (57-1b, 57-1b) 중 하나와 화소전극(60a), (60b)을 연결하기 위한 콘택홀 또는 비아홀(59a), (59b)을 포함하는 박막트랜지스터를 구비한다.
이때, 상기 소오스/드레인 전극(57-1a, 57-2a), (57-1b, 57-1b) 중 하나와 화소전극(60a), (60b)을 연결하기 위한 콘택홀 또는 비아홀(59a), (59b)을 포함하는 보호막층(58a), (58b)은 기판(50a), (50b) 전면에 걸쳐 형성되어 유기평탄화막층(58-1a) 및 무기막층(58-2a)이 형성되어 있거나(제 1 실시예, 도 5 참조), 제 1 무기막층(58-3b), 유기평탄화막층(58-1b) 및 제 2 무기막층(58-2b)이 형성되어 있는 구조(제 2 실시예, 도 6 참조)를 가진다.
다음으로, 상기 보호막층(58a), (58b) 상에 상기 콘택홀 또는 비아홀(59a), (59b)을 통해 상기 소오스/드레인 전극(57-1a, 57-2a), (57-1b, 57-1b) 중 하나와 전기적으로 연결되는 화소전극(60a), (60b)이 형성된다.
다음으로, 상기 화소전극(60a), (60b)을 노출시키는 개구부(62a), (62b)를 구비한 평탄화용 절연막층(61a), (61b)이 상기 화소전극(60a), (60b)의 에지부분을 포함한 보호막층(58a), (58b)상에 형성된다.
이어서, 도시하지는 않았지만, 이후 통상적인 공정에 의해 상기 개구부의 상기 화소전극 상에 유기막층이 형성되고, 상기 유기막층을 포함한 절연막층 상에 상부 전극이 형성되며, 이를 절연기판 등의 봉지 수단으로 봉지하여 액티브 매트릭스형 유기전계발광소자를 제작할 수 있다.
상술한 바와 같이, 본 발명의 박막트랜지스터의 제조방법에 따르면, 소오스/드레인 전극 중 하나와 화소전극을 전기적으로 연결하는 콘택홀 또는 비아홀을 하나의 마스크를 사용하여 형성함으로써, 전체 공정을 단순화할 수 있다.
또한, 상기 콘택홀 또는 비아홀을 포함하는 보호막층이 무기막층을 포함함으로써 화소 전극과의 접착력이 개선되고 봉지공정에서의 밀봉 접착력 또한 향상된다.
또한, 상기 보호막층의 하부 영역에 무기막층을 선택적으로 형성함으로써, 소오스/드레인 전극을 외부의 불순물 및 수분으로부터 보호하여 박막트랜지스터의 수명을 증가된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 액티브 매트릭스형 유기전계발광소자의 단면도,
도 2는 상기 액티브 매트릭스형 유기전계발광소자의 박막트랜지스터 단면을 보여주는 전자주사현미경(SEM) 사진,
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 제조방법을 나타내는 도,
도 4는 본 발명의 제 2 실시예에 따른 박막트랜지스터의 단면도,
도 5는 본 발명의 제 1 실시예에 따른 박막트랜지스터를 구비한 액티브 매트릭스형 유기전계발광소자의 단면도,
도 6은 본 발명의 제 2 실시예에 따른 박막트랜지스터를 구비한 액티브 매트릭스형 유기전계발광소자의 단면도.
(도면의 주요 부위에 대한 부호의 설명)
10, 50a, 50b : 기판 11, 51a, 51b : 반도체층
12, 52a, 52b : 게이트 절연막층 13, 53a, 53b : 게이트
14-1, 14-2, 54-1a, 54-2a, 54-1b, 54-2b : 소오스/드레인 영역
15, 55a, 55b : 층간절연막층
16-1, 16-2, 56-1a, 56-2a, 56-1b, 56-2b : 콘택홀/비아홀
17-1, 17-2, 57-1a, 57-2a, 57-1b, 57-2b : 소오스/드레인 전극
18, 58a, 58b : 보호막층
18-1, 58-2a, 58-2b, 58-3b : 무기막층
18-2, 58-1a, 58-1b : 유기평탄화막층
19, 19-1, 19-2, 59a, 59b : 콘택홀 또는 비아홀
20, 60a, 60b : 화소전극 21, 61a, 61b : 평탄화막층
22, 62a, 62b : 개구부
Claims (30)
- 반도체층, 게이트, 소오스/드레인 영역 및 소오스/드레인 전극을 구비한 박막트랜지스터의 상기 소오스/드레인 전극과 화소전극 사이에 형성되어 있으며, 무기막층과 유기평탄화막층으로 이루어진 보호막층을 구비하고, 상기 보호막층 중 무기막층의 일부가 상기 화소전극과 직접적으로 접촉되어 있으며, 상기 무기막층 하부에 상기 소오스/드레인 전극과 접촉되는 유기평탄화막층을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 보호막층은 추가로 상기 유기평탄화막층과 상기 소오스/드레인 전극 사이에 무기막층을 더욱 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 1 항 또는 제 2 항 중 어느 한 항에 있어서,상기 무기막층은 실리콘 질화막(SiNX)또는 실리콘 산화막(SiO2) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 유기평탄화막층은 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenol resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(polyphenylenethers resin) 및 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB)으로 이루어진 그룹 중에서 선택된 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 박막트랜지스터는 탑-게이트 또는 바텀-게이트 구조인 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 박막트랜지스터는 유기전계발광표시장치의 단위화소내의 구동 박막트랜지스터인 것을 특징으로 하는 박막트랜지스터.
- 절연 기판 상에 형성된 반도체층;상기 반도체층를 포함한 상기 기판 상에 형성된 게이트 절연막층;상기 반도체층 상부의 게이트 절연막층 상에 형성된 게이트 전극;상기 게이트 양측의 반도체층에 형성된 소오스/드레인 영역;상기 기판 전면에 형성된 소오스/드레인 전극을 노출시키는 콘택홀/비아홀을 구비한 층간 절연막층;상기 층간 절연막층 상에 형성되어 상기 콘택홀/비아홀을 통해 상기 소오스/드레인 영역과 콘택된 소오스/드레인 전극; 및상기 기판 전면에 유기평탄화막층 및 무기막층이 순차적으로 형성되며 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 구비한 보호막층;을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 7 항에 있어서,상기 유기평탄화막층은 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌에테르계 수지, 폴리페닐렌설파이드계 수지, 및 벤조사이클로부텐(benzocyclobutene, BCB)으로 이루어진 그룹 중에서 선택된 것을 특징으로 하는 박막트랜지스터.
- 제 7 항에 있어서,상기 무기막층은 실리콘 질화막(SiNX)또는 실리콘 산화막(SiO2) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 7 항에 있어서,상기 박막트랜지스터는 탑-게이트 또는 바텀-게이트 구조인 것을 특징으로 하는 박막트랜지스터.
- 제 7 항에 있어서,상기 박막트랜지스터는 유기전계발광표시장치의 단위화소내의 구동 박막트랜지스터인 것을 특징으로 하는 박막트랜지스터.
- 절연 기판 상에 형성된 반도체층;상기 반도체층를 포함한 상기 기판 상에 형성된 게이트 절연막층;상기 반도체층상부의 게이트 절연막층 상에 형성된 게이트;상기 게이트 양측의 반도체층에 형성된 소오스/드레인 영역;상기 기판 전면에 형성된 소오스/드레인 전극을 노출시키는 콘택홀/비아홀을 구비한 층간 절연막층;상기 층간 절연막층 상에 형성된 콘택홀/비아홀을 통해 상기 소오스/드레인 영역과 콘택된 소오스/드레인 전극; 및상기 기판전면에 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층이 순차적으로 형성되며 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 구비한 보호막층;을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 12 항에 있어서,상기 유기평탄화막층은 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌에테르계 수지, 폴리페닐렌설파이드계 수지, 및 벤조사이클로부텐으로 이루어진 그룹 중에서 선택된 것을 특징으로 하는 박막트랜지스터.
- 제 12 항에 있어서,상기 제 1 및 제 2 무기막층은 서로 같거나 다르며, 실리콘 질화막(SiNX)또는 실리콘 산화막(SiO2) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 12 항에 있어서,상기 박막트랜지스터는 탑-게이트 또는 바텀-게이트 구조인 것을 특징으로 하는 박막트랜지스터.
- 제 12 항에 있어서,상기 박막트랜지스터는 유기전계발광표시장치의 단위화소내의 구동 박막트랜지스터인 것을 특징으로 하는 박막트랜지스터.
- 절연 기판 상에 반도체층을 형성하는 단계;상기 반도체층을 포함한 기판 상에 게이트 절연막층을 형성하는 단계;상기 반도체층 상부의 상기 게이트 절연막층 상에 게이트를 형성하는 단계;상기 반도체층으로 불순물을 이온주입하여 게이트 양측의 반도체층에 소오스/드레인 영역을 형성하는 단계;상기 기판 전면에 걸쳐 층간 절연막층을 형성하는 단계;상기 층간 절연막층의 선택된 영역을 식각하여 상기 소오스/드레인 영역을 노출시키는 콘택홀/비아홀을 형성하는 단계;상기 층간 절연막층 상에 상기 콘택홀/비아홀을 통해 상기 소오스/드레인 영역과 콘택되는 소오스/드레인 전극을 형성하는 단계;상기 기판 전면에 보호막층으로서 유기평탄화막층 및 무기막층을 순차적으로 형성하는 단계; 및상기 유기평탄화막층 및 무기막층의 선택된 영역을 식각하여 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 17 항에 있어서,상기 보호막층의 식각공정은 건식식각공정으로 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 18 항에 있어서,상기 건식식각공정은 이온빔 식각, RF 스퍼터링 식각 및 반응이온 식각(RIE)으로 이루어진 그룹 중에서 선택된 1종의 방법으로 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 절연 기판 상에 반도체층을 형성하는 단계;상기 반도체층을 포함한 기판 상에 게이트 절연막층을 형성하는 단계;상기 반도체층 상부의 상기 게이트 절연막층 상에 게이트를 형성하는 단계;상기 반도체층으로 고농도 불순물을 이온주입하여 게이트 양측의 반도체층에 소오스/드레인 영역을 형성하는 단계;상기 기판 전면에 걸쳐 층간 절연막층을 형성하는 단계;상기 층간 절연막층의 선택된 영역을 식각하여 상기 소오스/드레인 영역을 노출시키는 콘택홀/비아홀을 형성하는 단계;상기 층간 절연막층 상에 형성된 상기 콘택홀/비아홀을 통해 상기 소오스/드레인 영역과 콘택되는 소오스/드레인 전극을 형성하는 단계;상기 기판 전면에 보호막층으로서 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층을 순차적으로 형성하는 단계; 및상기 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층의 선택된 영역을 식각하여 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 20 항에 있어서,상기 보호막층의 식각공정은 건식식각공정으로 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 20 항에 있어서,상기 건식식각공정은 이온빔 식각, RF 스퍼터링 식각 및 반응이온 식각(RIE)으로 이루어진 그룹 중에서 선택된 1종의 방법으로 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 절연 기판 상에 형성된 반도체층;상기 반도체층를 포함한 상기 기판 상에 형성된 게이트 절연막층;상기 반도체층 상부의 게이트 절연막층 상에 형성된 게이트;상기 게이트 양측의 반도체층에 형성된 소오스/드레인 영역;상기 기판 전면에 형성된 소오스/드레인 전극을 노출시키는 콘택홀/비아홀을 구비한 층간 절연막층;상기 층간 절연막층 상에 형성되어 상기 콘택홀/비아홀을 통해 상기 소오스/드레인 전극과 콘택된 소오스/드레인 전극;상기 기판 전면에 유기평탄화막층 및 무기막층이 순차적으로 형성되며 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 구비한 보호막층;상기 기판 전면에 걸쳐 형성된 개구부를 구비한 평탄화막; 및상기 소오스/드레인 전극 중 하나로부터 콘택홀 또는 비아홀을 통해 연장 형성되어 상기 개구부를 통해 노출된 화소전극;을 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기전계발광소자.
- 제 23 항에 있어서,상기 유기평탄화막층은 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌에테르계 수지, 폴리페닐렌설파이드계 수지, 및 벤조사이클로부텐으로 이루어진 그룹 중에서 선택된 것을 특징으로 하는 액티브 매트릭스형 유기전계발광소자.
- 제 23 항에 있어서,상기 무기막층은 실리콘 질화막(SiNX)또는 실리콘 산화막(SiO2) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기전계발광소자.
- 제 23 항에 있어서,상기 소오스/드레인 전극 중 하나와 화소전극을 연결하는 콘택홀 또는 비아홀은 단차가 없는 것을 특징으로 하는 액티브 매트릭스형 유기전계발광소자.
- 절연 기판 상에 형성된 반도체층;상기 반도체층을 포함한 상기 기판 상에 형성된 게이트 절연막층;상기 반도체층 상부의 게이트 절연막층 상에 형성된 게이트;상기 게이트양측의 반도체층에 형성된 소오스/드레인 영역;상기 기판 전면에 형성된 상기 소오스/드레인 전극을 노출시키는 콘택홀/비아홀을 구비한 층간 절연막층;상기 층간 절연막층 상에 형성되어 상기 콘택홀 및/또는 비아홀을 통해 상기 소오스/드레인 영역과 콘택된 소오스/드레인 전극;상기 기판 전면에 보호막층으로서 제 1 무기막층, 유기평탄화막층 및 제 2 무기막층이 순차적으로 형성되며 상기 소오스/드레인 전극 중 하나를 노출시키는 콘택홀 또는 비아홀을 구비한 보호막층;상기 기판 전면에 걸쳐 형성된 개구부를 구비한 평탄화막; 및상기 소오스/드레인 전극 중 하나로부터 콘택홀 또는 비아홀을 통해 연장 형성되어 상기 개구부를 통해 노출된 화소전극;을 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기전계발광소자.
- 제 27 항에 있어서,상기 유기평탄화막층은 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌에테르계 수지, 폴리페닐렌설파이드계 수지, 및 벤조사이클로부텐으로 이루어진 그룹 중에서 선택된 것을 특징으로 하는 액티브 매트릭스형 유기전계발광소자.
- 제 27 항에 있어서,상기 제 1 무기막층 및 제 2 무기막층은 서로 같거나 다르며, 실리콘 질화막(SiNX)또는 실리콘 산화막(SiO2) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기전계발광소자.
- 제 27 항에 있어서,상기 소오스/드레인 전극 중 하나와 화소전극을 연결하는 콘택홀 또는 비아홀은 단차가 없는 것을 특징으로 하는 액티브 매트릭스형 유기전계발광소자.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084785A KR100611151B1 (ko) | 2003-11-27 | 2003-11-27 | 박막트랜지스터 및 그의 제조방법 |
| US10/971,162 US20050116231A1 (en) | 2003-11-27 | 2004-10-25 | Thin film transistor and method of manufacturing the same |
| JP2004319799A JP2005167215A (ja) | 2003-11-27 | 2004-11-02 | 薄膜トランジスタ及びその製造方法 |
| CNA2004100922157A CN1622337A (zh) | 2003-11-27 | 2004-11-03 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084785A KR100611151B1 (ko) | 2003-11-27 | 2003-11-27 | 박막트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050051075A true KR20050051075A (ko) | 2005-06-01 |
| KR100611151B1 KR100611151B1 (ko) | 2006-08-09 |
Family
ID=34617292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030084785A KR100611151B1 (ko) | 2003-11-27 | 2003-11-27 | 박막트랜지스터 및 그의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050116231A1 (ko) |
| JP (1) | JP2005167215A (ko) |
| KR (1) | KR100611151B1 (ko) |
| CN (1) | CN1622337A (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719547B1 (ko) * | 2005-03-24 | 2007-05-17 | 삼성에스디아이 주식회사 | 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치 |
| TWI290382B (en) * | 2006-02-10 | 2007-11-21 | Ind Tech Res Inst | A structure and method for improving image quality in an organic light emitting diode integrated with a color filter |
| EP2924498A1 (en) | 2006-04-06 | 2015-09-30 | Semiconductor Energy Laboratory Co, Ltd. | Liquid crystal desplay device, semiconductor device, and electronic appliance |
| US20080073321A1 (en) * | 2006-09-22 | 2008-03-27 | Tokyo Electron Limited | Method of patterning an anti-reflective coating by partial etching |
| US7883835B2 (en) * | 2006-09-22 | 2011-02-08 | Tokyo Electron Limited | Method for double patterning a thin film |
| US7811747B2 (en) * | 2006-09-22 | 2010-10-12 | Tokyo Electron Limited | Method of patterning an anti-reflective coating by partial developing |
| US7858293B2 (en) * | 2006-09-22 | 2010-12-28 | Tokyo Electron Limited | Method for double imaging a developable anti-reflective coating |
| US7862985B2 (en) * | 2006-09-22 | 2011-01-04 | Tokyo Electron Limited | Method for double patterning a developable anti-reflective coating |
| US7932017B2 (en) * | 2007-01-15 | 2011-04-26 | Tokyo Electron Limited | Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer |
| US7767386B2 (en) * | 2007-01-15 | 2010-08-03 | Tokyo Electron Limited | Method of patterning an organic planarization layer |
| JP5142831B2 (ja) | 2007-06-14 | 2013-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| CN101969045A (zh) * | 2010-09-07 | 2011-02-09 | 华映光电股份有限公司 | 数组基板及其制作方法 |
| CN104752515B (zh) * | 2013-12-27 | 2018-11-13 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制造方法 |
| KR20150137214A (ko) | 2014-05-28 | 2015-12-09 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
| CN104078424B (zh) * | 2014-06-30 | 2017-02-15 | 京东方科技集团股份有限公司 | 低温多晶硅tft阵列基板及其制备方法、显示装置 |
| CN104538433A (zh) * | 2015-01-09 | 2015-04-22 | 昆山工研院新型平板显示技术中心有限公司 | 有源矩阵有机发光显示器基板及其制造方法 |
| KR102567715B1 (ko) * | 2016-04-29 | 2023-08-17 | 삼성디스플레이 주식회사 | 트랜지스터 패널 및 그 제조 방법 |
| CN105932031A (zh) * | 2016-06-15 | 2016-09-07 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、触控面板、触控显示装置 |
| US20190157355A1 (en) * | 2017-11-22 | 2019-05-23 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co. Ltd. | Touch screen panel and manufacturing method thereof |
| US20200152722A1 (en) * | 2018-11-14 | 2020-05-14 | Int Tech Co., Ltd. | Light emitting device and manufacturing method thereof |
| CN109713010B (zh) * | 2018-11-28 | 2021-05-07 | 纳晶科技股份有限公司 | 像素隔离结构、其制备方法及具有其的顶发射显示器件 |
| CN110047859A (zh) * | 2019-04-24 | 2019-07-23 | 北京京东方传感技术有限公司 | 传感器及其制备方法 |
| CN111508895B (zh) * | 2020-04-30 | 2023-04-14 | 成都京东方显示科技有限公司 | 阵列基板、显示面板以及阵列基板的制作方法 |
| KR20220004857A (ko) * | 2020-07-02 | 2022-01-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN111900187B (zh) * | 2020-07-13 | 2022-04-12 | 淄博职业学院 | 一种艺术品展示屏及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW527735B (en) * | 1999-06-04 | 2003-04-11 | Semiconductor Energy Lab | Electro-optical device |
| JP2003332058A (ja) * | 2002-03-05 | 2003-11-21 | Sanyo Electric Co Ltd | エレクトロルミネッセンスパネルおよびその製造方法 |
-
2003
- 2003-11-27 KR KR1020030084785A patent/KR100611151B1/ko not_active IP Right Cessation
-
2004
- 2004-10-25 US US10/971,162 patent/US20050116231A1/en not_active Abandoned
- 2004-11-02 JP JP2004319799A patent/JP2005167215A/ja active Pending
- 2004-11-03 CN CNA2004100922157A patent/CN1622337A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1622337A (zh) | 2005-06-01 |
| KR100611151B1 (ko) | 2006-08-09 |
| US20050116231A1 (en) | 2005-06-02 |
| JP2005167215A (ja) | 2005-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100611151B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US7598111B2 (en) | Thin film transistor and method of manufacturing the same | |
| US7663311B2 (en) | Organic light emitting display (OLED) device and method of fabricating the same | |
| KR100579182B1 (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| KR100903101B1 (ko) | 유기전계 발광표시장치 및 그의 제조방법 | |
| US8455893B2 (en) | Light-emitting apparatus and production method thereof | |
| JP4674197B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| US20200168638A1 (en) | Display Device | |
| CN100468764C (zh) | 有源矩阵有机发光显示器及其制造方法 | |
| KR100601370B1 (ko) | 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치 | |
| US7626204B2 (en) | Organic light emitting display and method of fabricating the same | |
| KR101308466B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| JP4530450B2 (ja) | Ｅｌ表示装置 | |
| KR100611155B1 (ko) | 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| US7705532B2 (en) | Dual plate type organic electroluminescent device and method of fabricating the same | |
| KR100611213B1 (ko) | 세퍼레이터를 구비한 액티브 매트릭스 타입유기전계발광소자의 제조방법 및 이에 따른유기전계발광소자 | |
| KR20050100950A (ko) | 유기 전계 발광 소자의 제조방법 | |
| US20240138209A1 (en) | Oled display panel and manufacturing method thereof | |
| KR100686014B1 (ko) | 유기 ｅｌ 디스플레이 및 그 제조방법 | |
| CN117460325A (zh) | 显示面板、显示装置和显示面板的制造方法 | |
| KR101201719B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20050077832A (ko) | 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| KR100761121B1 (ko) | 전계발광 표시장치와 그 제조방법 | |
| KR20060036191A (ko) | 디스플레이 장치의 제조방법과 이에 의한 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100727 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |