KR20050044124A

KR20050044124A - 클럭의 손실이 없는 기준클럭 수신 장치 및 손실 없이기준클럭을 절체하는 방법

Info

Publication number: KR20050044124A
Application number: KR1020030078687A
Authority: KR
Inventors: 이숭규
Original assignee: 엘지전자 주식회사
Priority date: 2003-11-07
Filing date: 2003-11-07
Publication date: 2005-05-12

Abstract

본 발명은 기준클럭에 이상 상태가 발생할 경우에도 클럭의 손실없이 양호한 다른 클럭으로 안정적으로 절체되도록 개선된 전전자 교환기에서의 기준클럭 수신 장치 및 수신 방법에 관한 것으로, 본 발명인 기준클럭 수신 장치는, 클럭 수신부, 클럭 감시부, 클럭 지연부, 클럭 선택부, 분주 회로부 및 PLL 회로부를 포함하는 것을 특징으로 한다.

본 발명에 따르면, 클럭 지연부가 클럭신호를 지연시켜 클럭 선택부로 입력함으로써 이상상태의 클럭신호가 클럭 선택부로 입력되기 전에 클럭 감시부가 미리 클럭신호의 이상상태를 감지하여 클럭 선택부에 보고하기 때문에, 현재 사용중인 클럭에 이상상태가 발생할 경우에도 클럭의 손실없이 양호한 다른 클럭으로 안정적으로 절체되도록 하는 것이 가능하다.

Description

클럭의 손실이 없는 기준클럭 수신 장치 및 손실 없이 기준클럭을 절체하는 방법{An apparatus for receiving reference clock without loss of the reference clock and a method for switching reference clock without loss}

본 발명은 전전자 교환기에서의 기준클럭 수신 장치 및 수신 방법에 관한 것으로, 보다 상세하게는, 기준클럭에 이상 상태가 발생할 경우에도 클럭의 손실없이 양호한 다른 클럭으로 안정적으로 절체되도록 개선된 전전자 교환기에서의 기준클럭 수신 장치 및 기준클럭 수신 방법에 관한 것이다.

전전자 교환기(Full Electronic Telephone exchange)를 포함하는 통신망에 있어서, 신호의 교환 및 회선의 분기, 삽입 등의 동작을 원활하게 수행하기 위해서는 타 교환기 및 기타 장치들과의 망동기(Network Synchronization)가 필요하다. 일반적으로, 안정적인 망동기를 위해서 전전자 교환기는 외부로부터 복수의 동기용 클럭신호(예컨대, 2.048MHz의 E1 신호)를 수신하고, 그중 양호한 클럭신호를 기준클럭으로 이용하여 위상차 비교용 클럭(4KHz)을 발생하는 기준클럭 수신 장치를 통상 포함하고 있다.

도 1은 종래의 전전자 교환기에서의 기준클럭 수신 장치를 도시하는 블록도이다. 도 1에 도시된 바와 같이, 종래의 전전자 교환기에서의 기준클럭 수신 장치는 디지털 중계선(11), 클럭수신부(12), 클럭 감시부(13), 클럭 선택부(14), 분주 회로부(15) 및 위상고정루프(Phase Locked Loop; PLL) 회로부(16)로 구성된다.

상기 종래의 기준클럭 수신 장치(10)의 동작을 살펴보면, 클럭수신부(12)는 디지털 중계선(11)을 통해 인가되는 E1(2.048MHz)의 속도를 갖는 3개의 기준클럭을 수신하여 클럭 감시부(13)와 클럭 선택부(14)에 인가한다. 클럭 감시부(13)는 각 클럭에서 이상상태(예컨대, 단절이나 노이즈 등)가 발생할 경우 이를 감지하여 클럭 선택부(14)에 그 정보를 전달하는 기능을 수행한다. 그러면, 클럭 선택부(14)는 상기 정보를 바탕으로 클럭 수신부(12)로부터 인가되는 3개의 클럭신호 중에서 기준클럭으로 사용될 하나의 클럭신호를 선택하여 분주 회로부(15)에 인가한다. 분주 회로부(15)는 상기 클럭 선택부(14)로부터 인가되는 클럭신호를 분주하여 일정한 주기(즉, 4KHz)의 클럭신호를 발생시켜 PLL 회로부(16)에 인가한다. 4KHz의 클럭신호를 수신한 PLL 회로부(16)는 분주 회로부(15)로부터 인가된 클럭신호와 전압제어 발진기(도시되지 않음)의 발진 출력과의 위상차를 검출하고, 이를 통해 전압제어 발진기의 주파수 및 위상을 결정하여 해당 클럭 신호에 동기된 클럭을 발생시켜 전전자 교환기의 분배클럭으로 사용하게 된다.

그런데, 이렇게 상기 클럭 선택부(14)가 특정 클럭신호를 기준클럭으로 선택하여 사용하고 있는 도중에, 예컨대, 중계선 보드의 탈장/불량 또는 망동기로 연결되는 기준클럭 케이블의 탈장으로 인해 기준클럭의 이상상태(예컨대, 클럭의 단절, 노이즈 등)가 발생하게 되면, 클럭 감시부(13)는 이를 감지하여 이상상태 정보를 클럭 선택부(14)에 보고하게 된다. 클럭 감시부(13)로부터 이상상태 정보를 받은 클럭 선택부(14)는 양호한 다른 클럭신호를 기준클럭으로 사용할 수 있도록 현재 선택된 클럭을 다른 클럭으로 절체하게 된다. 그러나, 클럭 선택부(14)에 의해 다른 클럭으로 절체되는 순간까지는 계속해서 이상상태의 클럭을 기준클럭으로 사용할 수밖에 없다. 즉, 클럭 감시부(13)가 클럭의 상태가 비정상적임을 감지하여 이를 클럭 선택부(14)로 보고하고, 이에 따라 클럭 선택부(14)가 다른 클럭으로 절체하기 위해서는 어느 정도의 시간이 필요하기 때문에, 그동안은 이상상태의 클럭이 분주 회로부(15)로 계속해서 입력된다. 그 결과, 기준 클럭에 따라 주파수 및 위상을 동기시키는 PLL 회로부(16)의 작동이 불안정해지므로 전전자 교환기의 망동기 안정성이 크게 저하되는 문제가 발생한다.

따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로, 클럭신호를 지연시켜 클럭 선택부로 입력함으로써 이상상태의 클럭신호가 클럭 선택부로 입력되기 전에 미리 클럭신호의 이상상태를 감지함으로써 이상상태가 발생할 경우에도 클럭의 손실없이 양호한 다른 클럭으로 안정적으로 절체되도록 하는 전전자 교환기에서의 기준클럭 수신 및 절체 방법을 제공하는 것을 본 발명의 목적으로 한다.

또한, 본 발명의 또 다른 목적은, 상기와 같은 기준클럭 수신 및 절체 방법으로 클럭의 손실없이 양호한 다른 클럭으로 안정적으로 절체되도록 하는 전전자 교환기에서의 기준클럭 수신 장치를 제공하는 것이다.

상술한 본 발명의 목적을 달성하기 위한 전전자 교환기에서의 기준클럭 수신 장치의 구성을 간략하게 살펴보면, 본 발명인 기준클럭 수신 장치(100)는, 디지털 중계선(110)을 통해 인가되는 복수의 클럭신호를 수신하여 클럭 감시부(130)와 클럭 지연부(170)에 입력하는 클럭 수신부(120); 상기 복수의 클럭신호를 각각 감시하여 이상상태 발생시 클럭 선택부(140)에 그 정보를 전달하는 클럭 감시부(120); 상기 클럭 수신부(120)로부터 받은 복수의 클럭신호를 일정기간 지연시킨 후 클럭 선택부(140)로 인가하는 클럭 지연부(170); 상기 클럭 감시부(130)로부터의 이상상태 정보를 기초로 상기 클러 지연부(170)로부터 인가되는 복수의 클럭신호 중 기준클럭신호로 사용될 하나의 클럭신호를 선택하여 분주 회로부(150)로 입력하는 클럭 선택부(140); 상기 클럭 선택부(140)로부터 인가된 기준클럭신호를 분주하여 일정 주기의 클럭신호를 발생시켜 PLL 회로부(160)에 인가하는 분주 회로부(150); 및 상기 분주 회로부(150)로부터 인가된 클럭신호와 전압제어 발진기(도시되지 않음)의 발진 출력의 위상차를 검출하여 전압제어 발진기의 주파수 및 위상을 결정함으로써 해당 클럭신호에 동기된 클럭을 발생시켜 교환기의 분배클럭으로 사용하도록 하는 PLL 회로부(160)를 포함하는 것을 특징으로 한다.

또한, 이상상태의 발생시에도 클럭의 손실없이 양호한 다른 클럭으로 안정적으로 절체하기 위한 본 발명에 따른 전전자 교환기에서의 기준클럭 수신 및 절체 방법은, 디지털 중계선을 통해 복수의 클럭신호를 수신하여 클럭 감시부와 클럭 지연부에 인가하는 단계; 클럭 감시부가 상기 복수의 클럭신호를 각각 감시하여 이상상태 발생시 클럭 선택부에 그 정보를 전달하는 단계; 클럭 지연부가 상기 복수의 클럭신호를 일정기간 지연시켜 클럭 선택부로 인가하는 단계; 및 클럭 선택부가 상기 클럭 감시부로부터의 이상상태 정보를 기초로 복수의 지연된 클럭신호 중 하나를 기준클럭신호로서 선택하는 단계를 포함하는 것을 특징으로 한다.

이하에서는, 첨부된 도면을 참조하여, 본 발명의 양호한 실시예에 따른 본 발명의 구성 및 동작에 있어서의 특징에 대해 상세하게 설명하도록 한다.

도 3은 본 발명에 따른 기준클럭 수신 장치를 도시하는 블록도이다. 상기 도3을 참조하여 본 발명의 구성에 대해 간략하게 살펴보면, 도시된 바와 같이, 본 발명에 따른 기준클럭 수신장치(100)는, 디지털 중계선(110), 클럭수신부(120), 클럭 감시부(130), 클럭 지연부(170), 클럭 선택부(140), 분주 회로부(150) 및 위상고정루프(Phase Locked Loop; PLL) 회로부(160)를 포함한다. 즉, 본 발명에 따른 기준클럭 수신장치(100)는, 종래의 기준클럭 수신장치(10)와 단순히 비교할 때 클럭 지연부(100)를 더 포함하고 있다.

상기와 같이 구성된 본 발명에 따른 기준클럭 수신 장치(100)의 동작을 간략하게 살펴보면, 먼저, 디지털 중계선(110)을 통해 인가되는 예컨대, E1(2.048MHz)의 속도를 갖는 복수(통상적으로 3개)의 클럭신호를 클럭 수신부(120)가 수신하여 클럭 감시부(130)와 클럭 지연부(170)에 각각 인가한다. 클럭 감시부(130)는 상기 3개의 클럭신호를 감시하여 특정 클럭에서 이상상태(예컨대, 단절, 노이즈 등)가 발생할 경우 이를 감지하고 클럭 선택부(140)에 그 정보를 전달하는 기능을 수행한다. 한편, 클럭 지연부(170)는 클럭 수신부(120)에서 받은 3개의 클럭신호를 일정기간(예컨대, 이상상태 발생시점에서부터 기준클럭 절체시점까지의 기간 보다 긴 기간) 지연시킨 후 상기 지연된 클럭신호를 클럭 선택부(140)에 인가한다. 그러면, 클럭 선택부(140)는 상기 클럭 감시부(130)로부터 수신한 이상상태 정보를 바탕으로 클럭 지연부(170)로부터 인가된 3개의 지연 클럭신호 중에서 양호한 하나의 클럭신호를 기준클럭신호로서 선택하여 분주 회로부(150)에 인가한다. 상기 분주 회로부(150)는 클럭 선택부(140)로부터 인가된 클럭신호를 분주하여 일정한 주기(즉, 4KHz)의 클럭신호를 발생시켜 PLL 회로부(160)에 인가한다. 분주 회로부(150)로부터 분주된 4KHz의 클럭신호를 수신한 PLL 회로부(160)는 상기 분주된 4KHz의 클럭신호와 전압제어 발진기(도시되지 않음)의 발진 출력과의 위상차를 검출한다. 상기 PLL 회로부(160)는 이를 통해 전압제어 발진기의 주파수 및 위상을 결정하고 해당 클럭 신호에 동기된 클럭을 발생시켜 전전자 교환기의 분배클럭으로서 사용하게 된다.

상기와 같이 동작하는 본 발명에 따르면, 클럭 선택부(140)가 특정 클럭신호를 기준클럭으로 선택하여 사용하고 있는 도중에, 중계선 보드의 탈장/불량 또는 망동기로 연결되는 기준클럭 케이블의 탈장 등으로 인한 기준클럭의 이상상태(클럭 단절, 노이즈 등)가 발생하더라도, 상기 클럭 선택부(140)는 클럭 지연부(170)에서 일정시간(예컨대, 이상상태 발생시점에서부터 기준클럭 절체시점까지의 기간 보다 긴 기간) 지연된 클럭을 인가받게 되므로, 클럭 감시부(130)로부터 이상상태 정보를 보고 받아 양호한 다른 클럭신호로 절체할 때까지 지연된 클럭을 사용하기 때문에, 기준클럭 주파수 및 위상을 동기시키는 PLL 회로부(160)가 클럭의 이상상태에 영향을 받지 않고 정상적으로 동작할 수 있다.

도 4를 참조하여 이에 대해 보다 구체적으로 설명하면 다음과 같다. 도 4는 본 발명의 기준클럭 수신 방법에 따른 기준클럭 절체 타이밍도이다. 예컨대, 클럭 선택부(140)에서 현재 선택하여 사용하고 있는 클럭신호에 어떠한 이유로 이상이 발생하였다고 하자(도 4 맨위 클럭). 그런데, 클럭 선택부(140)에서 선택하여 출력되고 있는 클럭 신호는 클럭 지연부(170)에 의해 일정시간 지연된 신호이다. 반면, 클럭의 이상상태를 감시하고 있는 클럭 감시부(130)로 인가된 클럭신호는 클럭 수신부(120)로부터 직접 입력된 지연되지 않은 클럭신호이다(도 4 가운데). 즉, 클럭 감시부(130)는 클럭 선택부(140)가 이상상태의 클럭신호를 수신하기 전에 먼저 클럭신호의 이상상태를 감지하여 클럭 선택부(140)에 보고하게 된다. 클럭 지연부(170)에 의한 클럭신호의 지연이 충분하다면, 클럭 선택부(140)는 이상상태의 클럭신호가 도달하기 전에 미리 클럭 감시부(130)로부터 이상상태의 보고를 받아 양호한 다른 클럭신호로 절체하는 것이 가능하다. 따라서, 본 발명의 원리에 따르면, 현재 선택된 클럭신호에 이상이 발생하더라도 클럭 선택부(140)가 미리 양호한 다른 클럭신호로 절체하므로, 클럭 선택부(140)로부터 출력되는 클럭신호는 항상 양호한 상태가 된다(도 4 맨아래).

그러면 이제, 상술한 동작을 수행하기 위한 본 발명에 따른 기준클럭 수신 장치(100)의 세부적인 구성에 대해 보다 상세히 설명한다.

도 5는 본 발명에 따른 기준클럭 수신 장치(100)의 클럭 감시부(130)를 보다 상세하게 도시하는 블록도이다. 도 5에 도시된 바와 같이, 클럭 감시부(130)는 체크신호 발생회로(132)와 클럭 감시회로(136)로 구성된다. 체크신호 발생회로(132)는, 도 6에 도시된 바와 같이, 일정한 시간 내에 클럭 라이징(Clock Rising)이 발생하는지를 체크하는 제2클럭체크 회로(134)와 일정한 시간 내에 클럭 폴링(Clock Falling)이 발생하는지를 체크하는 제1클럭체크 회로(133)를 포함하고 있다. 상기 클럭체크 회로(133,134)에서 각각 발생한 폴링 체크신호와 라이징 체크신호는 클럭 감시회로(136)로 입력되어 클럭의 이상여부를 최종적으로 판단하게 된다.

클럭 감시부(130)에서 이상클럭을 감지하는 원리를 도 8의 클럭 타이밍도를 참조로 보다 구체적으로 설명하면 다음과 같다. 여기서, 감시할 대상이 되는 클럭신호는, 예컨대, E1(2.048MHz) 신호이다. 제2클럭체크 회로(134)는 상기 E1 클럭신호와 교환기 내부에서 자체 생성된 16MHz 클럭신호를 입력받고, E1 클럭신호에서 클럭 라이징이 있을 경우 라이징체크1 신호를 일정시간 동안 'L(LOW)'로 유지하다가 일정시간이 경과하면 다시 'H(HIGH)'로 복귀한다. 또한, E1 클럭신호에서 두번째 클럭 라이징이 있을 경우 라이징체크2 신호를 'L'로 유지하다가 일정시간이 경과하면 다시 'H'로 복귀한다. 라이징체크1 및 라이징체크2 신호가 'L'을 유지하는 시간은, 예컨대, 상기 E1 클럭신호의 주기에 16MHz 클럭신호의 주기를 더한 시간만큼인 것이 적당하다. 즉, E1 클럭신호의 경우 1주기가 대략 500ns이고 16MHz 클럭신호의 경우 1주기가 62.5ns이므로, 대략 562.5ns의 시간동안 'L'을 유지한다. 최종적인 라이징 체크신호는 라이징체크1 및 라이징체크2 신호에 대한 논리곱 연산을 수행하여 얻는다. 따라서, 정상적인 상태에서 제2클럭체크 회로(134)의 출력은, 상기 라이징체크1과 라이징체크2 신호 중 하나는 항상 'L'이므로, 항상 'L'을 유지한다. 그러나, 도 8의 하단에 도시된 신호처럼, 562.5ns가 경과할 때까지 클럭 라이징이 일어나지 않는다면, 라이징체크1 신호는 'H'로 복귀하였지만 라이징체크2 신호는 클럭 라이징이 없어 'L'로 되지 못하고 그대로 'H' 상태에 있기 때문에, 제2클럭체크 회로(134)의 출력이 'H'가 된다.

즉, 일정한 시간내에 계속해서 클럭 라이징이 반복해서 일어난다면 제2클럭체크 회로(134)의 출력은 'L'이 되고, 일정한 시간내에 클럭 라이징이 일어나지 않는 비정상적인 상황에서의 출력은 'H'가 된다. 마찬가지로, 제1클럭체크 회로(133) 역시, 일정한 시간내에 계속해서 클럭 폴링이 반복해서 일어나면 출력이 'L'이되고, 일정한 시간내에 클럭 폴링이 일어나지 않는 비정상적인 상황에서는 출력이 'H'가 된다.

그후, 상기 제1 및 제2클럭체크 회로(133,134)의 출력은 클럭 감시회로(136)로 입력된다. 클럭 감시회로(136)는 한 개의 OR 게이트(137)와 플립플롭(138)으로 구성되어 있다. 클럭 감시회로(136)의 입력은 그대로 상기 OR 게이트(137)로 입력된다. 따라서, 제1클럭체크 회로(133)의 출려과 제2클럭체크 회로(134)의 출력 중에서 어느 하나라도 'H'일 경우, 상기 플립플롭(138)의 입력에 연결된 VCC 단자를 받아서 클럭상태정보를 'H'로 보내준다. 클럭상태정보가 'H'가 되는 경우, 클럭 선택부(140)는 양호한 다른 클럭으로의 절체를 수행하게 되고, 클럭 감시회로의 프로세서(139)는 'H'가 계속 출력되지 않도록 플립플롭(138)을 클리어(CLEAR)한다.

이와 같이, 본 발명에서는 두 개의 클럭체크 회로를 사용하여 클럭 라이징과 클럭 폴리에 대해 모두 검사를 한다. 반면, 종래의 기술에서는, 이러한 클럭체크 회로를 단지 한 개만 사용하여 라이징 체크만을 수행하였다. 따라서, 종래에는 에러가 발생할 경우 클럭 한개 이상의 오류가 발생하여만 오류를 감지할 수 있었다. 그러나, 본 발명에서는 두 개의 클럭체크 회로를 사용하여 클럭 라이징과 클럭 폴링에 대해 모두 검사를 하기 때문에, 한 클럭의 범위 내에서 오류(약 반 클럭 정도의 오류)가 발생하더라도 이를 검출할 수 있다.

한편, 본 발명에서는 상기 클럭 감시부(130)와 클럭 선택부(140)와의 구성에 관련하여, 두 가지의 실시예가 있을 수 있다. 첫 번째 실시예는, 클럭 감시부(130)가 복수의 클럭신호(예컨대, E1 신호) 각각을 감시하여 그 각각의 상태를 클럭 선택부(140)로 전달하는 방식이다. 이 경우, 상기 클럭 감시부(130)는 클럭신호의 개수만큼 체크신호 발생회로(132)와 클럭 감시회로(136)를 가져야 할 것이다. 두 번째 실시예는, 클럭 선택부(140)가 기준클럭으로서 선택한 클럭신호에 대해서만 클럭 감시부(130)가 이상여부를 감시하는 것이다. 이 경우, 상기 클럭 감시부(130)는 체크신호 발생회로(132)와 클럭 감시회로(136) 이외에 복수의 클럭신호 중 클럭 선택부(140)가 선택한 클럭신호만이 입력되도록 하기 위한 스위치(도시되지 않음)를 더 포함할 것이다.

다음으로, 도 9를 참조하여, 클럭 지연부(170)의 상세한 구성에 대해서 살펴보도록 한다. 도 9에 도시된 바와 같이, 본 발명에 따른 클럭 지연부(170)는 E1 신호가 교환기에서 자체 생성된 16MHz의 클럭에 동기되어 병렬로 연결된 16개의 플립플롭 회로를 순차적으로 통과하도록 함으로써, E1 신호의 2 클럭만큼 지연되도록 구성되어 있다. 이와 같이 지연된 신호가 출력되도록 함으로써, 클럭 감시부(130)에서 오류 검출 후, 클럭 선택부(140)에서 다른 양호한 신호로 절체할 때까지의 약 1클럭 동안은 오류가 발생하기 이전의 정상적인 신호가 출력되므로 앞서 설명한 종래의 문제점을 해결할 수 있다.

지금까지 본 발명의 구성 및 작동에 있어서의 특징을 상세하게 설명하였다. 상술한 본 발명의 상세한 설명을 통해 알 수 있듯이, 본 발명의 기준클럭 수신 장치에서는, 입력된 클럭신호를 분기시켜 클럭 감시부와 클럭 선택부로 인가할 때, 클럭 선택부로 인가되는 클럭신호에 대해서는 약 2클럭 정도 지연시킴으로써, 이상상태의 클럭신호가 클럭 선택부로 인가되기 전에 클럭 감시부가 미리 이상상태를 감지할 수 있게 하였다. 이에 따라, 이상상태의 클럭신호가 분주 회로부로 출력되기 전에, 상기 클럭 선택부가 다른 양호한 클럭신호로 미리 절체할 수 있다. 또한, 본 발명에서는, 클럭 감시부가 두 개의 클럭체크 회로를 사용하여 클럭 라이징 및 클럭 폴리에 대해 모두 오류 여부를 감시하므로, 종래에 비해 짧은 시간 범위 내에서 오류가 발생하더라도 이를 검출할 수 있는 장점이 있다.

도 1은 종래의 기준클럭 수신 장치를 도시하는 블록도이다.

도 2는 종래의 기준클럭 수신 방법에 따른 기준클럭 절체 타이밍도이다.

도 3은 본 발명에 따른 기준클럭 수신 장치를 도시하는 블록도이다.

도 4는 본 발명의 기준클럭 수신 방법에 따른 기준클럭 절체 타이밍도이다.

도 5는 본 발명에 따른 클럭 감시부를 도시하는 블록도이다.

도 6은 도 5의 클럭 감시부의 체크신호 발생회로를 도시하는 블록도이다.

도 7은 도 5의 클럭 감시부의 클럭 감시회로를 도시하는 블록도이다.

도 8은 도 5의 클럭 감시부에서 이상클럭을 감지하는 원리를 설명하는 클럭 타이밍도이다.

도 9는 본 발명에 따른 클럭 지연부를 도시하는 블록도이다.

※ 도면의 주요 부분에 대한 부호의 설명 ※

10,100.....기준클럭 수신 장치 11,110.....디지털 중계선

12,120.....클럭 수신부 13,130.....클럭 감시부

14,140.....클럭 선택부 15,150.....분주 회로부

16,160.....PLL 회로부 170........클럭 지연부

132........체크신호 발생회로 136........클럭 감시회로

133,134 ...클럭체크 회로 172........클럭 지연회로

174........로드 발생회로 176........기준 H/L 발생회로

178........클럭 조합회로

Claims

이상상태의 발생시에도 클럭의 손실없이 양호한 다른 클럭으로 안정적으로 절체할 수 있는 전전자 교환기에서의 기준클럭 수신 장치에 있어서,

디지털 중계선을 통해 인가되는 복수의 클럭신호를 수신하여 클럭 감시부와 클럭 지연부에 입력하는 클럭 수신부;

상기 클럭신호를 감시하여 이상상태 발생시 클럭 선택부에 그 정보를 전달하는 클럭 감시부;

상기 클럭 수신부로부터 받은 복수의 클럭신호를 일정기간 지연시킨 후 클럭 선택부로 인가하는 클럭 지연부;

상기 클럭 감시부로부터의 이상상태 정보를 기초로 상기 클러 지연부로부터 인가된 복수의 클럭신호 중 기준클럭신호로 사용될 하나의 클럭신호를 선택하여 분주 회로부로 입력하는 클럭 선택부;

상기 클럭 선택부로부터 인가되는 기준클럭신호를 분주하여 일정 주기의 클럭신호를 발생시켜 PLL 회로부에 인가하는 분주 회로부; 및

상기 분주 회로부로부터 인가된 클럭신호와 전압제어 발진기의 발진 출력의 위상차를 검출하여 전압제어 발진기의 주파수 및 위상을 결정함으로써 해당 클럭신호에 동기된 클럭을 발생시켜 교환기의 분배클럭으로 사용하도록 하는 PLL 회로부를 포함하는 것을 특징으로 하는 기준클럭 수신 장치.
제 1 항에 있어서,

상기 클럭 지연부가 복수의 클럭신호를 지연시키는 지연시간은 클럭 감시부에서 이상상태를 감지한 시점에서부터 클럭 선택부가 다른 양호한 클럭신호를 선택할 때까지의 기간 보다 긴 것을 특징으로 하는 기준클럭 수신 장치.
제 1 항에 있어서,

상기 클럭 감시부는:

상기 클럭신호에서 일정한 주기 이내에 클럭 라이징(Clock Rising)과 클럭 폴링(Clock Falling)이 반복해서 일어나는지를 체크하여 라이징 체크 신호 및 폴링 체크 신호를 각각 출력하는 체크 신호 발생회로; 및

상기 체크 신호 발생회로의 라이징 및 폴링 체크 신호를 기초로 클럭상태정보를 출력하는 클럭 감시회로를 포함하는 것을 특징으로 하는 기준클럭 수신 장치.
제 3 항에 있어서,

상기 체크 신호 발생회로는:

일정한 시간 내에 클럭 폴링이 발생하는지를 체크하여 폴링 체크 신호를 출력하는 제1클럭체크 회로; 및

일정한 시간 내에 클럭 라이징이 발생하는지를 체크하여 라이징 체크 신호를 출력하는 제2클럭체크 회로를 포함하는 것을 특징으로 하는 기준클럭 수신 장치.
제 3 항 또는 제 4 항에 있어서,

상기 폴링 체크 신호와 라이징 체크 신호는, 정상상태에서 LOW를 출력하고 이상상태에서 HIGH를 출력하는 것을 특징으로 하는 기준클럭 수신 장치.
제 3 항에 있어서,

상기 클럭 감시회로는, 상기 체크 신호 발생회로의 라이징 체크 신호와 폴링 체크 신호 중 어느 하나라도 이상상태임을 나타내고 있으면 클럭신호에 오류가 있음을 나타내는 클럭상태정보를 출력하는 것을 특징으로 하는 기준클럭 수신 장치.
제 3 항 또는 제 6 항에 있어서,

상기 클럭 감시회로는:

상기 라이징 체크 신호와 폴링 체크 신호를 입력받아 OR 연산하는 OR 게이트;

상기 OR 게이트의 출력이 HIGH이면 입력에 연결된 VCC 단자를 받아 클럭상태정보를 HIGH로 출력하는 플립플롭; 및

클럭상태정보가 HIGH인 경우 HIGH가 계속해서 출력되지 않도록 상기 플립플롭을 클리어하는 프로세서를 포함하는 것을 특징으로 하는 기준클럭 수신 장치.
제 1 항 또는 제 3 항에 있어서,

상기 클럭 감시부는 복수의 클럭신호의 개수만큼 상기 체크신호 발생회로 및 클럭 감시회로를 가지며, 복수의 클럭신호 각각을 감시하여 복수의 클럭신호 각각의 상태를 클럭 선택부로 전달하는 것을 특징으로 하는 기준클럭 수신 장치.
제 1 항 또는 제 3 항에 있어서,

상기 클럭 감시부는 클럭 선택부가 기준클럭으로서 선택한 클럭신호에 대해서만 이상여부를 감시하며, 복수의 클럭신호 중 상기 클럭 선택부가 선택한 클럭신호만이 입력되도록 하기 위한 스위치 더 포함하는 것을 특징으로 하는 기준클럭 수신 장치.
제 1 항에 있어서,

상기 클럭 지연부는 병렬로 연결된 복수의 플립플롭 회로를 상기 클럭신호가 순차적으로 통과하도록 함으로써, 상기 클럭신호를 일정기간 지연시키는 것을 특징으로 하는 기준클럭 수신 장치.
제 10 항에 있어서,

상기 클럭 지연부는 입력된 클럭신호를 2 클럭만큼 지연시키는 것을 특징으로 하는 기준클럭 수신 장치.
이상상태의 발생시에도 클럭의 손실없이 양호한 다른 클럭으로 안정적으로 절체할 수 있는 전전자 교환기에서의 기준클럭 수신 및 절체 방법에 있어서,

디지털 중계선을 통해 복수의 클럭신호를 수신하여 클럭 감시부와 클럭 지연부에 인가하는 단계;

클럭 감시부가 상기 클럭신호를 감시하여 이상상태 발생시 클럭 선택부에 그 정보를 전달하는 단계;

클럭 지연부가 상기 복수의 클럭신호를 일정기간 지연시켜 클럭 선택부로 인가하는 단계; 및

클럭 선택부가 상기 클럭 감시부로부터의 이상상태 정보를 기초로 복수의 지연된 클럭신호 중 하나를 기준클럭신호로서 선택하는 단계를 포함하는 것을 특징으로 하는 기준클럭 수신 및 절체 방법.
제 12 항에 있어서,

상기 클럭 지연부가 복수의 클럭신호를 지연시키는 지연시간은 클럭 감시부에서 이상상태를 감지한 시점에서부터 클럭 선택부가 다른 양호한 클럭신호를 선택할 때까지의 기간 보다 긴 것을 특징으로 하는 기준클럭 수신 및 절체 방법.
제 12 항에 있어서,

상기 클럭신호를 감시하여 이상상태 발생시 클럭 선택부에 그 정보를 전달하는 단계는:

상기 클럭신호에서 일정한 주기 이내에 클럭 라이징과 클럭 폴링이 반복해서 일어나는지를 체크하여 라이징 체크 신호 및 폴링 체크 신호를 각각 출력하는 단계; 및

상기 라이징 및 폴링 체크 신호를 기초로 클럭상태정보를 출력하는 단계를 포함하는 것을 특징으로 하는 기준클럭 수신 및 절체 방법.
제 14 항에 있어서,

라이징 체크 신호와 폴링 체크 신호 중 어느 하나라도 이상상태를 나타내는 경우 상기 클럭신호가 이상상태에 있음을 나타내는 클럭상태정보를 출력하는 것을 특징으로 하는 기준클럭 수신 및 절체 방법.
제 12 항 또는 제 14 항에 있어서,

상기 클럭신호를 감시하여 이상상태 발생시 클럭 선택부에 그 정보를 전달하는 단계는, 복수의 클럭신호 각각을 감시하여 복수의 클럭신호 각각에 대한 클럭상태정보를 클럭 선택부로 전달하는 것을 특징으로 하는 기준클럭 수신 및 절체 방법.
제 12 항 또는 제 14 항에 있어서,

상기 클럭신호를 감시하여 이상상태 발생시 클럭 선택부에 그 정보를 전달하는 단계는, 클럭 선택부가 기준클럭으로서 선택한 클럭신호에 대해서만 이상여부를 감시하는 것을 특징으로 하는 기준클럭 수신 및 절체 방법.