KR20050042963A - 액정표시장치 제조 방법 - Google Patents

액정표시장치 제조 방법 Download PDF

Info

Publication number
KR20050042963A
KR20050042963A KR1020030077624A KR20030077624A KR20050042963A KR 20050042963 A KR20050042963 A KR 20050042963A KR 1020030077624 A KR1020030077624 A KR 1020030077624A KR 20030077624 A KR20030077624 A KR 20030077624A KR 20050042963 A KR20050042963 A KR 20050042963A
Authority
KR
South Korea
Prior art keywords
forming
gate
gate line
pixel electrode
line
Prior art date
Application number
KR1020030077624A
Other languages
English (en)
Other versions
KR100575233B1 (ko
Inventor
최순호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030077624A priority Critical patent/KR100575233B1/ko
Priority to CNA2004100572971A priority patent/CN1614483A/zh
Priority to US10/947,335 priority patent/US7223642B2/en
Priority to JP2004319001A priority patent/JP4050737B2/ja
Publication of KR20050042963A publication Critical patent/KR20050042963A/ko
Application granted granted Critical
Publication of KR100575233B1 publication Critical patent/KR100575233B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

본 발명은 질산 (NH3), 질산화철 (Fe(NO3)3), 과염소산(HClO4), 플루오르화암모늄(NH4F)을 포함하는 에천트와 이를 이용한 게이트 배선을 형성하는 공정과 상기 에천트를 적용하여 화소전극을 형성하는 공정을 진행함으로써 하나의 에천트를 적용하여 게이트 배선과 화소전극을 형성할 수 있게 하고 화소전극의 형성 공정에서 정전기방지회로부를 동시에 제거할 수 있게 하여 액정표시소자의 제조 공정을 단순화하는 것을 특징으로 한다.

Description

액정표시장치 제조 방법{FABRICATION METHOD OF LIQUID CRYSTAL DISPLAY DEVICE }
본 발명은 액정표시소자의 제조를 위하여 사용되는 에천트(etchant)와 상기 에천트를 사용한 액정표시소자 제조방법에 관한 것으로써, 특히 액정표시소자의 게이트 라인을 형성하는 공정에 사용되는 에천트를 개발하고 이를 사용한 게이트 라인과 화소전극을 형성하는 방법에 관한 것이다.
액정표시소자(Liquid Crystal Display Device)는 오늘날 가장 각광을 받는 영상표시장치이다. 특히, 화소를 표현하기 위한 스위칭 소자로써 박막트랜지스터 (Thin Film Transistor, 이하 TFT)를 주로 사용하는 TFT 액정표시소자가 널리 사용되고 있다.
TFT 액정표시소자는 스위칭 소자로써의 TFT가 매트릭스 형태로 배열되어 있는 TFT 어레이 기판과 상기 TFT 어레이 기판과 대향하여 형성되며 컬러필터를 포함하는 컬러필터 기판을 구비하여 형성된다. 또한, 상기 TFT 어레이 기판과 상기 컬러필터 기판 사이에는 액정이 충진되어 있다.
특히, 액정표시소자의 박막트랜지터(TFT) 어레이 기판은 박막트랜지스터에 의해 액정표시소자의 단위 화소가 구동되기 때문에 TFT 어레이 기판을 형성하는 공정은 TFT 액정표시소자를 형성하는 공정 중 중요부분을 차지한다.
통상적으로, TFT어레이 기판을 형성하는 공정은 게이트 전극을 형성하는 공정, 상기 게이트 전극 상에 게이트 절연막을 형성하는 공정, 상기 게이트 절연막 상에 반도체 층을 형성하는 공정, 상기 반도체 층상에 소오스/드레인 전극과 데이터 라인을 형성하는 공정, 상기 데이터 라인 상에 보호막을 형성하는 공정, 상기 보호막 상에 화소전극을 형성하는 공정을 포함하여 이루어진다.
특히, 게이트 배선을 형성하는 공정은 투명한 기판 상에 게이트 메탈을 증착하고 포토리소그라피 공정을 적용하여 게이트 라인과 게이트 전극 패턴을 형성하는 공정으로 이루어진다.
게이트 라인을 형성하는 공정에 대해서 도 1a~1d를 통하여 상세히 설명하면, 먼저, 도 1a에서 도시된 바와 같이, 기판(1) 상에 구리합금 또는 알루미늄 합금 등의 게이트 메탈(2)을 스퍼터링(sputtering) 방법에 의해 증착한다.
스퍼트링 방법은 전계에 의해 가속된 비활성 기체 이온 입자들이 타겟에 부딪히고 타겟 물질을 비산시켜 기판 상에 증착하게 하는 방법이다. 통상, 금속 박막은 스퍼터링 방법에 의해 증착된다.
게이트 메탈로는 구리합금이나 알루미늄 합금이 주로 사용되는데 특히, 전기전도특성이 우수하고 게이트 메탈과 게이트 신호를 공급하는 패드부와의 전기적 접합 특성을 향상시키는 알루미늄(Al) 합금과 몰리브덴(Mo)의 이중 층을 주로 사용한다.
게이트 메탈이 기판 상에 형성된 후에는 게이트 메탈을 패터닝하여 게이트 라인과 게이트 전극을 형성한다.
도 1b에서 도시된 바와 같이, 게이트 메탈이 증착된 기판 전체 면에 감광막(3)을 스핀 코팅 방법 등에 의해 코팅한다. 다음으로, 게이트 라인의 패턴이 형성된 마스크(4)를 적용하여 노광을 실시한다.
감광막은 자외선 등의 빛에 노출되면 그 결합구조가 변하는 폴리머로써 노광되는 빛에 의해 감광막 현상(develop)공정에서 제거되거나 유지되는 특성을 이용하여 게이트 메탈 상에 패턴을 형성한다.
도 1c 에서와 같이, 감광막(3)이 노광된 후에, 노광된 감광막을 선택적으로 제거하기 위하여 감광막 현상 공정을 진행한다. 상기의 공정을 마치면 기판 상에는 게이트 라인의 패턴을 가진 감광막(5)이 남게 되는데, 상기 감광막(5)을 마스크로 적용하여 에칭(etching)공정을 진행한다.
그 결과, 도 1d에서와 같이, 에칭 공정을 통해 게이트 메탈(2)은 식각되고 게이트 라인(6)이 형성된다.
게이트 메탈(2)을 식각하는 방법에는 습식각과 건식각 방법이 있다. 습식각은 화학 용액 내에서 게이트 메탈을 산화시켜 제거하는 방법이고 건식각은 플라즈마 상태의 이온을 게이트 메탈 상에 조사함으로써 게이트 메탈을 제거하는 공정이다.
습식각은 식각 방향에 따라 식각률이 균일한 등방성 식각 특성을 가지고 건식각은 식각 방향에 따라 식각률이 서로 다른 이방성 식각 특성을 가진다.
게이트 라인 위에는 많은 박막들이 형성되는데 형성되는 박막에 단선이 발생하지 않게 하기 위해서는 게이트 라인 상에 형성되는 박막의 단차를 줄일 수 있도록 게이트 라인의 형상이 테이퍼(taper)형상일 필요가 있다. 그러므로 게이트 라인을 테이퍼 형상으로 형성하기 위해서 게이트 라인의 식각에는 주로 등방성 식각 특성을 나타내는 습식각이 사용된다.
습식각을 통하여 게이트 라인은 테이퍼 형상이 되지만, 알루미늄 합금과 몰리브덴의 이중 층을 게이트 메탈로 사용하고 에천트로 인산(H3PO4)과 질산(HNO3 )과 초산(CH3COOH)의 혼합액을 사용하는 종래의 기술에서는 알루미늄합금 층과 몰리브덴 층이 에천트 내에서의 식각률이 서로 달라 테이퍼 형상이 기형적으로 형성된다.
도 2a~2b는 게이트 메탈로서 알루미늄합금 층과 몰리브덴 층의 이중 층을 사용하고 에천트로 인산(H3PO4)과 질산(HNO3)과 초산(CH3COOH)의 혼합액을 사용하여 게이트 라인을 식각하는 방법을 대략적으로 나타낸 도면이다.
도 2a는 상기 에천트에 의해 식각률이 서로 달라 다른 모습으로 식각된 알루미늄합금 층(21)과 몰리브덴 층(22)을 도시한 것이다. 이때 에천트 중 인산과 알루미늄합금 층(21)이 반응하여 알루미늄합금 층(21)이 식각되고 질산과 몰리브덴 층(22)이 반응하여 몰리브덴 층(22)을 식각된다. 그런데 알루미늄합금 층(21)과 인산의 반응성이 몰리브덴 층(22)과 질산의 반응성보다 커 도 2a에서 도시된 바와 같이 식각 후에도 알루미늄합금 층(21)의 상부에 잔존하는 몰리브덴 층(22)이 식각된 알루미늄합금 층(21)보다 크게 형성된다.
그러므로 완전한 테이퍼 형성을 형성하기 위해서는 습식각된 몰리브덴 층(22)을 건식각에 의해 다시 한번 식각을 실시해야 한다. 몰리브덴 층(22)은 건식각을 통하여 알루미늄 합금 층(21)과 같이 테이퍼 형상이 된다. 도 2b에는 건식각을 통하여 테이퍼 형상이 된 몰리브덴 층(22)이 알루미늄합금 층(21)과 적층된 모습을 도시하고 있다.
식각이 끝난 후, 기판 상에 잔존하는 감광막을 제거하고 세정공정을 거쳐 게이트 라인을 형성한다.
상기와 같은 게이트 라인 형성 공정을 요약하면, 게이트 메탈을 기판 상에 증착하는 단계와, 게이트 메탈을 포토리소그라피 공정을 실시하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 적용하여 습식각하는 단계와, 습식각한 상기 게이트 메탈을 추가로 건식각하는 단계와, 감광막 제거 단계와, 세정단계로 구분 될 수 있다.
한편, 박막트랜지스터가 형성된 후에, 액정에 전계를 인가하는 역할을 수행하는 화소전극을 형성하는 공정이 진행되는데 화소전극은 보통 비정질의 ITO(Indium Tin Oxide)로 이루이진 투명전극을 사용한다. ITO 막으로 형성된 화소전극은 옥실릭 산(COOH)2(Oxylic acid)에 의해 습식각된다는 것이 알려져 있다.
그런데, TFT 어레이 기판을 제조하는 공정에서는 공정 진행 중 게이트 라인이나 데이터 라인 등에 정전기가 발생하는 것을 방지하기 위하여 게이트 라인이나 데이터 라인의 끝단을 서로 연결하여, 즉 정전기방지회로부를 형성하여 게이트 라인 또는 데이터 라인을 등 전위로 만들어 줌으로서 정전기의 발생을 방지한다. 그리고 상기 게이트 라인 또는 데이터 라인의 끝단에 형성된 정전기방지회로부를 화소전극을 형성하는 단계에서 제거함으로써 서로 분리된 게이트 라인과 데이터 라인을 포함하는 TFT 어레이 기판을 형성한다.
정전기방지회로부의 제거는 게이트 라인을 형성할 때 사용한 에천트를 사용하여 식각하거나 물리적으로 글라인딩하여 이루어진다. 상기 정전기방지회로부를 게이트 식각용 에천트를 사용하여 제거할 수 있는 것은 상기 정전기방지회로부는 게이트 라인이 형성될 때 함께 형성된 것으로써 그 성분이 게이트 라인과 동일하여 게이트 라인을 식각하는 에천트에 의해 제거가 용이하기 때문이다.
글라인딩에 의한 물리적 정정기방지회로부 제거는 파티클의 많이 발생하여 불량을 초래할 수 있어 에칭에 의한 정전기방지회로부 제거 방법이 선호된다.
에천트를 이용하여 정전기방지회로부를 제거하는 방법에서는 화소전극을 형성하는 단계에서는 옥실릭산(COOH)2(Oxylic acid)를 적용하여 화소전극을 형성하는 단계와 에천트를 적용하여 정전기방지회로부를 제거하는 단계가 별도로 진행되어야 한다.
알루미늄 합금 층과 몰리브덴 층의 이중 층을 게이트 라인으로 사용하는 TFT 어레이 기판 제조 공정에서는 종래의 에천트를 사용할 경우에는 습식각을 한 후 건식각 공정을 별도로 진행하여야하는 공정 지연문제가 발생하고 건식각을 위한 장비를 구비해야 하기 때문에 비용 상승의 원인이 된다.
또한, 종래의 에천트에 의한 게이트 라인의 패턴은 테이퍼 형상의 측면 경사각이 크기 때문에 게이트 라인 상에 박막 형성시 단락의 원인이 되기도 한다.
도 3은 종래의 에천트를 사용하여 게이트 라인이 식각된 모습을 촬영한 전자 현미경사진이다. 도면에 도시된 바와 같이, 게이트 라인의 프로파일(profile)이 경사가 큰 것을 볼 수 있다.
또한, 화소전극을 형성하는 단계에서 화소전극을 옥실릭 산((COOH)2)에 의해 식각하고 정전기방지회로부의 식각을 위해 별도의 에천트를 사용하는 이중의 공정을 진행하여야 함으로 공정이 복잡해진다.
또한, 화소전극 물질인 비정질 ITO막과 옥실릭 산((COOH)2)이 반응하면 식각이 진행되는 장비에 반응의 이물질인 결정이 석출되므로 작업자가 장비 외부로 노출되는 고드름 형태의 결정 석출물을 주기적으로 제거하여야 하는 문제가 있다.
본 발명은 상기에서 살펴 본 바와 같이, 액정표시소자를 형성하는 단계 중 알루미늄합금 층과 몰리브덴 층의 이중층을 사용하는 게이트 라인 형성 단계에서 한번의 습식각에 의해서 게이트 라인을 형성할 수 있는 에천트를 제공하는 것을 목적으로 한다. 또한, 상기 본 발명의 에천트를 적용하여 비정질의 ITO막으로 구성되는 화소전극을 형성하는 것을 다른 목적으로 한다. 그리고 상기 비정질 ITO막을 형성하는 공정에서 게이트 라인의 정전기를 방지하기 위하여 형성된 정전기방지회로부를 함께 제거하여 공정을 단순화시키는 것을 또 다른 목적으로 한다.
상기와 같은 문제점을 해결하기 위해 본 발명의 에천트는 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO4), 플루오르화암모늄(NH4F)을 포함하는 것을 특징으로 한다. 또한, 상기 에천트를 적용하여 게이트 라인을 형성하는 단계는 기판 상에 게이트 메탈을 형성하는 단계; 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO 4), 플루오르화암모늄(NH4F)을 포함하는 에천트를 적용하여 상기 게이트 메탈을 식각하는 단계를 포함하는 것을 특징으로 하고, 상기 에천트를 적용하여 TFT 어레이 기판을 형성하는 공정은 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO4), 플루오르화암모늄(NH4F)을 포함하는 에천트를 적용하여 게이트 배선을 형성하는 단계; 상기 에천트를 적용하여 식각함으로 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하고 상기 화소전극을 형성하는 단계에서는 상기 에천트를 적용하여 정전기방지회로부와 게이트 라인의 일부를 분리하는 것을 특징으로 한다.
본 발명에서는 메탈을 식각하는 새로운 에천트를 제공한다. 이하 본 발명에 대하여 상세히 설명한다.
게이트 메탈을 식각하는데 사용되는 본 발명의 에천트는 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO4), 플루오르화암모늄(NH4F)을 포함하여 형성되며 이때, 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO4), 플루오르화암모늄(NH 4F)의 중량 비는 각각 약 7~ 12wt%,2~4wt%,1~4wt%,0.1~2.0wt%인 것을 특징으로 한다. 그 나머지는 물로 구성된다.
본 발명의 에천트의 구성 성분이 게이트 라인을 구성하는 알루미늄합금 층과 몰리브덴 층의 이중층과 반응하여 식각되는 과정을 반응식을 통하여 살펴본다.
[반응식 1]
게이트 메탈을 구성하는 몰리브덴 층은 본 발명의 에천트 성분 중 질산과 반응한다.
2Mo → 2Mo3+ + 6e-
2H+ + 6e- → 3H2 (질산(HNO3)에서 연유)
2Mo + 2H+ → 2Mo3+ + 3H2
상기의 반응식과 같이 몰리브덴 층은 질산과 산화, 환원 반응을 하여 제거된다.
[반응식 2]
그리고 게이트 메탈 중 알루미늄 합금 층은 알루미늄과 본 발명의 에천트 중 질산화철(Fe(NO3)3)과 반응하여 제거된다.
Al →Al3+ + 3e-
3Fe3+ 3e- → 3Fe2+(질산화철(Fe(NO3)3)에서 연유)
Al + 3Fe3+ → Al3+ + 3 Fe2+
상기 반응식에 의하여 알루미늄 층은 에천트 중 질산화철(Fe(NO3)3)과 산화, 환원 반응을 하여 제거된다.
또한, 본 발명의 에천트 중 과염소산(HClO4)은 에천트의 pH를 낮추어 식각 반응이 활발히 일어나도록 환경을 조성하는 역할을 수행하며, 플루오르화암모늄(NH4F)은 식각이 진행되는 동안 게이트 메탈의 표면에 식각된 파티클들이 흡착되는 것을 방지하고 산화된 몰리브덴 이온이 재 흡착되는 것을 방지하는 역할을 수행한다.특히,과염소산은 염산보다도 강한 산으로써 염산에 산소기가 많이 포함될수록 강한 산성을 나타내며 과염소산(HClO4)대신 황산(H2SO4) 또는 하이포아염소산(HClO), 아염소산(HCl2), 염소산(HCl03) 등을 사용할 수 있다.
상기 반응식에서 살펴본 바와 같이, 알루미늄합금 층과 몰리브덴 층의 이중층으로 구성된 게이트 라인은 본 발명의 에천트 성분 중 질산(NH3)과 질산화철(Fe(NO3)3)과 반응하여 제거된다.
이때 알루미늄합금 층과 몰리브덴 층이 에천트와 반응하여 제거되는 식각률이 비슷하여 게이트 라인은 한번의 습식각에 의해서 완전한 테이퍼 형상으로 식각이 이루어지게 된다.
또한, 본 발명의 에천트를 적용하여 게이트 라인을 형성할 경우 게이트 라인의 프로파일(profile)이 개선되어 테이퍼 형상의 게이트 라인의 프로파일(profile)은 그 측면 경사각이 완만하다. 게이트 라인의 프로파일은 게이트 라인 상에 형성되는 박막의 증착 공정에서 단락을 방지하기 위하여 매우 중요한 공정으로써 프로파일의 측면 경사각이 완만할수록 좋다.
도 4는 본 발명의 에천트를 사용한 결과 개선된 프로파일을 가지는 게이트 라인의 전자 현미경 사진을 나타내고 있다. 도 4에서 도시된 바와 같이, 테이퍼 형상의 게이트 라인의 측면 프로파일의 경사각이 45도 내외로서 종래의 게이트 라인의 프로파일 경사각,70~80도에 비해 개선되는 것을 볼 수 있다.
또한, 상기와 같이, 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO4 ), 플루오르화암모늄(NH4F)을 포함하는 에천트를 적용하여 화소전극으로 사용되는 비정질의 ITO막을 식각할 수 있는데, 상기의 에천트에 의해 화소전극으로 사용되는 비정질의 ITO막은 반응의 부산물로써 결정질이 생성되지 않고 식각되기 때문에 종래의 문제점으로 지적되던 결정 석출물 제거과정이 필요 없게 된다.
또한, 비정질 ITO 막을 본 발명의 에천트를 이용하여 식각하는 경우, 게이트 라인의 형성과정에서 정전기 방지를 위하여 형성된 정전기방지회로부를 동시에 제거할 수 있게 된다. 정전기방지회로부는 화소영역의 외곽에 형성된 것으로 TFT 어레이 제조 공정의 후반부 공정에 해당하는 화소전극을 형성할 때 동시에 제거한다.
정전기방지회로부는 게이트 라인의 형성시 형성되는 것으로써 게이트 라인과 동일한 물질로 구성되며 게이트 라인의 형성을 위하여 사용된 본 발명의 에천트에 의해 효과적으로 제거된다.
이하, 본 발명의 에천트를 이용하여 액정표시소자의 TFT 어레이 기판을 제조하는 공정을 살펴본다.
도 5는 본 발명의 액정표시장치의 TFT 어레이 기판을 개략적으로 나타낸 평면도이다. 도 5에서 도시된 바와 같이, TFT 어레이 기판(51)상에는 평행하게 배열된 다수의 게이트 라인(510)과 상기 게이트 라인과 수직 교차하는 다수의 데이터 라인(511)이 형성되고, 상기 게이트 라인(510)과 데이터 라인(511)의 교차영역에 화소전극(52)이 각각 형성되어 있다. 화소전극의 구동을 조절하는 스위칭 소자로서 박막트랜지스터(53)가 상기 게이트 라인(510) 및 화소전극(52)과 각각 연결되어 있다.
게이트 라인(510)의 끝단, 즉 화소영역 외곽으로는 게이트 패드(54,58)가 각각의 게이트 라인(510)과 대응하여 형성되며, 데이터 라인(511)의 끝단에는 상기 데이터 라인과 각각 연결되는 데이터 패드(55)가 연결되어 있다. 게이트 패드(54,58)는 오드(odd)라인과 이븐(even)라인이 각각 하나의 그룹으로하여 정전기 방지회로와 연결된다. 즉, 게이트 라인 중 오드라인은 정전기방지회로부(56)와 연결되어 있고 게이트 라인 중 이븐라인은 데이터 라인 형성시 형성된 테스트 라인(540)과 연결되어 있다. 게이트 이븐라인과 정전기방지회로부(56)가 전기적으로 연결되지 않도록 이븐라인의 각각에는 패시홀(passivation hole)(530)이 형성되어 있다.
정전기방지회로부는 TFT어레이 기판을 제조하는 과정에서 발생할 수 있는 정전기를 방지하기 위하여 게이트 라인 또는 데이터 라인을 서로 열결시킴으로써 등전위를 만들어 준다.
정전기방지회로부(56)는 게이트 라인과 동시에 형성되며 데이터 라인(511)과 연결되는 데이터 라인 정전기방지회로부(57)는 데이터 라인과 동시에 형성된다. 테스트 라인(540)은 데이터 라인이 형성될 때 함께 형성되며 ITO(Indium Tin Oxide)로 구성되는 패드에 의해 게이트 이븐 라인과 각각 연결되어 있다.
다음으로, 상기 구조를 가지는 본 발명의 TFT 어레이 기판의 제조공정을 살펴본다.
도 6a ~ 6f 및 도 7a~7c는 본 발명의 에천트를 이용하여 TFT 어레이 기판을 형성하는 공정을 나타낸 것이다.
도 6a~6f는 게이트 이븐 라인을 절단한 도 5의 I-I'라인을 통해 본 공정진행순서를 나타낸 단면도이다.
도 6a를 참조하면, 빛의 투과성이 우수한 투명한 기판(51)을 준비하고 상기 기판(51) 상에 스퍼터링 방법으로 게이트 메탈을 증착한다. 게이트 메탈로는 알루미늄과 네오디뮴(Neodymium, Nd)의 합금을 사용하며 상기 알루미늄의 합금층(510a)을 증착한 후에 몰리브덴 메탈 층(510b)을 연속하여 증착한다. 알루미늄합금 층(510a)은 도전성이 우수하여 게이트 라인으로 적합하지만, 게이트 라인의 끝단에 형성되는 패드부에 연결되며 게이트 신호를 인가하는 비정질 ITO막과의 오믹 접촉특성이 우수하지 못하기 때문에 오믹 접촉 특성을 향상시키기 위하여 몰리브덴 층(510b)을 알루미늄합금 합금 층(510a) 위에 더 형성한다.
도면에는 도시되지 않았지만, 상기 알루미늄합금 층(510a)과 몰리브덴 층(510b)으로 구성된 게이트 메탈(510)을 기판 상에 증착한 후에 상기 게이트 메탈 전체 면에 감광막을 코팅한다. 감광막의 코팅은 통상 스핀 코팅 방법에 의해 이루어 질 수 있으며 기판 상에 균일하게 코팅할 수 있는 방법이라면 어떠한 방법으로도 가능하다.
감광막의 코팅이 이루어진 후에 마스크를 적용하고 사진식각공정을 통해 게이트 라인 및 게이트 전극(510c)를 형성한다. 이때, 정전기방지회로부(56)도 함께 형성된다. 상기 게이트 라인과 정전기방지회로부는 도 5에서와 같이 서로 연결된다.
게이트 라인과 상기 게이트 전극은 습식각을 통하여 형성되며 이때 습식각에 사용되는 에천트(echant)는 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO 4), 플루오르화암모늄(NH4F)을 포함하며 상기 에천트 중 질산과 몰리브덴 층이 산화, 환원 반응하여 제거되고, 질산화철이 알루미늄합금 층과 산화, 환원 반응하여 알루미늄합금층이 제거된다.
습식각에 의해 게이트 라인, 게이트 전극(510c) 및 정전기방지회로부(56)가 형성되면, 감광막 스트립 공정을 통해 게이트 메탈 상에 남아있는 감광막을 완전히 제거한다.
감광막 스트립 공정 후, 기판 상에 일부 남아있는 이물질을 완전히 제거하기 위하여 세정 공정을 거치고 다음 공정을 진행한다.
도 6b를 참조하면, 게이트 라인 및 게이트 전극이 형성된 후에 기판 상에 게이트 절연막(61)을 형성한다. 게이트 절연막(61)은 게이트 라인의 절연과 외부로부터 게이트 라인을 보호하기 위하여 형성되는 것으로써, 통상 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 구성되며 플라즈마화학기상증착방법(Plasma Enhanced Chemical Vapor Deposition, PECVD)에 의해서 형성된다.
게이트 절연막(61)이 형성된 후에, 상기 게이트 절연막(61) 상에 비정질의 실리콘 층과 고농도의 n층으로 구성되는 반도체 층을 형성한다. 상기 반도체층은 패터닝되어 TFT의 액티브층(62)을 구성한다.
다음으로, 도 6c에서 도시된 바와 같이, 소오스 및 드레인 전극을 형성하기 위한 도전층을 스퍼터링 방법에 의해 상기 게이트 절연층(61) 및 액티브층(62) 상에 형성한다. 상기 도전층은 패터닝되어 게이트 이븐 라인을 테스트하는 테스트 라인과 데이터 라인과 소오스 및 드레인 전극을 형성한다.
다음으로 도 6d에서 도시된 바와 같이, 상기 소자들을 보호하기 위한 보호막(65)을 더 형성한다. 상기 보호막(65)을 형성한 후에는 정전기방지회로부와 게이트 이븐 라인을 서로 절연하기 위한 패시홀(66)과 테스트 라인과 ITO막을 연결하는 제 1 컨택홀(67)과 상기 테스트 라인(540)과 게이트 이븐 라인을 연결하기 위한 제 2 컨택홀(68)과 화소전극과 상기 드레인 전극(64)를 연결하기 위한 제 3 컨택홀(69)을 각각 형성한다.
상기 패시홀(66)을 형성하는 이유는 게이트 라인을 이븐 라인과 오드라인의 두 그룹으로 구분하여 테스트 공정을 실시하기 위함이다. TFT어레이 기판을 완성한 후 최종 테스트를 실시하는데 테스트 공정에서는 각각의 게이트 라인의 단선 및 쇼트(shot)가 발생하여 선결함이 발생하였는지 여부를 검사하는데, 선결함은 주로 인접한 게이트라인끼리 접촉하여 발생하기 때문에 이븐 라인과 오드 라인을 구분하여 테스트함으로써 효과적으로 선결함 여부를 파악할 수 있다.
다음으로 상기 컨택홀이 형성된 보호막 상에 화소전극 물질을 형성하고 패터닝하여 화소전극과 게이트 패드를 형성한다.
이때, 도 6e에서 도시된 바와 같이, 상기 패시홀(66) 내에는 화소전극 물질이 채워지고 하부의 게이트 라인과 서로 연결된다.
또한, 상기 화소전극 물질의 패터닝은 게이트 메탈을 패터닝하기 위하여 적용한 에천트를 적용하여 효과적으로 식각될 수 있는데, 상기 에천트에 의해 화소전극(52) 및 게이트 패드(58)가 형성되고 패시홀(66)내의 화소전극 물질과 그 하방의 게이트 라인은 제거되어 게이트 이븐 라인과 정전기방지회로부는 서로 분리된다.
화소전극물질을 패터닝하는 과정에서 상기 테스트 라인(540)은 제 1 컨택홀(67)과 제 2 컨택홀((68)을 통해 상기 화소전극물질로 서로 연결된다.
도 6f는 화소전극물질과 그 하방의 게이트 라인물질이 제거된 패시홀(66)과 테스트 라인(540)과 게이트 라인을 연결하는 게이트 패드(58)와 TFT와 연결되는 화소전극의 모습을 도시하고 있다.
특히, 화소전극을 식각하는 공정은 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO4), 플루오르화암모늄(NH4F)을 포함하는 에천트를 사용한다.
본 발명의 에천트는 비정질 ITO막을 식각할 수 있을 뿐 아니라 알루미늄합금 층과 몰리브덴 층의 이중층으로 구성된 게이트 라인을 함께 식각할 수 있는 특성을 가진다.
종래의 에천트를 적용할 때에는 비정질 ITO막을 식각하는 공정과 게이트 라인 정전기방지회로부를 식각하는 공정을 별도로 실시하여야 하기 때문에 공정이 복잡해지지만 본 발명의 에천트를 적용하여 ITO막을 식각할 때는 한번의 습식각 공정을 통하여 화소전극 형성용 ITO막과 게이트 라인의 일부를 식각하여 게이트 라인중 이븐 라인과 오드라인을 서로 분리시킬 수 있다.
다음으로 도 7a~7c를 통하여 도 5의 절단선 J-J'라인을 통하여 본 본 발명의 액정표시소자 제조 공정을 살펴본다. 도 7a~7c는 게이트 오드라인을 중심으로 제조공정을 도시한 것이다.
도 7a에서 도시된 바와 같이, 투명한 기판(51) 상에 알루미늄 금속(510a)과 몰리브덴(510b)으로 구성되는 게이트 라인 및 게이트 전극(510c)을 형성한다. 이때 정전기방지회로부(56)도 함께 형성된다.
상기 게이트 라인 및 게이트 전극을 완성한 다음, 도 7b에서 도시된 바와 같이, 게이트 절연막(61)을 형성한다. 상기 게이트 절연막(61)을 형성한 다음, TFT의 액티브층(62)를 형성하고 소스, 드레인 전극 및 테스트 라인(540)을 형성한다. 상기 테스트 라인을 형성할 때 데이터 라인도 함께 형성된다.
상기 소스, 드레인 전극을 형성한 후에 상기 기판 상에 보호막(65)을 더 형성한다. 상기 보호막(65)을 형성한 후에 게이트 라인 패드를 형성하기 위한 제 1 컨택홀과 드레인 전극(64)과 화소전극을 연결하기 위한 제 2 컨택홀을 형성하고 화소전극물질을 도포한다.
상기 화소전극물질은 패터닝되어 제 1 컨택홀 내에 게이트 패드부를 형성하며 드레인 전극과 연결되는 화소전극(52)을 형성한다.
상기 게이트 오드 라인들은 각각 정전기방지회로부와 연결되어 오드 라인 전체가 하나의 등 전위 면을 형성하게 되며 상기 정전기방지회로부는 최종 테스트 공정에서 오드 라인의 선결함으로 검사하는 테스트 라인의 역할도 함께 수행한다.
도 6과 7을 참조하여 본 발명의 TFT어레이 기판의 제조 공정이 설명되었는데, TFT어레이 기판이 완성된 후 게이트 패드와 정전기 방지회로 사이를 스크라이브 휠에 의해 절단하여 제거함으로써 TFT어레이 기판은 완성된다. 그 결과, 게이트 라인은 그 끝단에 게이트 패드만 구비하게 되고 게이트 패드는 구동회로와 연결되어 TFT 어레이 기판은 동작할 수 있게 된다.
본 발명의 에천트를 적용하여 액정표시소자를 제조함으로써 알루미늄 합금과 몰리브덴 층의 이중층을 게이트 라인으로 적용하는 게이트 라인을 형성하는 공정에서 한번의 습식각만으로도 양호한 플로파일 경사각을 가지는 게이트 라인을 형성할 수 있고, 화소전극을 형성하는 단계에서 본 발명의 에천트를 적용하여 화소전극의 식각과 게이트라인의 일부를 제거함으로써 효과적으로 정전기방지회로부와 게이트 이븐 라인을 분리할 수 있어 공정의 단축을 이룰 수 있다.
또한 비정질의 ITO막으로 구성되는 화소전극을 제거하는 단계에서 결정 석출물이 발생하지 않으므로 장비의 운용이 쉽고 장비의 유지, 보수에 비용이 절감되고 공정의 단축도 이룰 수 있다.
도1a~ 1d는 종래의 액정표시장치 중 게이트 라인을 형성하는 공정을 나타내는 수순도.
도 2a~2b는 종래의 게이트 라인의 식각형태를 나타내는 단면도.
도3은 종래의 게이트 메탈식각용 에천트를 사용한 게이트 라인의 프로파일을 나타내는 전자현미경 사진.
도 4는 본 발명의 에천트를 적용하여 형성된 게이트 라인의 프로파일을 나타내는 전자현미경 사진.
도 5는 본 발명의 액정표시장치의 TFT 어레이 기판을 나타내는 단면도.
도 6a~6f는 도 5의 I-I'라인을 절단선으로 하여 정전기방지회로부를 포함하는 본 발명의 TFT 어레이 기판을 제조하는 공정을 나타내는 수순도.
도 7a~7c는 도 5의 J-J'라인을 절단선으로 하여 정전기방지회로부를 포함하는 본 발명의 TFT어레이 기판을 제조하는 공정을 나타내는 수순도.
********* 도면의 주요부분에 대한 부호의 설명************
510:게이트 라인 511:드레인 라인
52:화소전극 56,57:전정기 방지회로
54,58:게이트 패드 540:테스트 라인
62:반도체층 61:게이트 절연막
63:소스 전극 64:드레인 전극
65:보호막 66:패시홀
66,68,69:컨택홀

Claims (11)

  1. 기판을 준비하는 단계;
    상기 기판 상에 질산(NH3), 질산화철(Fe(NO3)3), 과염소산(HClO4), 플루오르화암모늄(NH4F)을 포함하는 에천트를 사용하여 게이트 라인을 형성하는 단계;
    상기 게이트 라인 상에 절연층을 형성하는 단계;
    상기 절연층 상의 일부에 반도체층을 형성하는 단계;
    상기 절연층 상에 테스트 라인과 상기 반도체층 상에 소오스, 드레인 전극을 형성하는 단계;
    상기 테스트 라인 및 소오스,드레인전극이 형성된 기판 상에 일부 게이트 라인을 노출시키는 패시홀을 구비하는 보호막을 형성하는 단계;
    상기 보호막 상에 상기 에천트를 적용하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조 방법.
  2. 제 1항에 있어서, 상기 게이트 라인을 형성하는 단계는 알루미늄 합금층을 형성하는 단계;
    상기 알루미늄 합금 층 상에 몰리브덴 층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  3. 제 1항에 있어서, 상기 게이트 라인 형성단계는 게이트 라인 정전기방지회로부 형성 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  4. 제 1항에 있어서, 상기 패시홀을 형성하는 단계는 상기 테스트 라인을 노출시키는 제 1 컨택홀, 게이트 패드를 형성하기 위한 제 2 컨택홀 및 드레인 전극과 화소전극을 연결하기 위한 제 3 컨택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  5. 제 1항에 있어서, 상기 화소전극을 형성하는 단계는 게이트 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  6. 제 1항에 있어서, 상기 패시홀에 의해 일부 게이트 라인을 노출시키는 단계는 게이트 이븐 라인을 노출시키는 단계인 것을 특징으로 하는 액정표시소자 제조방법
  7. 제 4항에 있어서, 상기 패시홀과 제 1 컨택홀, 제 2 컨택홀 및 제 3 컨택홀은 동시에 형성되는 것을 특징으로 하는 액정표시소자 제조방법.
  8. 제 1항에 있어서, 상기 화소전극을 형성하는 단계는
    상기 패시홀이 형성된 보호막 상에 화소전극물질을 형성하는 단계;
    상기 패시홀내의 화소전극물질을 제거하는 단계;
    상기 패시홀 하부의 게이트 라인을 제거하는 단계를 포함함으로써 상기 정전기방지회로부와 상기 일부 게이트 라인을 서로 분리시키는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법,
  9. 제 8항에 있어서, 상기 패시홀 내의 화소전극물질과 게이트 전극은 상기 게이트 라인을 형성하는 에천트에 의해 제거되는 것을 특징으로 하는 액정표시소자 제조방법.
  10. 제 1항에 있어서, 상기 화소전극은 비정질 ITO(Indium Tin Oxide)인 것을 특징으로 하는 액정표시소자 제조 방법.
  11. 제 1항에 있어서, 상기 게이트 라인은 습식각에 의해 형성되는 것을 특징으로 하는 액정표시소자 제조방법.
KR1020030077624A 2003-11-04 2003-11-04 액정표시장치 제조 방법 KR100575233B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030077624A KR100575233B1 (ko) 2003-11-04 2003-11-04 액정표시장치 제조 방법
CNA2004100572971A CN1614483A (zh) 2003-11-04 2004-08-27 液晶显示器件制造方法
US10/947,335 US7223642B2 (en) 2003-11-04 2004-09-23 Method for fabricating liquid crystal display device
JP2004319001A JP4050737B2 (ja) 2003-11-04 2004-11-02 液晶表示素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077624A KR100575233B1 (ko) 2003-11-04 2003-11-04 액정표시장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20050042963A true KR20050042963A (ko) 2005-05-11
KR100575233B1 KR100575233B1 (ko) 2006-05-02

Family

ID=34545733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077624A KR100575233B1 (ko) 2003-11-04 2003-11-04 액정표시장치 제조 방법

Country Status (4)

Country Link
US (1) US7223642B2 (ko)
JP (1) JP4050737B2 (ko)
KR (1) KR100575233B1 (ko)
CN (1) CN1614483A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080009865A (ko) * 2006-07-25 2008-01-30 동우 화인켐 주식회사 고 식각속도 인듐산화막 식각용액
US8173481B2 (en) 2009-12-15 2012-05-08 Samsung Mobile Display Co., Ltd. Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using thin film deposition apparatus
KR101436167B1 (ko) * 2008-04-23 2014-09-02 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20170059276A (ko) * 2015-11-20 2017-05-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154244B1 (ko) * 2005-06-28 2012-06-18 주식회사 동진쎄미켐 알루미늄, 몰리브덴, 인듐-틴-옥사이드를 식각하기 위한 식각액
CN100443634C (zh) * 2005-11-08 2008-12-17 佛山市顺德区汉达精密电子科技有限公司 含硅、铜、镁的铝合金钝化工艺的溶液配方
TWI275867B (en) 2006-01-27 2007-03-11 Au Optronics Corp Display panel
CN100407030C (zh) * 2006-02-28 2008-07-30 友达光电股份有限公司 显示基板
KR101226594B1 (ko) * 2006-05-15 2013-01-28 삼성디스플레이 주식회사 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법
KR101284390B1 (ko) 2007-06-13 2013-07-09 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101449749B1 (ko) 2007-11-15 2014-10-14 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
CN101884112B (zh) * 2007-12-03 2012-09-05 株式会社半导体能源研究所 薄膜晶体管的制造方法和显示器件的制造方法
KR101426564B1 (ko) * 2008-02-15 2014-08-06 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101234382B1 (ko) 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
TWI370310B (en) * 2008-07-16 2012-08-11 Au Optronics Corp Array substrate and display panel thereof
KR101804572B1 (ko) * 2009-11-03 2017-12-05 동우 화인켐 주식회사 식각액 조성물
JP5544898B2 (ja) * 2010-01-25 2014-07-09 東ソー株式会社 タングステンのエッチング液
CN102487042B (zh) * 2010-12-03 2014-06-11 北京京东方光电科技有限公司 阵列基板及其制造方法和检测方法、液晶面板
KR101873583B1 (ko) 2011-01-12 2018-07-03 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物
CN104658973B (zh) * 2015-02-28 2017-10-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN106100583B (zh) * 2016-08-05 2018-06-15 无锡尚德太阳能电力有限公司 判断perc电池背钝化膜层钝化质量的方法
CN109491154A (zh) * 2018-12-29 2019-03-19 厦门天马微电子有限公司 显示面板、显示装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239749B1 (ko) * 1997-04-11 2000-01-15 윤종용 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법
JP2003282880A (ja) * 2002-03-22 2003-10-03 Hitachi Displays Ltd 表示装置
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080009865A (ko) * 2006-07-25 2008-01-30 동우 화인켐 주식회사 고 식각속도 인듐산화막 식각용액
KR101436167B1 (ko) * 2008-04-23 2014-09-02 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
US8173481B2 (en) 2009-12-15 2012-05-08 Samsung Mobile Display Co., Ltd. Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using thin film deposition apparatus
KR101156433B1 (ko) * 2009-12-15 2012-06-18 삼성모바일디스플레이주식회사 박막 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
US8482422B2 (en) 2009-12-15 2013-07-09 Samsung Display Co., Ltd. Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using thin film deposition apparatus
KR20170059276A (ko) * 2015-11-20 2017-05-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20050095754A1 (en) 2005-05-05
CN1614483A (zh) 2005-05-11
JP2005141221A (ja) 2005-06-02
KR100575233B1 (ko) 2006-05-02
US7223642B2 (en) 2007-05-29
JP4050737B2 (ja) 2008-02-20

Similar Documents

Publication Publication Date Title
KR100575233B1 (ko) 액정표시장치 제조 방법
US7157319B2 (en) Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US6670104B2 (en) Pattern forming method and method of manufacturing thin film transistor
TWI532186B (zh) 薄膜電晶體及其形成方法
KR20070008258A (ko) 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
JP2004145266A (ja) 薄膜トランジスタ表示板
JP2008015509A (ja) 液晶表示装置の製造方法
CN102955301A (zh) 用于液晶显示装置的阵列基板及其制造方法
CN104538348A (zh) 过孔和显示基板的制作方法
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
US6624087B2 (en) Etchant for patterning indium tin oxide and method of fabricating liquid crystal display device using the same
US8647902B2 (en) Method of manufacturing array substrate for liquid crystal display device
JP2007027768A (ja) 薄膜トランジスタ基板の製造方法
JP2004241395A (ja) 積層膜のパターン形成方法及び積層配線電極
KR100579511B1 (ko) 금속배선 형성을 위한 에천트 및 이를 이용한 금속배선 형성방법
KR100603839B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20060125137A (ko) Ｔｆｔ 어레이 기판의 제조방법
KR20080035045A (ko) 표시 기판의 제조 방법
KR20090080786A (ko) 어레이 기판의 제조 방법 및 어레이 기판
KR20070075187A (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
TWI754323B (zh) 元件陣列基板及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 14