KR20050038018A - 홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드 - Google Patents

홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드 Download PDF

Info

Publication number
KR20050038018A
KR20050038018A KR1020057002790A KR20057002790A KR20050038018A KR 20050038018 A KR20050038018 A KR 20050038018A KR 1020057002790 A KR1020057002790 A KR 1020057002790A KR 20057002790 A KR20057002790 A KR 20057002790A KR 20050038018 A KR20050038018 A KR 20050038018A
Authority
KR
South Korea
Prior art keywords
hole
substrate
conductive member
forming substrate
holes
Prior art date
Application number
KR1020057002790A
Other languages
English (en)
Other versions
KR101079895B1 (ko
Inventor
오사무 스기하라
요이치 하치타니
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20050038018A publication Critical patent/KR20050038018A/ko
Application granted granted Critical
Publication of KR101079895B1 publication Critical patent/KR101079895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/16—Magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292—Using vibration, e.g. during soldering or screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

복수의 드릴(3)을 형성한 드릴 지그를 진동시킴으로써, 유리 기판(1)상에 복수의 홀(5)을 형성하여 홀 형성 기판을 얻고, 홀 형성 기판의 각 홀에, 도전성 부재를 매설한 다음, 유리 기판의 연화온도 이상이며, 기판형상이 유지될 수 있는 온도 이하로 홀 형성 기판을 가열처리하여, 각 홀내에 도전성 부재를 고정시킨다. 가열처리 후, 냉각처리함으로써 기판을 열수축시켜도 좋다. 홀 형성 기판에 도전성 부재를 고정시킨 후 표면을 연마하여, 도전성 부재를 표면과 이면의 양면에 노출시켜, 양면에 배선층을 형성함으로써 배선기판을 얻을 수 있다.

Description

홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드{PERFORATED SUBSTRATE,METHOD FOR MANUFACTURING SAME AND FULL WAFER CONTACT BOARD}
본 발명은, 기판에 형성된 홀에 도전성 부재를 매설한 홀 형성 기판 및 그 제조방법 등에 관련된 것이며, 특히 기판을 관통하는 관통홀을 구비한 관통홀 형성 기판, 상기 관통홀 형성 기판을 이용한 양면 배선 기판, 및 양면 배선 기판을 이용하여 구성된 웨이퍼 일괄(풀 웨이퍼) 콘택트 보드의 제조방법에 관한 것이다.
일반적으로, 이러한 종류의 관통홀 형성 기판은, 반도체 등에 있어서의 검사장치에 이용되고 있다. 여기서, 반도체의 검사공정을 예로 들면, 반도체의 검사 공정은 복수의 단계로 행해지고 있다. 통상, 웨이퍼 제조공정(전(前) 공정)에서 제조된 웨이퍼는, 프로브 카드(probe card) 검사 후에 컷팅(다이싱)되고, 이어서 패키징된 다음, 번인 검사 및 최종 검사가 이루어지고 있다.
또한, 웨이퍼 상태에서 각종 검사를 수행하는 방법이 최근 제안된 바 있다. 이 경우, 웨이퍼 제조공정(전 공정)에서 제조된 웨이퍼는, 프로브 카드 검사, 웨이퍼 레벨 번인(WLBI) 검사, 및 최종 검사를 받고, 최종 검사가 끝나면 웨이퍼의 컷팅이 이루어진다.
전술한 검사 중에서 프로브　카드 검사는, 일반적으로, 한 개의 칩 또는 멀티 콘택트 프로브 카드(64개 칩까지)를 이용한 DC/AC 검사이다. 이와 같은 프로브 카드에는, 도 6(a) 및 (b)에 도시한 바와 같이, 유리 에폭시 수지로 이루어진 다층 배선 기판(61)의 중심부에 개구(62)를 형성하고, 개구(62)의 주위로부터 개구(62)의 중심을 향해 촉침(觸針; 프로브)(63)을 설치하고, 이 프로브(63)를 웨이퍼(40)의 한개의 칩(41)상의 전극단자(42)에 접촉시켜 검사하는 타입의 프로브 카드가 있다.
또한, 도 7에 도시한 바와 같이, 폴리이미드 등으로 이루어진 멤브레인(membrane; 71)의 한 쪽 면에 범프(72; 볼록한 접점)를 형성한 범프 부착 멤브레인(70)을 콘택트 부품으로서 사용하는 타입의 멤브레인 프로브 카드도 제안된 바 있다. 도 7에서, 범프(72)는 멤브레인(71)에 형성한 관통홀(73)을 통해 배선(74)과 통전되며, 범프(72) 형성부분은 탄성재(75), 피봇기구(76), 판스프링(77)을 통해 가압되어 콘택트된다.
번인 검사는, 통상 칩 단위로 수행하는 고온가속 테스트를 지칭하며, 전기적 시험을 행하는 경우도 많다. 웨이퍼를 일괄하여 번인 검사를 수행하는 경우를 웨이퍼 레벨 번인(WLBI)이라 한다. 웨이퍼를 일괄하여 번인 검사를 수행하는 경우, 웨이퍼 일괄 콘택트 보드(번인 보드)의 실용화가 필요하다.
최종검사는, 마지막 전기적 시험으로, 단순한 온/오프 테스트에서 디바이스의 실제 동작 주파수에 의한 기능 테스트 등을 수행한다. 구체적으로는, 핸들러를 이용하여 테스터 헤드에 인터포저(interposer)를 통해 직접 한 개 내지 복수 개의 베어 칩(bare chip), 패키지물품을 눌러 측정한다. 웨이퍼 상태에서 고주파용 프로브 카드(64개 칩까지)를 이용하여 측정하는 경우도 있다.
도 1의 (1)~(7)은 본 발명의 하나의 실시형태에 따른 관통홀 형성 기판의 제조방법을 공정순으로 나타낸 모식도이다.
도 2의 (1)~(7)은 본 발명의 다른 실시형태에 따른 관통홀 형성 기판의 제조방법을 공정순으로 나타낸 모식도이다.
도 3은 본 발명의 실시형태에 사용되는 저팽창 유리의 점성 커브를 도시한 그래프이다.
도 4는 본 발명에 따른 관통홀 형성 기판을 포함한 웨이퍼 일괄 콘택트 보드를 설명하는 모식도이다.
도 5는 본 발명에 따른 관통홀 형성 기판을 포함한 다른 웨이퍼 일괄 콘택트 보드를 설명하는 모식도이다.
도 6의 (a) 및 (b)는 프로브 카드의 일례를 설명하는 평면도 및 단면도이다.
도 7은 다른 프로브 카드를 설명하기 위한 부분 단면도이다.
상기한 프로브 카드 검사 공정에 따르면, 현재로서는 한 개의 칩에서 64개 칩까지의 멀티측정이 가능하였으나, 만약 웨이퍼 전체면의 일괄 콘택트가 가능하다면, 대폭적인 검사 시간의 단축과 아울러 검사 비용의 삭감이 가능해진다.
마찬가지로, 고주파 용도의 웨이퍼 일괄 번인 보드의 실용화가 가능하다면, 대폭적인 검사시간의 단축과 함께, 검사 비용의 대폭적인 삭감이 가능하다.
고주파 용도의 웨이퍼 일괄 콘택트 보드를 실현하려면, 주로 웨이퍼 일괄 번인 검사용으로 개발된 콘택트 보드에 관한 기술을 응용하는 것을 고려할 수 있다. 그러나, 이러한 기술에서는, 웨이퍼 상의 칩 전체와의 콘택트를 실현하기 위해, 다층 배선 기판의 코어 기판으로서 유리 기판이 이용되고 있다. 상기 유리 기판을 이용한 코어 기판은, 한 쪽 표면에만 배선층을 형성한 일측배선이기 때문에, 표면에 형성되는 배선층이 많아져, 미세가공을 필요로 하므로 비용이 높아진다는 결점이 있다. 또한, 특성상으로도 인출 전극(배선)의 길이가 길어지며, 그 결과, 저항값이 증가함과 동시에, 임피던스 정합이나 동일길이의 배선이 곤란해진다는 결점도 있다. 뿐만 아니라, 크로스 토크(cross-talk)가 증가하는 등의 문제점도 있어, 고주파 용도의 웨이퍼 일괄 콘택트 보드는 현상태로는 제작이 곤란하다. 따라서, 유리 기판을 코어 기판으로서 이용한 경우, 고주파로 검사하는 웨이퍼 일괄 프로브 검사용 보드를 실현하는 것은 곤란하다.
또한, 전술한 바와 같이, 배선층은 유리 기판 표면의 한 쪽(웨이퍼측)에만 형성되기 때문에, 배선층상에 저항, 콘덴서, 퓨즈 등의 소자를 실장할 수 없다는 문제점도 있다. 이것은, 소자에는 두께가 있기 때문에, 유리 기판상에 설치된 콘택트 범프 등의 전극이 두께가 있는 소자의 영향으로 인해 웨이퍼상의 패드에 콘택트가 불가능해져 버리기 때문이다. 따라서, 유리 기판을 이용한 프로브용 검사 보드는 고주파 용도나 DC 검사의 용도에는 적용할 수 없다고 생각되어져 왔다.
유리 기판상의 소자를 박막소자로서 배선층상에 형성하는 것도 가능하기는 하나, 비용이 대단히 증가되므로, 현재로서는 기술적 곤란도가 높아 전체적, 기술적으로 가능하다 하더라도, 실용적인 비용의 면에서는 아직도 못미치는 수준이므로, 현실적이지 못하다는 문제가 있다.
상기와 같은 문제점을 감안하여, LSI 검사, MCM(멀티 칩 모듈) 등의 배선기판 등을 검사하는 고주파 용도의 웨이퍼 일괄 콘택트 보드로서는, 표면과 이면을 전기적으로 통전시킨 관통홀(피치가 좁고 가늘며 높은 위치정밀도의 관통홀일 필요가 있음)을 기판 전체면에 다수 형성함과 동시에, 다층화된 구조를 갖는 보드가 필요할 것으로 생각된다. 그러나, 유리 기판에 다수의 관통홀을 형성한 양면 배선 기판은 아직 제안된 바가 없다. 이것은, 유리 기판을 사용한 경우, 정밀도, 열팽창, 표면 평탄성, 기계적 강도 및 가공성의 면에서 해결해야할 문제가 많기 때문이다.
여기서, 유리 기판을 양면 배선판으로 제작하는 방법으로는, 유리 기판에 드릴로 한 개의 홀씩 가공하는 방법(예를 들면, 일본 실용신안등록 제 3084452호 공보)을 생각할 수 있는데, 드릴에 의해 수천 내지 수만개의 홀을 형성할 경우, 수 십만 내지 수백만엔의 비용이 들기 때문에, 비용면에서 도저히 실현이 불가능하다.
한편, 복수의 선형상 도전체를 설치한 성형틀에 용융 유리를 흘려넣거나, 혹은 복수의 선형상 도전체를 2장의 판유리로 끼워 판유리를 연화 또는 유동화시키거나 한 후, 이들을 고화시켜 복수의 선형상 도전체를 매설한 블록체를 형성하고, 이 블록체를 절단하여, 관통홀 형성 기판을 얻는 기술(일본 특허공개공보 평성10(1998)-190190호)을 이용하는 것도 고려할 수 있다. 그러나, 이러한 방법을 가느다란 와이어에 적용시킬 경우, 실제로는, 와이어가 구부러지거나 하여 위치가 결정되지 않아, 관통홀의 위치 정밀도 확보가 곤란하다는 문제가 있다.
또, 연화된 유리에 와이어를 가압에 의해 삽입하는 방법도 고려할 수 있으나, 가느다란 와이어의 경우, 구부러지거나 하여 위치가 결정되지 않는다는 문제가 있고, 또한, 가압에 의해 삽입하더라도 관통되지 않고, 상당량이 연마되어 와이어 하단을 노출시키지 않으면 안되므로, 그 연마 가공 시간 등이 쓸데없이 많이 소요되므로, 비용이 대단히 증가한다는 등의 결점이 있다.
또한, 이러한 방법에서는, 피치가 좁고 가늘며 높은 위치정밀도의 관통홀을 기판 전체면에 다수 형성한 관통홀 형성 기판을 제작하고자 하는 경우, 복수의 선형상 도전체를 설치한 성형틀의 제작비용 및 설치 비용, 혹은 와이어의 설치 또는 삽입 비용이 증대되므로, 실제로는 피치가 좁고 가늘며 높은 위치정밀도를 갖는 관통홀을 기판 전체면에 다수 형성한 관통홀 형성 기판을 제작하는 것은 비용적으로 도저히 실현이 불가능하다.
이와 같이, 피치가 좁고 가늘며 높은 위치정밀도의 관통홀을 기판 전체면에 다수 형성한 관통홀 형성 기판은, 요망되고 있기는 하나 현상태로는 전혀 실현되지 못하고 있으며, 가격면 및 정밀도면을 모두 만족하는 제조법이 나올 전망은 전혀 없는 실정이다.
이 때문에, 실제로는 웨이퍼 전체면을 콘택트하여, 어느 정도 이상의 고주파 전송 특성을 만족하기 위한 웨이퍼 일괄 콘택트 보드의 제작은 불가능하였다.
본 발명의 목적은, 고주파 용도의 웨이퍼 일괄 콘택트 보드를 간단하면서도 저렴하게 실현할 수 있는 홀 형성 기판, 및 관통홀 형성 기판의 제조방법을 제공하는 것이다.
본 발명의 목적은, 다수의 홀을 신속하게 형성할 수 있고, 형성된 홀에 정확히 도전성 부재를 매설할 수 있는 홀 형성 기판, 및 관통홀 형성 기판의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 평탄성이 우수한 유리 기판에 의해 구성되며, 이에 따라 배선층의 단선 등을 방지할 수 있는 관통홀 형성 기판을 제공하는 것이다.
본 발명은, 이하와 같은 구성을 가진다.
(구성 1)
다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정을 가지는 것을 특징으로 하는 홀 형성 기판의 제조방법.
(구성 2)
구성 1에 있어서, 상기 도전성 부재 고정 공정은, 상기 홀 형성 기판의 연화점 온도 이상이며, 기판 형상이 유지될 수 있는 온도 이하로 상기 홀 형성 기판을 가열함으로써, 상기 각 홀에 상기 도전성 부재를 융착시키는 공정을 포함하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
(구성 3)
구성 1에 있어서, 상기 도전성 부재 고정 공정은, 상기 홀 형성 기판의 연화점 온도 이상이며, 기판 형상이 유지될 수 있는 온도 이하로 상기 홀 형성 기판을 가열하는 공정과, 상기 홀 형성 기판의 가열 후에 냉각을 함으로써, 상기 기판을 열수축시키는 공정을 포함하며, 이에 따라, 상기 도전성 부재를 각 홀에 고정시키는 것을 특징으로 하는 홀 형성 기판의 제조방법.
(구성 4)
구성 1에 있어서, 상기 홀 형성 기판은 유리 재료로 이루어지며, 상기 도전성 부재 고정 공정에서는, 유리의 점도가 104~1011 푸아즈(poise)가 되도록, 상기 홀 형성 기판을 가열하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
(구성 5)
구성 1에 있어서, 추가로 피가공 기판과, 복수의 드릴을 심어 설치한 드릴 지그를 준비하고, 상기 피가공 기판의 일측 표면에, 상기 복수의 드릴을 갖는 드릴 지그를 접촉시킨 상태에서, 상기 드릴 지그를 진동시킴으로써, 복수의 홀을 일괄적으로 형성하여, 상기 홀 형성 기판을 형성하는 공정을 갖는 것을 특징으로 하는 홀 형성 기판의 제조방법.
(구성 6)
구성 5에 있어서, 상기 드릴 지그에는 초음파를 부여하여, 복수의 홀을 일괄 형성하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
(구성 7)
구성 1에 있어서, 상기 도전성 부재를 매설하는 공정은, 상기 홀 형성 기판의 각 홀의 직경보다 가느다란 직경의 선형상 도전체를 상기 홀이 형성된 상기 홀 형성 기판의 표면에 올려놓은 다음, 상기 홀 형성 기판에 진동을 부여함으로써 상기 각 홀에 상기 도전체를 삽입하여 매설하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
(구성 8)
구성 1에 있어서, 상기 도전성 부재를 매설하는 공정은, 상기 도전성 부재로서 금속 미립자를 이용하여, 상기 금속 미립자에 진동을 가함으로써 상기 홀 형성 기판의 각 홀에 충전하고, 이에 따라 상기 도전성 부재를 매설하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
(구성 9)
다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정과, 상기 도전성 부재가 고정된 홀 형성 기판을 표면연마하여, 마주보는 양면에 상기 도전성 부재를 노출시키는 공정을 가지는 것을 특징으로 하는 관통홀 형성 기판의 제조방법.
(구성 10)
다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정과, 상기 도전성 부재가 고정된 홀 형성 기판을 표면연마하여, 마주보는 양면에 상기 도전성 부재를 노출시키는 공정과, 상기 양면 중, 적어도 한 쪽 면상에 상기 노출된 상기 도전성 부재에 배선층을 형성하는 공정을 가지는 것을 특징으로 하는 배선기판의 제조방법.
(구성 11)
구성 10에 기재된 배선기판을 이용하여 구성된 것을 특징으로 하는 웨이퍼 일괄 콘택트 보드.
(구성 12)
복수의 도전성 부재를 복수의 홀내에 매설한 구성을 구비한 기판에 있어서, 상기 기판은 유리 재료에 의해 형성되며, 상기 도전성 부재를 매설한 표면은 최대 높이 Rmax로 2㎛이하인 표면 조도를 갖도록 연마되어 있는 것을 특징으로 하는 기판.
구성 1에 기재된 발명에서는, 다수의 홀(구멍)(관통홀이 아니어도 가능)을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설한 후(삽입 또는 충전한 후), 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정을 갖는 것을 특징으로 한다. 또한 구성 2에 기재된 발명에서는, 상기 도전성 부재 고정 공정은, 홀 형성 기판의 연화 온도 이상이며, 기판 형상이 유지될 수 있는 온도 이하로 상기 기판을 가열함으로써 상기 도전성 부재를 융착하는 공정을 포함하는 것을 특징으로 하고 있으며, 융착에 의해, 상기 도전성 부재를 충분히 고정시킬 수 있다. 또한, 구성 3에 기재된 발명에서는, 홀 형성 기판의 가열후의 냉각에 의해 상기 기판을 열수축시켜, 상기 도전성 부재를 고정시키는 공정을 가지며, 열수축에 의해 상기 도전성 부재를 견고하게 고정시킬 수 있다. 또한, 융착 및 열수축에 의해 틈새없이 밀봉되게 되므로, 부식에 대한 내성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명에서는, 융착 및/또는 열수축에 의해 상기 도전성 부재를 고정시키는 공정을 가지고 있으므로, 관통홀의 수가 여러 개인 경우라 하더라도, 한번에 고정시킬 수 있기 때문에, 저렴한 관통홀 형성 기판을 실현할 수 있다.
또한, 다수의 홀(관통홀이 아니어도 가능)을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 삽입 또는 충전하므로, 일본 특허공개공보 평10(1998)-190190호에 개시된 바와 같은 문제, 즉, 선형상 도전체(와이어 등)가 가는 경우, 구부러지거나 또는 충분히 삽입되지 않는다는 문제, 또는 관통홀의 위치정밀도와 관련하여 문제가 없다.
도전성 부재로서는, 선형상 도전체(예를 들면, 와이어 등), 금속입자, 기타 도전성 재료 등을 들 수 있다. 와이어의 경우는 단선의 우려가 없다.
융착이나 열수축시에, 선형상 도전체의 상단부 등을 가압하는 공정을 부가하는 것이 바람직하다. 선형상 도전체가 완전히 관통홀내에 삽입되어, 불량을 없애고, 또한 연마량을 경감시켜 비용을 절감시킬 수 있기 때문이다.
구성 4에 기재된 발명에서는, 상기 홀 형성 기판을 유리 재료로 하고, 상기 도전성 부재 고정 공정에서의 유리의 점도가 104~1011 푸아즈가 되도록 유리 재료를 가열한다. 104 푸아즈는 유리의 작업 온도(성형 온도) 부근의 온도를 의미하는 것으로, 그보다 점성이 낮은 경우, 유리가 지나치게 연화되어 기판 형상이 유지될 수 없다. 그리고, 1011 푸아즈는 유리의 굴복점 부근의 점도를 의미하는 것으로, 그보다 점성이 높은 경우, 유리의 성형이 곤란하다. 바람직하게는, 유리의 점성이 105~108 푸아즈가 되도록 가열하는 것이 바람직하다.
구성 5에 기재된 발명에서는, 상기 홀 형성 기판은, 피가공 기판의 일측 표면에, 복수의 드릴을 갖는 드릴 지그를 접촉시킨 상태에서, 상기 드릴 지그를 진동시킴으로써, 복수의 홀을 일괄 형성하고 있으므로, 1개의 날을 갖는 드릴이나 1개의 날을 갖는 초음파 드릴을 사용하여 순차적으로 홀을 형성해가는 경우에 비해, 다수의 홀을 일괄적으로 형성하기 때문에, 다수의 홀을 갖는 홀 형성 기판을 저렴한 가격으로 실현할 수 있다.
또한, 구성 6에 의하면, 상기 드릴 지그에는 초음파를 가하여, 복수의 홀을 일괄형성함으로써, 피치가 좁고(예를 들면, 3㎜피치 이하) 가느다란(예를 들면, 관통홀의 직경이 0.5㎜φ이하) 홀을 기판 전체면에 다수 형성한 기판을 얻을 수 있음을 알 수 있다. 즉, 좁은 피치로 가늘게 다수의 홀을 형성하더라도 파손이 전혀 없음을 알 수 있다. 이것은, 모든 홀에 드릴 날이 삽입된 상태에서 가공이 이루어지므로 균일하게 힘을 작용시킬 수 있기 때문으로 생각된다. 이미 형성된 홀 가까이에 좁은 피치로 신규한 홀을 드릴 가공하는 경우는 파손의 우려가 있다.
상기 초음파를 인가하는 드릴은, 피가공 기판에 대해 안정적으로 자립이 가능한 개수 및 배치를 갖는 다수의 드릴 날을 기판의 일측 면에 형성한 것이 바람직하다. 상기 드릴이 안정적으로 자립가능한 것이 아닐 경우, 피가공 기판에 대해 드릴을 수평으로 유지하기가 곤란하고, 수직이면서 홀 직경의 정밀도가 높은 홀 가공을 실현할 수 없기 때문이다.
또한, 상기 초음파를 인가하는 드릴은, 그 자체의 무게로 인해 드릴 날이 굴곡되지 않는 개수 및 배치를 갖는 다수의 드릴 날을 기판의 일측 면에 형성한 것이 바람직하다. 이것은, 드릴 자체의 무게로 인해 드릴 날이 굴곡되어 버릴 경우, 수직이면서 홀 직경의 정밀도가 높은 홀 가공을 실현할 수 없기 때문이다.
구체적으로, 드릴 날의 개수는 50 이상인 것이 바람직하며, 100 이상이면 더욱 바람직하다. 예컨대, 웨이퍼 일괄 콘택트 보드용으로는, 드릴의 날 갯수가 홀 가공 회수의 감소 및 드릴 제작비용의 관점에서, 500 이상인 것이 바람직하며, 1000 이상이면 더욱 바람직하다.
또한, 드릴에 의해 형성되는 홀은 피가공 기판을 관통한 관통홀이어도 좋고, 관통되지 않은 홀이어도 좋다. 관통시키지 않는 경우는, 홀에 삽입 또는 충전하는 선형상 도전체(예컨대, 와이어 등)나 금속 입자가 버텀 개구부로부터 빠져나올 일이 없기 때문에, 탈락에 대한 방지책을 마련할 필요가 없다. 관통시키지 않는 경우는, 연마에 의해 비관통부를 제거하여 선형상 도전체(예컨대, 와이어 등)나 금속 입자를 노출시킨다. 관통시키는 경우는, 버텀 개구부의 직경을 선형상 도전체나 금속입자의 직경보다 작게 하여, 선형상 도전체나 금속 입자가 버텀 개구부로부터 빠져나오지 않도록 하거나, 점성이 높은 페이스트 형상물에 선형상 도전체나 금속 입자를 혼재시켜 홀에 흘려넣는 방법을 채용하는 것도 고려해 볼 수 있다. 물론, 관통홀 형성후에 일측을, 시트재나 고점도의 액체 코팅제 등으로 막아두어도 좋다.
또한, 드릴에 초음파를 인가하여 다수의 홀을 형성하기 전의 피가공 기판의 표면 조도를, 최대 높이 Rmax로 2㎛이하가 되도록 함으로써, 초음파를 인가하여 다수의 홀을 일괄 형성할 때, 피가공 기판의 표면에 존재하는 크랙이나 상처 등으로 인해 발생하는 금이나 깨짐(파손)의 발생을 효과적으로 감소시킬 수 있다. 바람직한 표면 조도는, 산술 평균 조도 Ra로 0.2㎛이하, 더욱 바람직하게는, Ra로 0.1㎛이하인 것이 바람직하다. 또한, 상기한 산술 평균 조도 Ra는 JIS B601-1994로 정의되어 있는 측정방법에 따라 측정한 것이다.
또한, 드릴에 초음파를 인가하여 다수의 홀을 형성하기 전의 피가공 기판의 표면을 상기한 표면조도로 만들기 위해, 연삭 가공이나 연마 가공을 실시함으로써, 피가공 기판 표면에 존재하는 크랙이나 상처를 적극적으로 없앨 수 있음과 동시에, 초음파를 인가하여 다수의 홀을 일괄 형성할 때, 효과적으로 금이나 깨짐(파손)을 감소시킬 수 있다는 이점이 있다. 또한, 초음파로서는 수 ㎑~수 백㎑의 주파수를 갖는 초음파를 사용할 수 있다.
구성 7이나 구성 8의 발명과 같이, 진동으로 선형상 도전체(예를 들면, 와이어 등)(구성 7)나 금속미립자(구성 8)를 홀 형성 기판의 각 홀에 삽입하면, 모든 홀에 선형상 도전체나 금속 미립자가 자동적으로 삽입되는 것을 알 수 있다. 이 경우의 진동은, 수 ㎐ 내지 수 십㎐이다. 따라서, 선형상 도전체나 금속 미립자 삽입 공정의 극단적인 비용 절감이 가능함을 알 수 있다. 특히, 선형상 도전체나 금속 미립자를 삽입하는 관통홀의 수가 여러 개일 경우, 본 구성의 효과는 대단히 크다. 관통홀의 개수가 많아짐에 따라서, 1홀마다 위치결정을 하여 선형상 도전체나 금속미립자를 삽입하는 방법에서는, 비용이 증대하여 경제적인 면에서 실현이 불가능하다.
모든 구멍에 선형상 도전체가 자동적으로 원활히 삽입된다는 관점에서 보았을 때, 선형상 도전체의 직경은, 홀 직경의 90% 이하로 하는 것이 바람직하고, 85% 이하이면 더욱 바람직하며, 80% 이하로 하면 더욱더 바람직하다.
마찬가지로, 선형상 도전체의 길이는, 홀의 깊이와 동일한 정도로 하는 것이 바람직하고, 홀의 깊이보다 약간 긴 정도로 하면 더욱 바람직하며, 홀 깊이의 1.1배 정도로 하면 더욱더 바람직하다.
선형상 도전체의 재질은, 모든 홀에 선형상 도전체가 자동적으로 원활히 삽입되는 재질인 것이 바람직하다.
또한, 진동이 아니라, 수 ㎑이상의 주파수를 갖는 초음파에 의해 진동시켜 선형상 도전체를 삽입시키는 것도 가능하다. 확실성의 관점에서 보았을 때, 초음파 진동이 바람직하다는 것이 판명되었다.
또한, 구성 9에 기재된 발명과 같이, 상기 구성 1~8에서 얻어진 홀 형성 기판을 이용하여, 상기 도전성 부재를 고정된 홀 형성 기판을 표면연마하여, 마주보는 양면에 상기 도전성 부재를 노출시킴으로써, 상기 기판의 표면과 이면을 도전성 부재로 통전시킨 관통홀 형성 기판을 얻을 수 있다.
또한, 상기 구성 9에서, 상기 도전성 부재를 융착 및/또는 고정시킨 후, 상기 기판의 일면 또는 양면을 연마하는 공정을 가짐으로써, 도전성 부재의 금속면을 노출시킬 수 있어, 산화피막의 문제 등을 회피할 수 있다. 또한, 연마에 의해, 선형상 도전체의 단부(홀로부터 불거져 나온 부분)을 제거함으로써, 선형상 도전체의 길이를 조정하는 등의 번잡한 작업이 불필요해진다. 또한, 연마에 의해, 기판의 평탄성 부여 또는 평탄성 향상이 가능하다. 그리고, 연마에 의해 기판 표면과 도전성 부재의 단면을 동일면으로 하면, 다른 방법에 의해 동일면으로 한 경우에 비해 면동일의 레벨이 높기 때문에, 배선층의 형성이나, 배선층과의 접속성의 면에서 유리하다.
연마량은 한쪽 면당, 제조 비용의 관점을 고려하였을 때, 1㎜이하가 바람직하며, 0.5㎜이하이면 더욱 바람직하다. 연마후의 기판 표면은 최대 높이 Rmax로 2㎛이하이며, 바람직하게는 0.2㎛이하이다. 이와 같이, 평탄한 표면을 갖는 기판, 특히, 유리 기판은, 그 표면에 두께가 얇은 배선층을 형성하더라도 배선층에 단선 등이 발생하지 않는다는 이점이 있다.
구성 10에 기재된 발명에서는, 구성 9에 기재된 염가의 관통홀 형성 기판을 이용하여, 적어도 한쪽 면 상에 노출된 도전성 부재에 배선층을 형성함으로써, 저렴한 배선기판을 실현할 수 있다.
구성 10에서, 배선층은 단층 또는 다층으로 형성할 수 있다. 또한, 배선층은, 어느 한쪽의 면, 또는 양쪽 면에 형성할 수 있다. 배선층을 양쪽 면에 형성한 경우는, 양면 배선 기판이 된다. 배선층에는, 배선이나 전극이 포함된다. 배선층의 형성에는, 포토리소그래피법, 빌트업법(다층의 경우), 프린트법 등과 같은 공지의 배선 또는 다층 배선 기술이 이용된다.
구성 10에 기재된 배선기판은, 관통홀의 개수가 다수(예를 들면, 200이상)인 경우, 웨이퍼 일괄 콘택트 보드용의 다층 배선 기판으로서 특히 적합하다.
구성 11에 기재된 발명의 웨이퍼 일괄 콘택트 보드에서는, 양면 배선 기판의 모재(母材)인 관통홀 형성 기판이 낮은 열팽창 및 높은 표면 평탄성을 가질 필요가 있다. 웨이퍼와 전면적으로 콘택트하여, 통전/검사하기 위해서이다. 양면 배선 기판의 모재인 관통홀 형성 기판의 열팽창률은 15ppm이하인 것이 바람직하다. 양면 배선 기판의 모재인 관통홀 형성 기판 전체에 걸친 표면 평탄성은 40㎛이하인 것이 바람직하다.
본 발명의 웨이퍼 일괄 콘택트 보드에서는, 양면 배선 기판의 모재로서, 피치가 좁고 가느다란 관통홀을 높은 정밀도로 전체면에 다수 형성한 관통홀 형성 기판을 이용할 필요가 있다. 어느 정도 이상의 전송특성(프로브 검사나 특정의 번인 검사에 필요한 고주파 전송 특성)을 만족시키기 위해서이다.
본 발명에서는, 반도체 소자 등의 피검사 전극과의 대응을 도모할 목적으로, 피치가 좁고 가느다란 관통홀을 기판 전체면에 다수 형성한다.
본 발명에서는, 웨이퍼의 전체면에 콘택트하여, 어느 정도 이상의 전송특성(프로브 검사나 특정의 번인 검사에 필요한 고주파 전송 특성)을 만족시키기 위한 웨이퍼 일괄 콘택트 보드의 제작을 가능케 할 목적으로, 피치가 좁고 가느다란 관통홀을 기판 전체면에 다수 형성한다.
본 발명에서는, 웨이퍼 일괄 콘택트 보드의 주요부를 구성하는 양면 배선 기판(다층 양면 배선 기판이 바람직하다)에 있어서의 표면측의 각 칩에 대응하여 표면측에 형성된 전극과 관통홀을 통해 통전되어 있는 이면의 패드전극은, 기본적으로 웨이퍼상의 칩 상부 근방에 형성되고 외부로의 통전은 거의 수직이거나 혹은 최단 경로로 연결되는 구조로 하는 것이 바람직하다. 즉, 이면 패드는 각 칩상의 전극에 대해 최단 위치에 형성하는 것이 바람직하다.
본 발명에서는, 상기 관통홀 형성 기판은 피검사물 디바이스의 종류가 변화하더라도 대응이 가능하도록, 기판 전체면에 도전성 관통홀이 표준화된 소정의 위치에 형성되어 있는 것이 바람직하다. 이와 같이 함으로써, 비용적으로 저렴하게 제조할 수 있다. 예를 들면, 관통홀은 기판 전체면에 방사상, 또는 동심원형상, 또는 어레이(array) 형상으로 형성할 수 있다.
웨이퍼 일괄 콘택트 보드로서는, 기판 사이즈가 적어도 웨이퍼 사이즈이상인 것이 바람직하다. 기판의 두께는, 기계적 내구성을 확보하면서, 정확하게 관통홀을 형성하기 위해, 2~7㎜정도인 것이 바람직하다. 관통홀의 개수는 기판에 실장되는 저항, 콘덴서 등의 칩 소자의 갯수와 관련하여 정해지며, 칩 소자의 갯수×2(예를 들면, 1000 이상)인 것이 바람직하다. 관통홀의 피치는 관통홀 간의 기계적 내구성이 확보되는 범위내에서 3㎜의 피치 이하인 것이 바람직하고, 관통홀의 직경은 0.1~0.5㎜φ인 것이 바람직하다.
웨이퍼 일괄 콘택트 보드에는, 웨이퍼 일괄 번인 검사용 보드, 웨이퍼 일괄 프로브 검사용 보드, 웨이퍼 일괄 최종검사용 보드가 포함된다.
또한, 이와 같은 기판 전체면에 다수의 관통홀을 형성한 관통홀 형성 기판을 이용하여 제작한 웨이퍼 일괄 콘택트 보드는, 종래에는 얻을 수 없었다. 즉, 기판 전체면에 다수의 관통홀을 형성한 관통홀 형성기판을 이용하고 있는 것이 특징이다.
또한, 구성 12에 기재된 발명과 같이, 복수의 도전성 부재를 복수의 구멍내에 매설한 구성을 구비한 기판에 있어서, 상기 기판은 유리재료에 의해 형성되며, 상기 도전성 부재를 매설한 표면은 최대 높이 Rmax로 2㎛이하의 표면조도를 갖도록 연마되어 있는 기판으로 함으로써, 기판의 표면상에 형성하는 배선층의 단선 등을 방지할 수 있다. 특히, 배선층의 막두께가, 배선층으로서의 기능을 갖는 막두께 이상이면서 5㎛이하로 얇은 경우에, 구성 12의 기판은 특히 유효하다.
[관통홀 형성 기판의 제작방법 A]
공정(1) : 저팽창 유리기판의 준비
도 1의 (1)에 도시된 바와 같이, 예를 들면 HOYA에서 제조한 저팽창 유리기판 NA45(사이즈: 230㎜×230㎜, 두께: 5㎜)와 같은 저팽창 유리기판(1)을 준비한다(또한, 상기 저팽창 유리기판(1)의 표면조도는 Ra로서 0.2㎛이하였다. 표면조도는, 촉침식 표면조도계(상품명: 텐콜 P2, 텐콜 인스트루먼트사 제조)로 측정).
또한, 상기 저팽창 유리기판 NA45의 점성 커브(온도 vs 점도(log))는, 도 3의 특성을 가지고 있다. 이 점성 커브로부터, 유리의 점성이 104~1011 푸아즈가 되는 온도 범위는 710℃~1175℃임을 알 수 있다.
공정(2) : 초음파 드릴 가공
편평한 105㎜×105㎜의 사이즈이며, 3㎜의 두께를 갖는 스테인리스 기판(2)에, 피치가 3㎜, 직경이 0.5㎜인 나사구멍을 어레이 형상으로 3×30=합계 900개를 형성하고, 여기에, M0.5의 나사(길이 8㎜)를 모두 삽입하여 드릴(3)을 구비한 드릴 지그를 형성한다. 그리고, 드릴 지그(3)를 형성하는 드릴(3)은 스테인리스, 철, 텅스텐 등에 의해 형성되어 있다.
침봉형상의 드릴(3)을 드릴 지그를 도 1의 (2)에 도시한 바와 같이, 유리 기판(1)상에 올려놓은 상태에서, 연마제(4)를 물에 녹여, 유리 기판(1)과 드릴(3) 사이에 공급하면서 38㎑의 초음파에 의해 가공을 실시한다(도 1의 (2)참조).
공정(3) : 초음파 가공에 의해, 드릴(3)과 거의 동일한 직경의 구멍(5)을 깊이 4.5㎜로 형성한다. 실제로는, 스테인리스판의 위치를 어긋나게 하여 4회 가공함으로써, 900×4=합계 3600개의 구멍(5)을 정확하게, 어레이 형상으로 형성한다. 그런 다음, 연마제를 씻어낸다(도 1의 (3)참조).
공정(4) : 선형상 도전체(와이어)의 삽입
도 1의 (4)에 도시한 바와 같이, 유리 기판(1)상에 다수의 텅스텐제 와이어(6)(직경0.4φ×길이 5.5㎜)를 올려놓고, 도 1의 (2)와 동일한 초음파 진동을 부여하면, 구멍속에 와이어(6)가 자동적으로 일괄 삽입된다.
또한, 텅스텐 와이어를 이용하면, 모든 구멍에 와이어(6)가 자동적으로 원활하게 삽입될 수 있으며, 또한, 회수 및 재활용이 가능하므로 환경 대응의 면에서도 우수하다.
공정(5) : 유리 기판의 가열에 의한 와이어의 융착
와이어(6)가 모든 구멍에 삽입되어 있는 것을 확인한 후, 쓸모없는 와이어(6)를 제거하고, 구멍에 세워진 와이어(6)의 상부에 편평하게 연마된 카본, 혹은 내열성이 1200℃이상인 재질로 된 판(7; 사이즈: 250㎜×250㎜, 두께: 30㎜)을 올려놓고, 그대로 유리 기판을 편평한 테이블 상에 올려놓고, 질소분위기 중에서 800℃(유리의 점성이 108 푸아즈가 되는 온도)로 가열한다(도 1의 (5)참조).
이 때, 유리는 연화되고, 와이어(6)는 카본판(7) 자체의 무게로 인해, 연화된 유리 내부(구멍의 바닥부)에 삽입되며, 또한 와이어(6)가 삽입된 유리의 가공 구멍과 융착하여, 와이어(6)가 밀착, 고정된다.
이 때, 와이어(6)는, 유리 기판에 형성된 구멍의 바닥부에 0.5㎜의 두께로 남은 유리 내부에 삽입된다. 와이어(6)가 반드시 구멍의 바닥부로부터 돌출될 필요는 없다. 또한, 공정 (5)에서, 와이어(6)의 가압은 생략해도 된다.
공정(6) : 유리 기판의 냉각·열수축에 의한 와이어의 고정
와이어(6)의 직경은 관통홀의 직경보다도 작다. 유리를 연화시켜 냉각하면, 관통홀이 수축하여, 와이어(6)가 견고히 고정된다. 이후, 와이어가 부착된 유리 기판을 실온까지 냉각한다(도 1의 (6)참조).
공정(7) : 양면 연마 가공(와이어의 양단부를 유리 기판 표면에 노출시키는 공정)
상기 와이어가 부착된 유리 기판의 양면을 평탄하게 연마하여, 와이어(6)를 유리 기판의 표면과 이면에 완전히 노출시킨다.
이 때, 와이어(6)가 노출된 면과, 유리 기판(1)의 표면 및 이면은 거의 일치되도록 연마할 필요가 있다. 이 때의 표면조도는 최대 높이 Rmax로 0.2㎛이하였다.
이후, 연마된 표면을 잘 세정함으로써, 유리 기판(1)의 표면 및 이면이 관통홀내에 삽입된 와이어(6)를 통해 전기적으로 접속가능하게 되어 있는 관통홀 형성 기판(10)이 완성된다(도 1의 (7)참조).
이 때, 관통홀 형성 기판(10)의 판두께는 약 4㎜였다.
[관통홀 형성 기판의 제작방법 B]
공정(1) : 저팽창 유리기판의 준비
도 2의 (1)에 도시된 바와 같이, 예를 들면 HOYA에서 제조한 저팽창 유리기판 NA45(사이즈: 230㎜×230㎜, 두께: 5㎜)와 같은 저팽창 유리기판(1)을 준비한다(또한, 상기 저팽창 유리기판(1)의 표면조도는 Ra로 0.2㎛이하였다. 표면조도는, 촉침식 표면조도계(텐콜 P2)로 측정).
공정(2) : 초음파 드릴 가공
편평한 105㎜×105㎜의 사이즈이며, 3㎜의 두께를 갖는 스테인리스 기판(2)에, 피치가 3㎜, 직경이 0.5㎜인 나사구멍을 어레이 형상으로 3×30=합계 900개를 형성하고, 나사구멍에 M0.5의 나사(길이 8㎜)를 모두 삽입하여 스테인리스제 드릴(3)을 형성한다. 이와 같이 하여, 도 1의 (2)와 같은 드릴 지그를 얻는다.
상기 드릴 지그를 유리 기판(1)상에 올려놓는 한편, 연마제(4)를 물에 녹여, 유리 기판(1)과 드릴(3) 사이에 공급하면서 38㎑의 초음파를 인가하여 가공을 실시한다(도 2의 (2)참조).
공정(3) : 초음파 가공에 의해, 드릴(3)과 거의 동일한 직경의 구멍(5)을 깊이 4.5㎜로 형성한다. 실제로는, 드릴 지그를 구성하는 스테인리스판(2)의 위치를 어긋나게 하여 4회 가공함으로써, 900×4=합계 3600개의 구멍(5)을 정확하게, 어레이 형상으로 형성한다. 그런 다음, 연마제를 씻어낸다(도 2의 (3)참조).
또한, 상기 (1)~(3)의 공정은 상기 제작방법 A와 동일하다.
공정(4) : 금속 미립자의 삽입
본 제작방법에서는 와이어 대신에, 금속 미립자(8)를 이용하였다. 금속 미립자(8)는 진동을 부여하면, 구멍 속에 금속 미립자(8)가 자동적으로 일괄삽입된다(도 2의 (4)참조). 여기서, 금속 미립자(8)는, 땜납, 텅스텐, 구리, 니켈, 금, 은 등의 금속미립자, 또는 그 합금의 미립자, 혹은, 표면을 금도금한 니켈 등의 금속입자를 사용할 수 있다. 어떠한 경우에도, 금속 미립자(8)는 구멍 직경의 1/10이하의 입자 직경을 갖는 것이 바람직하다. 입자 직경이 다른 금속 미립자를 혼합하여 사용하면, 구멍내에서의 금속 미립자의 충전밀도를 높일 수 있다.
또한, 금속 미립자(8) 대신에, 금속입자 등을 분산제(접착제나 수지 등)에 분산시킨 것 등을 구멍속에 충전하는 방법을 이용해도 좋다. 이 경우, 드릴 가공 구멍은 완전히 관통시키는 쪽이, 분산제에 분산시킨 금속입자를 완전히 구멍에 충전시킬 수 있다.
공정(5) : 유리 기판의 가열에 의한 금속입자의 융착·고정
금속 미립자(8)가 모든 구멍에 삽입되어 있는 것을 확인한 후, 쓸모없는 금속 미립자(8)를 제거하고, 구멍으로 들어간 금속 미립자(8)의 상부에 편평하게 연마된 카본, 혹은 내열성이 1200℃이상인 재질로 된 판(7)을 올려놓고, 그대로 유리 기판을 편평한 테이블 상에 올려놓고, 질소분위기 중에서 1050℃(유리의 점성이 105 푸아즈가 되는 온도)로 가열한다(도 2의 (5)참조). 가열중에, 금속 미립자(8)는 용융되어도 좋고, 용융되지 않더라도 관통홀내에 고정되면 된다.
금속 미립자(8)의 입자직경은, 관통홀의 직경보다도 작기 때문에, 유리를 연화시키면 융착에 의해 금속 미립자(8)가 충분히 고정되고, 또한 가열후의 냉각으로 인한 열수축으로 금속 미립자(8)가 견고히 고정된다.
또한, 공정 (5)에서, 금속 미립자의 가압은 생략해도 좋다.
공정 (6) : 이후, 쓸모없는 금속 미립자를 제거하고, 금속 미립자를 관통홀에 충전시킨 유리 기판을 실온까지 냉각한다(도 2의 (6)참조).
공정(7) : 양면 연마 가공
상기 금속 미립자(8)를 관통홀에 충전시킨 유리 기판의 양면을 평탄하게 연마하여, 금속 미립자(8)의 양단부를 유리 기판(1)의 표면과 이면에 완전히 노출시킨다.
이 때, 금속 미립자(8)의 노출된 면과, 유리 기판(1)의 표면 및 이면은 거의 일치되도록 연마할 필요가 있다. 연마후의 유리 기판(1)의 표면 및 이면은 최대 높이 Rmax로 0.2㎛이하였다.
연마 후, 표면 및 이면을 세정함으로써, 유리 기판(1)의 표면 및 이면이 관통홀내에 삽입된 금속 미립자(8)를 통해 전기적으로 접속된 관통홀 형성 기판(10)을 얻을 수 있다(도 2의 (7)참조).
이 때, 관통홀 형성 기판(10)의 판두께는 약 4㎜였다.
공정 (7)에서는, 금속 미립자(8) 대신에, 금속입자 등을 분산제에 분산시킨 것을 사용한 경우, 불거져 나온 분산제 및 금속입자 등의 도전성 부재를 연마에 의해 제거함과 동시에, 기판의 평탄화 가공을 실시할 수 있다.
[양면 배선기판의 제작]
상기의 방법에 의해 형성한 관통홀 형성 기판(코어 기판) A 또는 B를 이용해서, 그 양면에 배선층을 형성하여, 양면 배선판을 제작한다.
또한, 관통홀 형성 기판의 전체면에 형성된 관통홀(예를 들면, 3600개)은, 전부 이용할 필요없이, 용도에 따라 일부만을 이용할 수 있다. 구체적으로는, 이용할 관통홀 상부를 배선이 지나도록 설계하고, 이용하지 않을 관통홀 상부는 배선이 지나지 않도록 설계한다.
표면과 이면을 통전시킬 필요가 있는 배선은, 가장 가까운 관통홀을 통해 접속되도록, 배선을 설계하는 것이 바람직하다. 또한, 표면과 이면의 배선 길이가 가능한 한 짧아지도록, 관통홀 형성 위치(및 갯수)나 배선을 설계하는 것이 바람직하다.
관통홀 형성 기판(코어 기판) A 또는 B의 양면에, 스퍼터법 혹은 도금법에 의해 배선층을 형성한다. 구체적으로는, 스퍼터법에 의해 Cr막을 약 300옹스트롬, Cu막을 약 2.5㎛, Ni막을 약 0.3㎛의 막두께로 순차 형성하여 Cr/Cu/Ni배선층을 형성한다.
다음으로, 배선의 설계에 따라, 소정의 포토리소그래피 공정(레지스트 코팅, 노광, 현상, 에칭)을 수행하여, Cr/Cu/Ni배선층을 패터닝하여 관통홀 형성 기판의 양면에 배선 패턴이 형성된 양면 배선 기판을 제작하였다.
[다층 양면 배선 기판의 제작]
다음으로, 1층째의 배선 패턴상에 감광성 폴리이미드 전구체를 스피너 등을 이용하여 10㎛의 두께로 도포하여, 폴리이미드 절연막을 형성하고, 이 폴리이미드 절연막에 콘택트 홀을 형성한다. 구체적으로, 콘택트 홀은 도포된 감광성 폴리이미드 전구체를 80℃에서 30분간 베이킹하고, 소정의 마스크를 이용하여 노광, 현상하여 형성하였다.
이어서, 상술한 바와 같이 하여 콘택트 홀이 형성된 폴리이미드 절연막상에 Cr/Cu/Ni배선층을 형성하고, 상술한 바와 같이 Cr/Cu/Ni배선층을 패터닝하여 2층째의 배선 패턴을 형성함으로써, 관통홀 형성 기판의 양면에 2층의 배선 패턴을 형성한 다층 양면 배선 기판을 얻었다.
또한, 다층 양면 배선 기판의 배선층의 막재료, 절연층의 재료, 배선층 및 절연층의 층수, 막두께 및 다층 양면 배선 기판의 제조방법은, 상술한 것에 한정되지 않는다.
배선층의 막재료로서는, 상술한 Cr/Cu/Ni 이외에, Cr/Cu/Ni/Au의 다층구조나, Cu/Ni/Au의 다층구조 등을 이용해도 좋다.
또한, 절연층의 재료로서는, 상술한 폴리이미드 이외에, 아크릴계 수지나 에폭시 수지 등을 들 수 있다. 그 중에서도, 팽창률이 낮고, 열이나 약품에 대한 내성이 우수한 폴리이미드가 바람직하다.
다층 양면 배선 기판의 제조 방법도, 상기에서는 양면에 동시에 배선층, 배선 패턴을 형성하였으나, 이면을 보호하면서 한쪽 면씩 배선층, 배선 패턴을 형성해도 좋다.
[웨이퍼 일괄 콘택트 보드의 제작예 1]
제작예 1의 웨이퍼 일괄 콘택트 보드는, 다층 양면 배선 기판과, 이방성의 도전성 고무 시트와, 범프가 부착된 멤브레인으로 구성되어 있다(도 4 참조).
도 4에 도시된 바와 같이, 웨이퍼 일괄 콘택트 보드(20)에서, 다층 양면 배선 기판(사이즈는 200㎜φ이상)은, 상기 방법에 의해 기판 전체면에 3600개의 관통홀을 어레이 형상으로 형성한 코어 기판 A 또는 B를 이용하여, 그 양면에 다층의 배선층을 형성하여 제작되어 있으며, 양면의 배선은 관통홀내에 삽입된 도전성 부재(와이어, 금속 미립자 등)에 의해 전기적으로 콘택트되어 있다.
다층 양면 배선 기판의 이면측 배선에는, 외부로부터 전기를 끌어오는 배선 및 외부와 콘택트하기 위한 패드가 형성되어 있다. 그 패드 부분에 예를 들면, 포고핀(스프링이 내장된 신축가능한 핀) 등으로 테스터에 전기적으로 접속된다. 여기서, 다층 양면 배선 기판의 주변부 뿐만아니라, 중심부를 포함한 기판 전체면에서 테스터에 전기적으로 접속되는 구조가 특징적이다.
다층 양면 배선 기판의 표면측 배선은, 전기 신호를 흘려보내기 위한 배선과, 소자(칩 저항이나 칩 콘덴서 등)와, 피검사 대상인 웨이퍼 상에 형성된 패드전극에 대응한 패드 전극이 형성되어 있다. 그리고, 쿠션성이 있는 이방성의 도전성 시트를 중간층으로 끼우고, 폴리이미드 필름 등의 표면과 이면에 고립 패드 및 고립 범프를 형성하여 이루어진 범프 부착 멤브레인(표면과 이면의 고립 패드/고립 범프 사이는 비어를 통해 전기적으로 연결되어 있다)의 범프를 통해, 웨이퍼상의 패드 전극과 접속하는 구성으로 되어 있다.
도 4에 도시한 다층 양면 배선 기판은, 기본적으로는 웨이퍼상에 형성된 칩에 대응하여 1칩당 균등하게 관통홀이 형성되도록, 필요한 구멍의 개수와 피치로 관통홀이 복수개 형성되어 있으며, 이면에는 표면측의, 웨이퍼상에 형성된 패드에 대응하는 패드보다 피치가 넓고 적은 패드가 형성되어 있으나, 이면 전체에 관통홀이 형성되어 있는 것이 특징이다. 표면측의 각 칩에 대응하는 관통홀을 통해 연결되어 있는 이면의 패드전극은, 기본적으로 웨이퍼 칩의 상부 근방에 형성되며 외부로의 통전은 거의 수직이거나 혹은 최단 경로로 연결된다.
이 코어 기판은, 피검사물 디바이스의 종류가 변화하더라도 대응이 가능하도록, 기판 전체면에 도전성 관통홀(관통홀내에 도전성 부재가 삽입되어 기판의 표면과 이면이 전기적으로 접속가능하게 되어 있는 관통홀)이 소정의 위치에 형성되어 있으며, 표준화되어 있다. 이와 같이 함으로써, 비용적으로 저렴하게 제조할 수 있다.
상기 관통홀은, 코어 기판 전체면에 방사상, 동심원형상, 혹은 어레이 형상으로 형성되어 있으며, 그 전체가 와이어, 금속미립자, 또는 도전성 페이스트, 납땜 금속 등이나 혹은 도금 금속에 의해 매립되어 있다. 기판의 구멍과 그 도전성 물질 사이에 틈새가 있는 경우(예를 들면, 금속 미립자를 충전한 경우)는, 수지 등의 비도전성 물질로 틈새를 밀폐시켜도 된다.
코어 기판 재료는 고온에서 사용하므로, 내열성이 있고 위치 정밀도가 저온 및 고온에서 우수할 필요가 있기 때문에, 열팽창률이 15ppm이하(나아가서는, 실리콘과의 열팽창률 차이가 13.82ppm이하)일 필요가 있으며, 10ppm이하이면 바람직하고, 5ppm이하이면 더욱 바람직하다. 이와 같은 재료로서는, 예를 들면, 재질로서, Si, 알루미나, SiC, SiN 등의 세라믹스, 파이렉스, 석영 유리, 알루미노보로실리케이트 유리, 코닝 7059, HOYA에서 제조한 NA40, 45 등의 저팽창 유리를 들 수 있다. 코어 기판 재료는, 반드시 절연성 재료일 필요는 없다. 다만, 저팽창 금속(Ni합금 등)이나 상기 Si, SiC와 같은 반도체를 코어 기판 재료로서 이용하는 경우에는, 관통홀 내부를 산화물, 수지 등으로 절연하고 나서, 관통홀 내부의 도전성 재료를 매립할 필요가 있다. 이와 같이, 절연성 기판을 이용하지 않는 경우, 표면을 절연화한 다음 배선을 형성할 필요가 있는데, 반대로 코어 기판의 도전성을 이용하여 코어 기판 자체에 어스접속함으로써, 고주파 특성 및 저잡음 특성이 우수한 다층 배선 기판을 얻을 수 있다. 이 경우, 코어 기판의 내부 도전 부분(관통홀 내부를 절연하지 않고, 도전성 재료를 매립한 부분)에 배선의 GRD를 통전시키는 것은 말할 것도 없다.
또한, 코어 기판 재료가 감광성 유리인 경우, 감광성 유리 기판에 마스크를 통해 다수의 구멍을 형성하는 부분에 잠상이 형성되도록 노광하고, 상기 노광된 부분을 결정화시켜, 결정화된 영역을 용해제거하여 다수의 구멍을 형성하여 코어 기판으로 하여도 좋다. 이 경우, 한층 피치가 좁고 가느다란(관통홀의 직경이 작은) 구멍을 정밀도높게 일괄 형성할 수 있다.
이방성의 도전성 시트는, 수직 방향으로 도전성을 갖도록 형성되어 있으며, 고무 등의 탄성체에 와이어가 수직방향으로 매립되어 있는 구조를 채용해도 좋고, 금속 등의 도전성 입자가 일면에 혹은 국부적으로 매립된 구조를 채용해도 좋다.
범프가 부착된 멤브레인 구조는, 예를 들면, 폴리이미드 필름의 이면에 구리로 된 고립 패드가 형성되어 있고, 그 표면측 면에는 포토리소그래피법에 의한 금속 패드가 형성되거나, 도금 등에 의한 범프가 형성되어 있어도 좋으나, 이면의 고립 패드와 표면측의 패드 또는 범프는 필름 내부를 통해 서로 통전되어 있다. 상기 가요성 필름의 구조는 표면과 이면이 반대여도 좋다. 범프가 부착된 멤브레인은 가요성을 가지고 있으나, 반드시 쿠션성을 가지고 있어야 하는 것은 아니다.
[웨이퍼 일괄 콘택트 보드의 제작예 2]
제작예 2의 웨이퍼 일괄 콘택트 보드는, 다층 양면 배선 기판과, 스프링성을 갖는 미소한 콘택트 프로브로 구성되어 있다(도 5).
도 5에 도시된 바와 같이, 웨이퍼 일괄 콘택트 보드(20)에서의 다층 양면 배선 기판의 표면측 패드전극은, 스프링성을 (재질적으로, 혹은 구조적으로) 갖는 미소한 콘택트 프로브(침) 등을 통해, 웨이퍼상의 패드전극과 접속하는 구성으로 할 수 있다. 여기서, 스프링성을 갖는 침 등의 선재(線材)는, 다층 양면 배선 기판의 표면측 패드전극과, 납땜, 열융착, 및 기타의 방법에 의해 기계적, 전기적으로 접합된다. 예를 들면, 와이어 본딩 기술을 응용하여 금속 와이어를 접합하여도 좋고, 마이크로 머신 기술을 응용하여 형성한 미세한 침을 납땜 등의 기술을 이용하여 접합하여도 좋다.
다층 양면 배선 기판의 표면측 패드전극은, 직접 웨이퍼상의 패드전극과 접속하는 구성으로 할 수도 있다.
다층 양면 배선 기판의 표면측 패드전극은, 이방성 탄성 시트 등의 가소성 등의 반복적인 콘택트가 가능한 이방성 부재를 통해, 웨이퍼상의 패드 전극과 접속하는 구성으로 할 수도 있다.
다층 양면 배선 기판의 표면측 패드 전극상에 또는 패드 전극 자체를, 도전성 압축재료(예를 들면, 땜납 볼, Au 등)와 같은 유연한 재료를 이용한 범프(볼록한 형상의 전극)을 형성하여, 영구 콘택트(1회 한정 콘택트) 또는, 반복 내구성이 별로 없는 부재를 형성, 혹은 별도로 형성시켜(끼워넣어), 피측정 디바이스, 소자 등의 전극과 접속하는 구성으로 할 수도 있다.
기타의 사항에 관해서는, 상기 웨이퍼 일괄 콘택트 보드의 제작예 1과 동일하다.
또한, 상기 웨이퍼 일괄 콘택트 보드의 제작예 1, 2에서는, 다층 양면 배선 기판으로 하였으나, 다층이 아니어도, 코어 기판의 표면과 이면에 단층으로 형성된 양면 배선 기판이어도 좋음은 말할 것도 없다.
본 발명의 관통홀 형성 기판의 제조방법에 의하면, 기판에 형성한 홀(구멍)에 도전성 부재를 삽입 또는 충전한 다음, 기판의 연화 온도 이상이면서 기판 형상이 유지될 수 있는 온도 이하로 상기 기판을 가열함으로써, 융착에 의해 도전성 부재를 충분히 고정시킬 수 있다. 또한, 가열후의 냉각으로 인한 열수축에 의해 도전성 부재를 견고하게 고정시킬 수 있다. 또한, 융착 및 열수축에 의해 틈새없이 밀봉되게 되므로, 부식에 대한 내성 등을 향상시킬 수 있다. 또한, 융착 및/또는 열수축에 의해 상기 도전성 부재를 고정시키기 때문에, 관통홀의 갯수가 많은 경우라 하더라도, 한 번에 고정이 가능하다. 또한, 진동으로 와이어를 삽입함으로써, 와이어 삽입 공정의 극단적인 저비용화가 가능해진다.
또한, 본 발명의 관통홀 형성 기판의 제조방법에 의하면, 피가공 기판의 한쪽 면에 다수의 드릴을 등간격으로 배치하고, 이 드릴에 초음파를 인가하여 상기 피가공 기판에 다수의 구멍을 일괄적으로 형성하므로, 다수의 구멍을 갖는 관통홀 형성 기판의 저비용화를 실현할 수 있다. 따라서, 상기와 같은 저렴한 관통홀 형성 기판을 이용하여, 염가의 양면 배선 기판을 실현할 수 있게 된다.
본 발명에 의하면, 상기 각 발명을 조합함으로써, 피치가 좁고 가늘며 높은 위치 정밀도를 갖는 관통홀을 기판 전체면에 다수 형성한 정밀도 높고, 열팽창률이 낮으며, 표면 평탄성이 양호한 관통홀 형성 기판을 저렴하게 실현할 수 있다.
본 발명의 웨이퍼 일괄 콘택트 보드의 제조방법에 의하면, 고주파 용도의 웨이퍼 일괄 콘택트 보드를 실현할 수 있다.

Claims (12)

  1. 다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정을 가지는 것을 특징으로 하는 홀 형성 기판의 제조방법.
  2. 제 1항에 있어서, 상기 도전성 부재 고정 공정은, 상기 홀 형성 기판의 연화점 온도 이상이며, 기판 형상이 유지될 수 있는 온도 이하로 상기 홀 형성 기판을 가열함으로써, 상기 각 홀에 상기 도전성 부재를 융착시키는 공정을 포함하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
  3. 제 1항에 있어서, 상기 도전성 부재 고정 공정은, 상기 홀 형성 기판의 연화점 온도 이상이며, 기판 형상이 유지될 수 있는 온도 이하로 상기 홀 형성 기판을 가열하는 공정과, 상기 홀 형성 기판의 가열 후에 냉각을 함으로써, 상기 기판을 열수축시키는 공정을 포함하며, 이에 따라, 상기 도전성 부재를 각 홀에 고정시키는 것을 특징으로 하는 홀 형성 기판의 제조방법.
  4. 제 1항에 있어서, 상기 홀 형성 기판은 유리 재료로 이루어지며, 상기 도전성 부재 고정 공정에서는, 유리의 점도가 104~1011 푸아즈(poise)가 되도록, 상기 홀 형성 기판을 가열하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
  5. 제 1항에 있어서, 피가공 기판과, 복수의 드릴을 심어 설치한 드릴 지그를 준비하고, 상기 피가공 기판의 일측 표면에, 상기 복수의 드릴을 갖는 드릴 지그를 접촉시킨 상태에서, 상기 드릴 지그를 진동시킴으로써, 복수의 홀을 일괄적으로 형성하여, 상기 홀 형성 기판을 형성하는 공정을 더 구비하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
  6. 제 5항에 있어서, 상기 드릴 지그에는 초음파를 부여하여, 복수의 홀을 일괄 형성하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
  7. 제 1항에 있어서, 상기 도전성 부재를 매설하는 공정은, 상기 홀 형성 기판의 각 홀의 직경보다 가느다란 직경의 선형상 도전체를 상기 홀이 형성된 상기 홀 형성 기판의 표면에 올려놓은 다음, 상기 홀 형성 기판에 진동을 부여함으로써 상기 각 홀에 상기 도전체를 삽입하여 매설하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
  8. 제 1항에 있어서, 상기 도전성 부재를 매설하는 공정은, 상기 도전성 부재로서 금속 미립자를 이용하여, 상기 금속 미립자에 진동을 가함으로써 상기 홀 형성 기판의 각 홀에 충전하고, 이에 따라 상기 도전성 부재를 매설하는 것을 특징으로 하는 홀 형성 기판의 제조방법.
  9. 다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정과, 상기 도전성 부재가 고정된 홀 형성 기판을 표면연마하여, 마주보는 양면에 상기 도전성 부재를 노출시키는 공정을 가지는 것을 특징으로 하는 관통홀 형성 기판의 제조방법.
  10. 다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정과, 상기 도전성 부재가 고정된 홀 형성 기판을 표면연마하여, 마주보는 양면에 상기 도전성 부재를 노출시키는 공정과, 상기 양면 중, 적어도 한 쪽 면상에 상기 노출된 상기 도전성 부재에 배선층을 형성하는 공정을 가지는 것을 특징으로 하는 배선기판의 제조방법.
  11. 제 10항에 기재된 배선기판을 이용하여 구성된 것을 특징으로 하는 웨이퍼 일괄 콘택트 보드.
  12. 복수의 도전성 부재를 복수의 홀내에 매설한 구성을 구비한 기판으로서, 상기 기판은 유리 재료에 의해 형성되며, 상기 도전성 부재를 매설한 표면은 최대 높이 Rmax로서 2㎛이하인 표면 조도를 갖도록 연마되어 있는 것을 특징으로 하는 기판.
KR1020057002790A 2002-08-21 2003-08-20 홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드 KR101079895B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002240839 2002-08-21
JPJP-P-2002-00240839 2002-08-21

Publications (2)

Publication Number Publication Date
KR20050038018A true KR20050038018A (ko) 2005-04-25
KR101079895B1 KR101079895B1 (ko) 2011-11-04

Family

ID=31943948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002790A KR101079895B1 (ko) 2002-08-21 2003-08-20 홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드

Country Status (3)

Country Link
JP (1) JP4071768B2 (ko)
KR (1) KR101079895B1 (ko)
WO (1) WO2004019668A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019201347B3 (de) 2019-02-01 2020-06-18 Lpkf Laser & Electronics Ag Herstellung von metallischen Leiterbahnen an Glas
KR20210003040A (ko) * 2020-03-25 2021-01-11 (주)비티비엘 배터리의 고체전해질막의 제조방법 및 그에 의한 고체전해질막

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030064004A (ko) * 2002-01-25 2003-07-31 김용현 약욕제
WO2006129848A1 (ja) * 2005-06-03 2006-12-07 Intelligent Cosmos Research Institute ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫通配線基板を用いたプローブカード及びパッケージング素子
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
JP5432077B2 (ja) * 2010-07-08 2014-03-05 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
KR101817328B1 (ko) * 2011-02-01 2018-02-22 삼성전자주식회사 반도체 모듈 제조 방법
US11561243B2 (en) 2019-09-12 2023-01-24 International Business Machines Corporation Compliant organic substrate assembly for rigid probes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2529936Y2 (ja) * 1989-12-19 1997-03-26 カヤバ工業株式会社 減衰力調整装置
JPH04111799A (ja) * 1990-08-31 1992-04-13 Ikegai Corp 超音波加工機
JPH10190190A (ja) * 1996-10-31 1998-07-21 Hoya Corp 基板およびその製造方法
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
JP3865115B2 (ja) * 1999-09-13 2007-01-10 Ｈｏｙａ株式会社 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード
JP2001177011A (ja) * 1999-10-05 2001-06-29 Fujitsu Ltd 実装基板の製造方法及びそれにより製造された実装基板
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP2001160678A (ja) * 1999-12-01 2001-06-12 Hoya Corp 表裏導通基板の製造方法及び半導体実装基板の製造方法
JP2001230545A (ja) * 2000-02-15 2001-08-24 Ngk Insulators Ltd プリント回路用基板材の製造方法及びワイヤ構造体の製造装置
JP2002076614A (ja) * 2000-08-31 2002-03-15 Eiji Imamura 電子回路用基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019201347B3 (de) 2019-02-01 2020-06-18 Lpkf Laser & Electronics Ag Herstellung von metallischen Leiterbahnen an Glas
WO2020157153A1 (de) 2019-02-01 2020-08-06 Lpkf Laser & Electronics Ag Herstellung von metallischen leiterbahnen an glas
KR20210003040A (ko) * 2020-03-25 2021-01-11 (주)비티비엘 배터리의 고체전해질막의 제조방법 및 그에 의한 고체전해질막

Also Published As

Publication number Publication date
WO2004019668A1 (ja) 2004-03-04
KR101079895B1 (ko) 2011-11-04
JP4071768B2 (ja) 2008-04-02
JPWO2004019668A1 (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100385963B1 (ko) 반도체 검사장치 및 이를 이용한 반도체장치 제조방법
JP4521611B2 (ja) 半導体集積回路装置の製造方法
KR101293348B1 (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
TW480692B (en) Contact structure having silicon finger contactors and total stack-up structure using same
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
KR20010021185A (ko) 마이크로 제조 공정에 의해 형성된 콘택 구조물
WO2007029422A1 (ja) 半導体装置の検査装置及び電源供給ユニット
JPH03125448A (ja) ウエハ試験用プローブカードおよびその製造方法
KR20050085387A (ko) 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓
KR20110081122A (ko) 반도체 집적 회로 장치의 제조 방법
WO2010096714A2 (en) Probe head for a microelectronic contactor assembly, the probe head having smt electronic components thereon
KR20070083514A (ko) 동일 평면상에 있는 접착 패드를 기판에 형성하는 방법과장치
JP2005136302A (ja) 半導体集積回路装置の製造方法
JP4343256B1 (ja) 半導体装置の製造方法
KR101079895B1 (ko) 홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드
JPH08306749A (ja) プローブカードの製造方法
KR101033400B1 (ko) 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법
US20050024073A1 (en) Micro-cantilever type probe card
JP4919365B2 (ja) 半導体集積回路の製造方法
JP3735556B2 (ja) 半導体装置の製造方法及び半導体装置
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
JP2004015030A (ja) 半導体装置の製造方法
WO2009044975A1 (en) Probe card
JP2004317162A (ja) プローブカード、プローブピン及びその製造方法
JP2000171483A (ja) 半導体検査装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee