KR20050032871A - 반도체 소자 제조장치 및 제조 방법 - Google Patents
반도체 소자 제조장치 및 제조 방법 Download PDFInfo
- Publication number
- KR20050032871A KR20050032871A KR1020030068852A KR20030068852A KR20050032871A KR 20050032871 A KR20050032871 A KR 20050032871A KR 1020030068852 A KR1020030068852 A KR 1020030068852A KR 20030068852 A KR20030068852 A KR 20030068852A KR 20050032871 A KR20050032871 A KR 20050032871A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- reticle
- image
- semiconductor device
- exposure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 레티클의 오적용 및 노광량의 오설정을 용이하게 확인할 수 있는 반도체 소자 제조장치 및 제조 방법에 관한 것으로, 본 발명의 반도체 소자 제조 방법은, 반도체 소자를 제조하기 위한 사진 공정에 있어서, 웨이퍼 에지 노광 공정에서 노광을 진행하는 동안 웨이퍼에 패터닝된 레티클 아이디(ID)를 판독함과 아울러, 노광량 오설정에 의해 형성된 비정상적인 이미지를 판독함으로써, 레티클 오적용 및 노광량 오설정으로 인한 문제점을 제거한 반도체 소자 제조장치 및 제조 방법에 관한 것이다.
Description
본 발명은 반도체 소자 제조장치 및 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자에 특정 패턴을 형성하는 사진 공정에 있어서, 레티클의 오적용 및 노광량의 오설정을 용이하게 확인할 수 있는 반도체 소자 제조장치 및 제조 방법에 관한 것이다.
일반적으로, 반도체 제품을 생산하기 위해서는 매우 정밀한 반도체 제조 공정은 물론, 반도체 제조 공정을 수행하는 반도체 제조 설비를 필요로 한다.
상기 반도체 제조 설비는 크게 선행 반도체 제조 설비와 후속 반도체 제조 설비로 구분할 수 있는 바, 선행 반도체 제조 설비는 순수 실리콘 웨이퍼에 반도체 박막 패턴을 형성하기 위한 선행 공정인 사진 공정(photolithography)을 수행하고, 후속 반도체 제조 설비는 웨이퍼에 패터닝된 포토레지스트 박막을 매개로 웨이퍼에 소정의 특성을 갖는 불순물을 주입하는 이온 주입 공정, 이미 형성된 반도체 박막을 식각하여 패터닝하는 식각 공정, 웨이퍼에 소정 박막을 부가하는 증착 공정, 미세 박막 회로 패턴을 연결하는 메탈 공정 등을 수행한다.
이 중에서, 종래의 사진 공정은 도 1에 도시한 바와 같이, 포토레지스트(PR: Photoresist) 도포 단계→베이크(bake) 단계→냉각(chill) 단계→웨이퍼 에지 노광(wafer edge exposure) 단계→노광(exposure) 단계→노광후 베이크(post exposure bake) 단계→현상(develope) 단계→베이크(bake) 단계→오버레이(overlay) 검사 단계→임계치수(critical dimension) 검사 단계→검사(inspection) 단계를 포함하여 이루어진다.
그런데, 상기한 종래의 사진 공정에 의하면, 노광 단계에서 노광을 진행할 때 레티클 오적용에 따른 품질 사고가 빈번하게 발생하고, 레티클 오적용를 검사하기 위해서는 별도의 검사 장비를 이용해야 하며, 상기한 검사 장비를 이용하더라도 레티클 오적용 여부를 발견하는 것이 용이하지 않다.
따라서, 레티클 오적용이 추후에 발견된 경우에는 이미 진행된 로트(lot) 전체를 감광액 제거 공정을 거쳐야 한다.
또한, 임계치수 검사 공정을 거치지 않는 레이어, 예를 들어 N-웰, P-웰 형성을 위한 마스크 공정들은 노광량 오설정시 엄청난 손실을 초래하게 되며, 상기한 노광량 오설정은 최종 검사 단계에서도 확인이 어려운 문제점이 있다.
이에 본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명은 웨이퍼 에지 노광 공정에서 노광을 진행하는 동안 웨이퍼에 패터닝된 레티클 아이디(ID)를 판독함과 아울러, 노광량 오설정에 의해 형성된 비정상적인 이미지를 판독함으로써, 레티클 오적용 및 노광량 오설정으로 인한 문제점을 제거한 반도체 소자 제조장치 및 제조 방법을 제공함에 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은,
반도체 소자를 제조하기 위한 사진 공정에 있어서,
(A) 웨이퍼의 표면에 포토레지스트를 도포하는 단계와;
(B) 웨이퍼의 에지를 노광하는 동안 상기 웨이퍼에 패터닝된 레티클 아이디, 또는 노광량에 따라 가변하는 이미지, 또는 상기 레티클 아이디 및 이미지를 판독하는 단계와;
(C) 상기 (B)단계에서의 판독 결과에 따라 추후 공정 진행 여부를 판단하는 단계;
를 포함하는 반도체 소자 제조 방법을 제공한다.
그리고, 상기 (B)단계를 수행하기 위한 반도체 소자 제조장치는,
웨이퍼 에지 노광장치로서,
웨이퍼를 정렬하는 정렬부와;
상기 웨이퍼에 빛을 입사시키는 조명부와;
상기 웨이퍼의 특정 지역에 패터닝된 레티클 아이디, 또는 노광량에 따라 가변하는 이미지, 또는 상기 레티클 아이디 및 이미지를 판독하는 검사부;
를 포함한다.
본 발명의 바람직한 실시예에 의하면, 상기 정렬부는 웨이퍼에 형성된 노치를 감지하여 웨이퍼를 정렬하는 노치 정렬용 엘이디(LED)로 이루어지고, 판독부는 고체 촬상 소자(CCD)로 이루어진다.
그리고, 상기 이미지는 저배율에서도 판독이 용이한 마름모꼴 형상으로 형성된다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 반도체 소자 제조 방법의 개략적인 구성을 나타내는 블록도를 도시한 것이다.
본 실시예의 소자 제조 방법은 웨이퍼 에지 노광 단계에서 레티클 오적용 및/또는 노광량 오설정을 검사하고, 검사 결과에 따라 추후 공정의 진행 여부를 판단하는 것을 특징으로 한다.
즉, 본 실시예의 소자 제조 방법은, PR(Photoresist) 도포 단계→베이크(bake) 단계→냉각(chill) 단계→웨이퍼 에지 노광(wafer edge exposure)→레티클 아이디 및/또는 이미지 판독 단계를 포함한다. 그리고, 도시하지는 않았지만, 상기 판독 단계에서의 결과가 양호하다고 판단되면 추후 공정, 예를 들어 노광(exposure) 단계→노광후 베이크(post exposure bake) 단계→현상(develope) 단계→베이크(bake) 단계→오버레이(overlay) 검사 단계→임계치수(critical dimension) 검사 단계를 진행한다.
그리고, 상기 판독 단계에서의 결과가 양호하지 않다고 판단되면, 레티클을 다른 종류의 것으로 적용하거나, 또는 노광량을 재설정한 후 다시 작업한다.
도 3은 본 실시예에 따른 반도체 소자 제조장치의 개략적인 구성도를 도시한 것이고, 도 4a 내지 4c는 웨이퍼에 패터닝되는 이미지의 형상을 도시한 것이다.
도 3에서, 미설명 도면부호 10는 웨이퍼 반송 로봇(12)을 구비하며 포토레지스트 도포 공정이 진행되는 트랙 유닛(track unit)을 나타내고, 도면부호 14는 베이크 유닛(bake unit)을 나타내며, 도면부호 16은 웨이퍼 에지 노광 유닛(wafer edge exposure unit)을 나타내고, 도면부호 18는 현상 유닛(develope)을 나타낸다.
이 중에서, 상기한 웨이퍼 에지 노광 유닛(16)에는 웨이퍼를 정렬하는 정렬부(16a)와, 상기 웨이퍼에 빛을 입사시키는 조명부(16b)와, 웨이퍼의 특정 지역에 패터닝된 레티클 아이디, 또는 웨이퍼의 스크라이브 라인에 패터닝되며 노광량에 따라 가변하는 이미지(20,20',20"), 또는 상기 레티클 아이디 및 이미지를 판독하는 검사부(16c)와, 웨이퍼 에지 노광용 광원(16d)가 구비된다.
상기 정렬부(16a)는 웨이퍼에 형성된 노치를 감지하여 웨이퍼를 정렬하는 노치 정렬용 엘이디(LED)로 이루어질 수 있고, 판독부(16c)는 통상의 고체 촬상 소자(CCD)로 이루어질 수 있다.
그리고, 상기 이미지(20,20',20")를 형성하는 이미지 패턴은 저배율에서도 판독이 용이하며 레티클에 형성하기 쉬운 마름모꼴 형상으로 구성한다. 물론, 상기 이미지 패턴의 형상은 다양한 형상으로 변경할 수 있다.
도 4a는 적정량으로 노광된 경우의 이미지(20)를 도시하고 있고, 도 4b는 과도한 양으로 노광된 경우의 이미지(20')를 도시하고 있으며, 도 4c는 부족한 양으로 노광된 경우의 이미지(20")를 도시하고 있다.
따라서, 상기한 이미지(20,20',20")의 판독 결과에 따라 노광량의 오설정 여부를 판독할 수 있으며, 상기한 이미지를 형성하기 위한 이미지 패턴은 웰 형성용 레티클에 적용하는 것이 바람직하다.
이상에서 설명한 바와 같이 본 발명은, 웨이퍼 에지를 노광하는 동안 레티클 아이디를 판독하여 레티클 오적용 여부를 검사하고, 또한 노광량을 측정할 수 있는 이미지를 판독하여 노광량의 오설정 여부를 검사한 후 추후 공정 진행 여부를 판단하게 되므로, 레티클 오적용으로 인한 로트 전체의 감광액 제거 공정을 실시할 필요가 없으며, 임계치수 검사 공정을 거치지 않는 웰 형성 공정에서 노광량 오설정으로 인한 손실을 방지할 수 있는 효과가 있다.
도 1은 종래 기술에 따른 반도체 소자 제조 방법을 나타내는 블록도이고,
도 2는 본 발명의 실시예에 따른 반도체 소자 제조 방법을 나타내는 블록도이며,
도 3은 본 발명의 실시예에 따른 반도체 소자 제조장치를 나타내는 개략 구성도이고,
도 4a 내지 4c는 노광량에 따라 가변하는 이미지를 나타내는 평면도이다.
Claims (5)
- 반도체 소자를 제조하기 위한 사진 공정에 있어서,(A) 웨이퍼의 표면에 포토레지스트를 도포하는 단계와;(B) 웨이퍼의 에지를 노광하는 동안 상기 웨이퍼에 패터닝된 레티클 아이디, 또는 노광량에 따라 가변하는 이미지, 또는 상기 레티클 아이디 및 이미지를 판독하는 단계와;(C) 상기 (B)단계에서의 판독 결과에 따라 추후 공정 진행 여부를 판단하는 단계;를 포함하는 반도체 소자 제조 방법.
- 웨이퍼 에지 노광장치로서,웨이퍼를 정렬하는 정렬부와;상기 웨이퍼에 빛을 입사시키는 조명부와;상기 웨이퍼의 특정 지역에 패터닝된 레티클 아이디, 또는 노광량에 따라 가변하는 이미지, 또는 상기 레티클 아이디 및 이미지를 판독하는 검사부;를 포함하는 반도체 소자 제조장치.
- 제 2항에 있어서, 상기 정렬부는 웨이퍼에 형성된 노치를 감지하여 웨이퍼를 정렬하는 노치 정렬용 엘이디(LED)로 이루어지는 반도체 소자 제조장치.
- 제 2항에 있어서, 상기 판독부는 고체 촬상 소자(CCD)로 이루어지는 반도체 소자 제조장치.
- 제 2항에 있어서, 상기 이미지는 마름모꼴 형상으로 형성되는 반도체 소자 제조장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030068852A KR100545208B1 (ko) | 2003-10-02 | 2003-10-02 | 반도체 소자 제조장치 및 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030068852A KR100545208B1 (ko) | 2003-10-02 | 2003-10-02 | 반도체 소자 제조장치 및 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050032871A true KR20050032871A (ko) | 2005-04-08 |
| KR100545208B1 KR100545208B1 (ko) | 2006-01-24 |
Family
ID=37237231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030068852A KR100545208B1 (ko) | 2003-10-02 | 2003-10-02 | 반도체 소자 제조장치 및 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100545208B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160024553A (ko) | 2014-08-26 | 2016-03-07 | 알파비젼(주) | 열가소성 플라스틱 조명반사체 및 그 제조방법과 성형몰드구조 |
| KR20190035471A (ko) * | 2017-09-26 | 2019-04-03 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 자외선(uv) 발광 다이오드(led)를 갖는 에지 노광 툴 |
-
2003
- 2003-10-02 KR KR1020030068852A patent/KR100545208B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160024553A (ko) | 2014-08-26 | 2016-03-07 | 알파비젼(주) | 열가소성 플라스틱 조명반사체 및 그 제조방법과 성형몰드구조 |
| KR20190035471A (ko) * | 2017-09-26 | 2019-04-03 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 자외선(uv) 발광 다이오드(led)를 갖는 에지 노광 툴 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100545208B1 (ko) | 2006-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| US7556898B2 (en) | Overlay target for polarized light lithography | |
| TW200937144A (en) | Alignment method, exposure method, pattern forming method, and exposure apparatus | |
| US6803292B2 (en) | Method for manufacturing a semiconductor device and semiconductor device with overlay mark | |
| KR100545208B1 (ko) | 반도체 소자 제조장치 및 제조 방법 | |
| KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
| US6228661B1 (en) | Method to determine the dark-to-clear exposure dose for the swing curve | |
| KR100523653B1 (ko) | 반도체 소자의 사진 공정 마진 검사 방법 | |
| KR20050120072A (ko) | 반도체 소자의 얼라인 마크 및 그를 이용한 얼라인 방법 | |
| JP2005274687A (ja) | 露光装置及び位置合わせ方法 | |
| KR100780761B1 (ko) | 마스크 프로세스를 통한 위치 보정 제어 방법 | |
| JP2970043B2 (ja) | レチクルのパターン検査方法 | |
| US6068955A (en) | Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks | |
| KR20010028305A (ko) | 위치정합 보정 방법 | |
| US7175951B1 (en) | Two mask in-situ overlay checking method | |
| TW202419985A (zh) | 基於相關關係的套刻鍵標定心系統及其方法 | |
| KR100611071B1 (ko) | 반도체 공정에서 마크 형성 방법 | |
| KR100290000B1 (ko) | 반도체 웨이퍼 패턴의 경사도 측정 방법 | |
| KR20010027170A (ko) | 얼라인먼트 보정방법 | |
| JPH07142329A (ja) | 露光方法及び露光装置並びにマスク | |
| KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
| JPH0644147B2 (ja) | フォトマスクの欠陥検査方法 | |
| KR20060016492A (ko) | 포토리소그라피 공정에 적용되는 노광설비 | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JP2004134545A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |