KR20050028964A

KR20050028964A - Ｃｍｏｓ 이미지센서

Info

Publication number: KR20050028964A
Application number: KR1020030064377A
Authority: KR
Inventors: 이광현; 윤의식
Original assignee: 한국과학기술원
Priority date: 2003-09-17
Filing date: 2003-09-17
Publication date: 2005-03-24
Also published as: US20050057675A1; US7375751B2; KR100559451B1; JP2005094762A

Abstract

본 발명은 CMOS 이미지센서에 관한 것으로서, CMOS 이미지센서의 리셋 동작시 발생하는 리셋잡음과 검출회로의 특성차이에 의해 발생하는 고정패턴 잡음과 이전 영상신호의 강도가 출력신호에 영향을 주는 이미지 래그 등을 리셋 전압을 제어함으로써 잡음을 감소시킴으로써 높은 신호 대 잡음비를 얻을 수 있는 이점이 있다.

Description

ＣＭＯＳ 이미지센서{CMOS IMAGE SENSOR}

본 발명은 CMOS 이미지센서에 관한 것으로서, 보다 상세하게는 CMOS 이미지센서의 리셋 동작시 발생하는 리셋잡음과 검출회로의 특성차이에 의해 발생하는 고정패턴 잡음과 이전 영상신호의 강도가 출력신호에 영향을 주는 이미지 래그 등을 리셋 전압을 제어함으로써 잡음을 감소시킴으로써 높은 신호 대 잡음비를 얻을 수 있도록 한 CMOS 이미지 센서에 관한 것이다.

CMOS 이미지센서 기술은 CMOS 공정상에서 얻을 수 있는 P-N접합 포토다이오드를 이용하여 입사 광량을 전기신호로 변환하는 것으로써, CMOS 이미지센서의 기술에서 중요하게 여겨지는 사항 중 하나는 입사된 광량에 대해 가능한 높은 감도를 가지도록 하는 것이다.

잘 알려진 바와 같이, 통상의 CCD(Charge Coupled Device) 이미지센서는 CMOS 이미지센서와 달리 트랜지스터(Transistor)에 의한 스위칭(Switching) 방식이 아니라 전하 결합(Charge Coupling)에 의해서 신호를 검출한다. 그리고, 화소에 해당하고 광감지 역할을 하는 포토다이오드(Photo-diode)는 광전류를 즉시 추출하지 않고 일정시간 누적시킨 다음 추출함으로써 신호전압을 누적 시간만큼 키울 수 있어 광감도(Sensitivity)가 좋고, 노이즈(Noise)를 줄일 수 있는 장점이 있다.

도 1은 일반적인 CMOS 이미지 센서의 단위화소를 나타낸 회로 구성도이다.

여기에 도시된 바와 같이 CMOS 이미지센서에서 리셋시키기 위한 동작은 축적된 광전하를 리셋 스위치를 개방시킴으로써 리셋동작이 이루어진다.

이러한 리셋동작 이후에는 입사되는 광량에 따라 새로운 광전하를 축적하게 되고 일정시간 후 축적된 광전하에 따라 결정되는 전압은 선택 스위치를 작동시킴으로써 증폭단을 통해 검출된다.

이러한 이미지센서의 동작에서 중요하게 작용하는 잡음 요소로는 첫째, 리셋 트랜지스터의 개방에 의하여 광전하가 완전히 제거되지 못하고 불확실하게 남게 됨으로써 초기전압이 불확실해 지는 것을 일컫는 리셋 잡음, 둘째, 리셋 동작시 남게 되는 광전하의 양이 리셋 동작시점 이전에 축적된 광전하의 양에 영향을 받아 이전 영상의 잔상이 남게 되는 이미지 래그 현상, 그리고 셋째, 축적된 광전하를 증폭단을 통해 검출 시 문턱전압 등으로 대표되는 증폭단을 구성하는 트랜지스터의 특성차이로 인하여 각각의 화소의 출력전압의 차이가 발생하는 고정패턴 잡음 등이 있다.

한편, 아날로그 전압으로 나타나는 화소의 출력을 디지털 값으로 변환하는 과정은 통상적으로 구성되는 영상장치에 적용되는 과정이다.

도 2는 일반적인 CMOS 이미지센서에서 각각의 행에 하나씩의 아날로그-디지털 변환기가 적용된 상태를 나타낸 회로 구성도이다.

여기에 도시된 바와 같이 포토다이오드와 화소내 증폭단으로 이루어진 단위화소(8)들을 배열하고, 행방향제어기(2)에 의해 선택된 행에 해당하는 각 단위화소(8)들의 아날로그 전압 출력을 디지털로 변환하기 위해 각 컬럼에 하나씩의 아날로그-디지털 변환기(6)가 설치되어 열방향제어기(4)에 선택된 단위화소(8)의 값이 출력됨으로써 센싱된 이미지가 디지털영상으로 출력된다.

이와 같은 구조를 갖는 CMOS 이미지센서는 전체의 단위화소(8)를 하나의 아날로그-디지털 변환기(6)로 신호를 변환하는 것과 비교하여 아날로그-디지털 변환기(6)의 설계가 용이하고 고속의 변환이 가능한 장점이 있다.

그러나, 각각의 아날로그-디지털 변환기(6)의 특성차이에 의하여 컬럼별로 출력값에서 차이가 발생하기 때문에 이를 보상하기 위한 보상기법의 적용이 필요하게 된다.

이와 관련된 기존의 보상기법들 중 하나는 핀 다이오드를 이용한 것으로 잘 알려진 바와 같이 CDS(Correlated Double Sampling) 기법을 이용하여 리셋 노이즈를 감소시키는 것이었으나, 이와 같은 기술은 핀 다이오드를 형성하기 위한 추가적인 공정과 설계가 요구되며 높은 동작전압이 필요하다는 문제점이 있었다.

또 다른 보상기법으로는 통상적인 포토다이오드 구조를 적용한 화소에서 회로기법을 이용하여 리셋전압을 제어함으로써 리셋 노이즈를 감소시키는 방법이 있다. 이는 미국특허 제 6,424,375호에서 Fowler등이 제안한"active reset pixel"은 리셋전압을 화소 내부의 피드백 증폭을 이용하여 잡음전압을 제어함으로써 리셋 노이즈를 감소시키는 방법이 있다.

또한, 이와 비슷하게 B. Pain 등이 2002년IEEE Electron Devices Meeting에서 발표한 "Reset Noise Suppression in Two-Dimensional CMOS Photo-diode Pixels through Column-Based Feedback Reset" 의 논문을 통해 제안한 방법도 잡음전압 감쇄를 위한 피드백 동작을 이용하고 있다.

이와 같이 위에 언급된 방법들은 리셋 노이즈와 이미지 래그 등을 감쇄시키는 효과를 가져 올 수 있으나 아날로그-디지털 변환이 이루어진 이후에서의 보상은 이루어지지 않고 있기 때문에 리셋 노이즈나 이미지 래그와 같은 잡음요소는 감소시키고 있으나, 통상의 리셋전압과 비교하여 최종 리셋전압에 문턱전압 이상의 강하가 최소한 요구되어 출력 신호의 범위가 줄어들고 이후의 아날로그-디지털 변환기 등에서 발생할 수 있는 고정패턴 잡음 등을 동시에 해결할 수는 없는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 CMOS 이미지센서의 리셋 동작시 발생하는 리셋잡음과 검출회로의 특성차이에 의해 발생하는 고정패턴 잡음과 이전 영상신호의 강도가 출력신호에 영향을 주는 이미지 래그 등을 리셋 전압을 제어함으로써 잡음을 감소시킴으로써 높은 신호 대 잡음비를 얻을 수 있도록 한 CMOS 이미지 센서를 제공함에 있다.

상기와 같은 목적을 실현하기 위하여 본 발명은 반도체 기판위에 CMOS공정을 통하여 형성되는 포토다이오드와, 포토다이오드에 축적된 광전하를 제거하기 위한 리셋 스위치와, 포토다이오드에 축적된 광전하에 의한 출력 전압을 검출하는 증폭단과, 증폭단에서 검출된 전압을 출력하기 위한 선택 스위치를 포함하여 이루어진 CMOS 이미지센서에 있어서, 포토다이오드 노드의 전압을 일정하게 감소시키기 위한 전류원과, 증폭단의 출력을 참조전압과 비교하여 전류원을 제어하여 포토다이오드를 리셋시키는 비교기와, 참조전압의 디지털값을 저장하는 메모리를 더 포함하여 이루어진 것을 특징으로 한다.

위에서 참조전압은 카운터에 의해 순차적으로 출력되는 디지털값을 디지털-아날로그 변환기에 의해 변환하여 생성되는 것을 특징으로 한다.

또한, 카운터의 출력값은 메모리에 저장되는 참조전압의 디지털값에 의해 입력되는 것을 특징으로 한다.

또한, 전류원은 일정한 게이트 전압이 인가된 버퍼 트랜지스터와, 버퍼 트랜지스터의 소오스에 일측이 연결된 커패시터와, 커패시터의 타측에 연결되어 일정하게 변화하는 전압을 인가하는 전압소스와, 버퍼 트랜지스터의 소오스에 연결되어 비교기의 출력값에 의해 버퍼 트랜지스터를 제어하는 전류단속 스위치로 이루어진 것을 특징으로 한다.

위와 같이 이루어진 본 발명은 포토다이오드 노드의 전압을 일정하게 감소시킬 수 있는 전류원을, 화소의 출력전압과 참조전압을 비교한 비교기의 결과에 따라 단속하여 리셋전압을 원하는 참조전압에 이르도록 조절하며 메모리에 저장된 참조전압의 디지털값에 의해 디지털 영상신호를 얻음으로써 리셋 동작시 발생하는 잡음과 검출회로의 특성차이에 의해 발생하는 고정패턴 잡음을 제어할 수 있게 된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도 3은 본 발명에 의한 CMOS 이미지센서의 단위화소와 검출회로를 개략적으로 나타낸 회로 구성도이다.

여기에 도시된 바와 같이 본 발명에 의한 CMOS이미지 센서의 단위화소(8)는 입사된 광량에 따라 광전하를 수집하는 포토다이오드(PD)와 수집된 광전하를 제거하여 리셋시키기 위한 리셋스위치(10)와, 포토다이오드(PD)에 나타나는 전압을 출력하기 위한 증폭단(11)과, 다수개 단위화소(8)를 배열로 구성할 때 해당 단위화소(8)를 선택하기 위한 선택스위치(12)로 구성된다.

여기에 추가하여 포토다이오드(PD) 노드의 전압을 일정하게 감소시키기 위한 전류원(20)으로써 일정한 전류를 공급할 수 있는 전류소스(13)와 이를 단속하기 위한 전류단속스위치(14)가 포토다이오드(PD) 노드에 접속된다.

그리고, 증폭단(11)을 통한 포토다이오드(PD)의 화소전압은 참조전압(Vref)과 함께 비교기(15)에 입력되어 그 전압차이를 검출하여 전류원(20)을 제어하여 포토다이오드(PD)를 리셋시킨다.

또한, 비교기(15)에 입력되는 참조전압(Vref)은 카운터(17)에 의해 순차적으로 출력되는 디지털값을 디지털-아날로그 변환기(18)에 의해 변환시켜 생성하고, 비교기(15)의 출력은 카운터(17)에서 출력되는 디지털값을 메모리(16)에 저장되도록 구성하여 디지털 영상신호를 디지털값으로 출력되게 한다.

위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.

우선 리셋스위치(10)를 단속하면 포토다이오드(PD) 노드의 전압은 일정 수준의 초기전압을 가지게 된다. 이때 발생하는 잡음전압은 통상의 이미지 센서가 가지는 리셋전압에 나타나는 잡음전압과 같으며 리셋전압에 포함된다.

다음으로 참조전압(Vref)에는 정해진 초기전압을 인가한다. 이때, 가해주는 참조전압(Vref)은 비교기(15)의 출력이 하이(high) 상태가 되도록 예상되는 화소의 출력전압보다 약간 낮게 설정한다.

이 상태에서 리셋스위치(10)를 개방하게 되면 포토다이오드(PD) 노드의 전압은 전류원(20)인 전류소스(13)에 의하여 일정하게 감소하게 된다. 이후 화소의 출력이 인가된 참조전압(Vref)보다 작아지게 되는 순간에 비교기(15)의 출력은 로우(low) 상태로 바뀌어 전류단속스위치(14)에 의해 전류원(20)이 포토다이오드(PD)에서 분리되어 더 이상 화소 출력전압이 변화하지 않게 된다.

이후 단위화소의 화소출력을 단속하기 위한 선택스위치(12)를 개방하고, 입사광에 따른 광전하를 축적한 뒤 다시 동작시점이 되면 선택스위치(12)를 단속하여 형성된 포토다이오드(PD)의 전압을 증폭단(11)을 통하여 검출하게 된다.

이때 선택스위치(12)는 단위화소를 배열로 구성할 때 행방향제어기(2)에 의해 선택된다.

위에서 적용되는 아날로그-디지털 변환방식은 비교기(15)와 디지털-아날로그 변환기(18), 카운터(17) 및 메모리(16)로 구성되어 증폭단(11)을 통하여 화소의 전압이 비교기(15)에 인가되고 카운터(17)를 통하여 디지털-아날로그 변환기(18)를 통한 참조전압(Vref)이 순차적으로 변화된다. 이때 비교기(15) 출력이 변화되는 순간의 카운터(17) 값을 메모리(16)에 저장하고 읽어 냄으로써 아날로그-디지털 변환이 수행된다.

이때, 메모리(16)는 비교기(15)의 출력이 하이(high)인 경우에 카운터(17)의 출력값으로 갱신하고 로우(low)인 경우는 갱신하지 않게 구성하여 화소전압인 아날로그값이 디지털값으로 변환된다.

이와 같이 아날로그-디지털 변환기를 사용하지 않는 아날로그-디지털 변환방식을 통해 얻을 수 있는 장점은 다음과 같다.

먼저, 초기 리셋전압을 전류원(20)을 통하여 일정하게 감소시키면서 출력전압을 아날로그-디지털 변환에 사용하는 동일한 비교기(15)를 이용하여 제어함으로서 리셋시 발생하는 리셋 노이즈와 이미지 래그 현상을 감소시킬 수 있다.

또한, 비교기(15)나 증폭단(11)의 특성차이에 관계없이 동일한 참조전압이 인가되었을 때 비교기(15)의 상태가 변화하는 시점에서 리셋전압이 결정되므로 하나의 이미지 센서 내에서 서로 다른 증폭단(11)과 비교기(15)를 거치는 화소 사이의 출력전압의 차이가 발생하지 않으므로 고정패턴 잡음을 감소시킬 수 있다.

도 4는 본 발명에 의한 CMOS 이미지센서에서 적용할 수 있는 제어가능한 전류원이 적용된 예를 나타낸 회로 구성도이다.

여기에 도시된 바와 같이 포토다이오드(PD)에 수집된 광전하를 제거하기 위한 리셋스위치(10)와, 포토다이오드(PD) 노드의 전압을 일정하게 감소시키기 위한 전류원(20)으로써 일정한 게이트 전압이 인가된 버퍼 트랜지스터(21)와, 버퍼 트랜지스터(21)의 소오스에 일측이 연결된 커패시터(22)와, 커패시터(22)의 타측에 연결되어 일정하게 변화하는 전압을 인가하는 전압소스(VC)와, 버퍼 트랜지스터(21)의 소오스에 연결되어 비교기(15)의 출력값에 의해 버퍼 트랜지스터(21)를 제어하는 전류단속스위치(14)로 이루어진다.

따라서, 리셋 동작이 시작되면 리셋스위치(10)와 전류단속스위치(14)가 도통되고 전압소스(VC)와 기준전압(VR)에 각각 VDD와 GND을 인가된다. 그리고, 버퍼 트랜지스터(21)에는 전류원으로 동작할 수 있도록 적절한 게이트 전압이 인가된다.

이때, 버퍼 트랜지스터(21)가 일정한 전류를 공급하기 위한 전류원(20)으로 동작하기 위해서는 게이트와 소오스 사이에 일정한 전압을 인가하여야 한다. 이를 위하여 전류단속스위치(14)를 오프시키고 기준전압(VR)을 VDD로 변경한다. 그런다음, 전압소스(VC)를 일정하게 감소시키게 되면 버퍼 트랜지스터(21)의 소오스 전압이 버퍼 트랜지스터(21)에 흐르는 전류가 전압소스(VC)가 감소하는 속도와 커패시터(22)의 용량의 곱으로 결정되어 흐르게 된다.

이때 리셋스위치(10)를 오프시키면 위에서 형성된 일정한 전류에 의하여 포토다이오드(PD) 노드의 전압이 점차 감소하게 된다.

따라서, 비교기(15)에 의하여 포토다이오드(PD) 전압이 정해진 초기전압에 이르게 된 것이 검출되면 전류단속스위치(14)가 도통되고 버퍼 트랜지스터(21)의 소오스 전압이 상승하여 일정하게 흐르던 전류가 감소하여 더 이상 흐르지 않게 된다. 이때 포토다이오드(PD) 노드의 전압은 버퍼 트랜지스터(21)의 게이트 전압이 고정되어 있으므로 버퍼 트랜지스터(21)의 기생 캐패시턴스 등에 의한 변화는 발생하지 않게 된다.

일반적으로 전류원으로 사용되는 트랜지스터의 전류는 1/f 노이즈로 일컬어지는 저주파 잡음과 주파수 전대역에서 나타나는 백색잡음 요소를 가지고 있다.

그러나, 위에서의 리셋 동작시 버퍼 트랜지스터(21)의 전류는 포토다이오드(PD) 노드의 캐패시턴스에 연결되어 있으므로 잡음전압은 고주파 영역으로 갈수록 점차 줄어드는 형태가 된다.

따라서, 포토다이오드(PD) 노드의 전압을 검출하는 증폭단(11)과 비교기(15)의 잡음수준과 대역폭이 충분히 크다면 통상의 화소가 가지는 리셋 노이즈보다 낮은 수준의 리셋 노이즈를 가지도록 할 수 있다.

도 5는 본 발명에 의한 CMOS 이미지센서의 전체 구조를 개략적으로 나타낸 회로 구성도이다.

여기에 도시된 바와 같이 CMOS 이미지센서를 단위화소(8)에 제어가능한 전류원(20)을 포함하여 배열형태로 구성한다.

또한, 비교기(15) 및 메모리(16)가 하나의 열에 하나씩 설치하고, 비교기(15)에 참조전압(Vref)을 제공하는 디지털-아날로그 변환기(18)와 카운터(17)를 구성하여 아날로그-디지털 변환을 수행한다.

상기한 바와 같이 본 발명은 CMOS 이미지센서의 리셋 동작시 발생하는 리셋잡음과 검출회로의 특성차이에 의해 발생하는 고정패턴 잡음과 이전 영상신호의 강도가 출력신호에 영향을 주는 이미지 래그 등을 리셋 전압을 제어함으로써 잡음을 감소시킴으로써 높은 신호 대 잡음비를 얻을 수 있는 이점이 있다.

도 1은 일반적인 CMOS 이미지센서의 단위화소를 나타낸 회로 구성도이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 리셋스위치 11 : 증폭단

12 : 선택스위치 13 : 전류소스

14 : 전류단속스위치 15 : 비교기

16 : 메모리 17 : 카운터

18 : 디지털-아날로그 변환기

20 : 전류원 21 : 버퍼 트랜지스터

22 : 커패시터 PD : 포토다이오드

Claims

반도체 기판위에 CMOS공정을 통하여 형성되는 포토다이오드와, 포토다이오드에 축적된 광전하를 제거하기 위한 리셋 스위치와, 포토다이오드에 축적된 광전하에 의한 출력 전압을 검출하는 증폭단과, 증폭단에서 검출된 전압을 출력하기 위한 선택 스위치를 포함하여 이루어진 CMOS 이미지 센서에 있어서,

상기 포토다이오드 노드의 전압을 일정하게 감소시키기 위한 전류원과,

상기 증폭단의 출력을 참조전압과 비교하여 상기 전류원을 제어하여 상기 포토다이오드를 리셋시키는 비교기와,

상기 참조전압의 디지털값을 저장하는 메모리

를 더 포함하여 이루어진 것을 특징으로 하는 CMOS 이미지 센서.
제 1항에 있어서, 상기 참조전압은 카운터에 의해 순차적으로 출력되는 디지털값을 디지털-아날로그 변환기에 의해 변환하여 생성되는 것을 특징으로 하는 CMOS 이미지 센서.
제 2항에 있어서, 상기 카운터의 출력값은 상기 메모리에 저장되는 상기 참조전압의 디지털값에 의해 입력되는 것을 특징으로 하는 CMOS 이미지 센서.
제 1항에 있어서, 상기 전류원은

일정한 게이트 전압이 인가된 버퍼 트랜지스터와,

상기 버퍼 트랜지스터의 소오스에 일측이 연결된 커패시터와,

상기 커패시터의 타측에 연결되어 일정하게 변화하는 전압을 인가하는 전압소스와,

상기 버퍼 트랜지스터의 소오스에 연결되어 상기 비교기의 출력값에 의해 버퍼 트랜지스터를 제어하는 전류단속 스위치

로 이루어진 것을 특징으로 하는 CMOS 이미지 센서.