KR100545106B1 - 광 트랜지스터를 이용한 ｃｍｏｓ 이미지 센서용 단위 화소 - Google Patents

광 트랜지스터를 이용한 ｃｍｏｓ 이미지 센서용 단위 화소 Download PDF

Info

Publication number
KR100545106B1
KR100545106B1 KR1020030059827A KR20030059827A KR100545106B1 KR 100545106 B1 KR100545106 B1 KR 100545106B1 KR 1020030059827 A KR1020030059827 A KR 1020030059827A KR 20030059827 A KR20030059827 A KR 20030059827A KR 100545106 B1 KR100545106 B1 KR 100545106B1
Authority
KR
South Korea
Prior art keywords
transistor
phototransistor
reset
integrator
image sensor
Prior art date
Application number
KR1020030059827A
Other languages
English (en)
Other versions
KR20050023531A (ko
Inventor
박영준
국윤재
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020030059827A priority Critical patent/KR100545106B1/ko
Priority to US10/787,739 priority patent/US20050045804A1/en
Publication of KR20050023531A publication Critical patent/KR20050023531A/ko
Application granted granted Critical
Publication of KR100545106B1 publication Critical patent/KR100545106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures

Abstract

광 트랜지스터를 이용한 CMOS 이미지 센서용 단위 화소가 개시된다. 본 발명의 실시예에 따른 CMOS 이미지 센서의 단위 화소는 광 트랜지스터, 선택 트랜지스터 및 리셋 트랜지스터를 구비한다. 광 트랜지스터는 외부로부터 인가되는 빛을 감지하여 전하를 생성한다. 선택 트랜지스터는 선택 신호에 응답하여 상기 광 트랜지스터에 저장된 전하를 외부로 출력하거나 외부로부터 전하를 수신하여 상기 광 트랜지스터로 전달한다. 리셋 트랜지스터는 리셋 신호에 응답하여 상기 광 트랜지스터의 베이스를 리셋 전압 레벨로 변화시킨다. CMOS 이미지 센서의 단위 화소는 양의 입력 단자로 소정의 셋 전압이 인가되고 음의 입력 단자로 상기 선택 트랜지스터의 제 1 단이 연결되는 적분기를 더 구비하고, 상기 적분기는 적분기 제어 신호에 응답하여 상기 음의 입력 단자와 출력 단자를 연결하거나 차단하는 스위치를 구비한다. 본 발명에 따른 CMOS 이미지 센서의 단위 화소는 게이트와 바디(body)가 연결되어 베이스로서 동작되는 구조의 광 트랜지스터를 이용하여 약한 빛에서도 큰 광 전류를 얻을 수 있을 뿐만 아니라, 광 트랜지스터를 리셋 한 상태의 값을 읽어낼 수 있으므로 빛에 의해 생성된 전자-홀에 의한 출력을 읽고 리셋 상태의 값과의 차이를 구하는 CDS(correlated double sampling) 동작이 가능한 장점이 있다.

Description

광 트랜지스터를 이용한 ＣＭＯＳ 이미지 센서용 단위 화소{CMOS image sensor pixel with light transistor}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 CMOS 이미지 센서의 단위 화소(pixel)를 나타내는 회로도이다.
도 2(a)는 본 발명의 실시예에 따른 CMOS 이미지 센서의 단위 화소를 나타내는 회로도이다.
도 2(b)는 도 2(a)의 동작을 설명하는 타이밍도이다.
도 3은 도 2(a)의 단위 화소의 구조를 설명하는 단면도이다.
도 4는 도 3의 게이트와 바디를 연결하는 방법을 설명하는 개념도이다.
도 5(a)는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 단위 화소를 나타내는 회로도이다.
도 5(b)는 도 5(a)의 동작을 설명하는 타이밍도이다.
도 6은 도 5(a)의 단위 화소의 구조를 설명하는 단면도이다.
본 발명은 CMOS(complementary metal-oxide semiconductor) 이미지 센서(image sensor)에 관한 것으로서, 특히 광 트랜지스터를 이용한 이미지 센서의 단위 소자에 관한 것이다.
일반적으로 이미지 센서는 CCD(Charge Coupled Device) 이미지 센서와 CMOS 이미지 센서로 나뉜다. CCD(Charge Coupled Device) 이미지 센서는 외부의 물체를 촬영하고 빛을 흡수하여 광 전하를 축적하는 수단과 축적된 전하를 전송하는 전송 수단 및 전송된 전하를 전기 신호로 출력하는 출력 수단을 구비한다.
광 전하를 축적하는 수단은 일반적으로 포토다이오드(photo-diode)가 이용된다. 포토다이오드에 축적된 전하가 상기 전송 수단 및 출력 수단에 의해서 외부로 출력된다. 신호 검출이 끝나면 다음의 이미지 센싱 동작을 위하여 포토다이오드에 축적된 전하를 배출해야 하며 이러한 전하의 배출 동작을 리셋(reset)이라고 한다.
이와 같은 동작 원리에 의해서 동작되는 CCD 이미지 센서는 구동방식이 CMOS 이미지 센서에 비하여 복잡하고 고 전력이 소비되는 문제가 있다. 따라서 소비전력의 감소와 집적도가 우수한 CMOS 이미지 센서가 많이 사용되고 있다.
도 1은 일반적인 CMOS 이미지 센서의 단위 화소(pixel)를 나타내는 회로도이다.
CMOS 이미지 센서의 단위 화소(100)는 포토다이오드(PD)와 4개의 트랜지스터들(TR1, TR2, TR3, TR4)을 구비한다. 리셋 트랜지스터(TR2)는 리셋 신호(RX)에 응답하여 드라이빙 트랜지스터(TR3)의 게이트를 리셋 시킨다. 선택 트랜지스터(TR4) 는 선택 신호(SX)에 응답하여 리셋 된 경우의 전압 값을 외부로 출력한다.
선택 트랜지스터(TR4) 및 리셋 트랜지스터(TR2)를 턴 오프 시키고, 전송 제어 신호(TX)에 응답하여 전송 트랜지스터(TR1)를 턴 온 시켜 포토다이오드(PD)에 축적된 광 전하(light charge)를 드라이빙 트랜지스터(TR3)의 게이트로 인가한다. 포토다이오드(PD)에 광 전하가 축적될수록 드라이빙 트랜지스터(TR3)의 게이트의 전압 레벨은 낮아진다.
선택 신호(SX)에 의하여 선택 트랜지스터(TR4)가 다시 턴 온 되면 포토다이오드(PD)에 축적된 광 전하에 대응되는 전압 값이 외부로 출력된다. 이와 같이 CMOS 이미지 센서는 포토다이오드(PD)에 축적된 전하에 대응되는 전압 값과 리셋 시의 전압 값을 독출 하고 비교하여 비교된 값을 전기적 신호로서 출력한다.
그런데, 큰 단위 화소 어레이를 가지는 이미지 센서를 제조하기 위해서 CMOS 이미지 센서의 동작 전압 레벨은 점점 낮아지고 있고 단위 화소의 크기도 점점 작아지고 있다. 그러나, 단위 화소의 크기가 작아질수록 빛에 의해 발생되는 광 전류의 크기가 작아지는 문제가 있다.
광 전류의 크기가 작아지는 문제를 해결하기 위하여 포토다이오드 대신 광 트랜지스터를 이용하는 방법이 사용되고 있다. 즉, 광 트랜지스터를 이용하여 빛에 의해 발생된 전자-홀을 증폭하는 방식이다. 그러나 종래의 광 트랜지스터를 이용하는 방법은 출력되는 신호의 크기뿐만 아니라 잡음의 크기도 함께 증폭되는 문제점이 있으며 약한 빛에 대해서 광 트랜지스터를 사용하는데 한계가 있어서 널리 사용되지 못하고 있다.
본 발명이 이루고자하는 기술적 과제는 광 트랜지스터를 이용하는 새로운 구조를 가지는 CMOS 이미지 센서의 단위 화소를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 CMOS 이미지 센서의 단위 화소는 광 트랜지스터, 선택 트랜지스터 및 리셋 트랜지스터를 구비한다.
광 트랜지스터는 외부로부터 인가되는 빛을 감지하여 전하를 생성한다.
선택 트랜지스터는 선택 신호에 응답하여 상기 광 트랜지스터에 저장된 전하를 외부로 출력하거나 외부로부터 전하를 수신하여 상기 광 트랜지스터로 전달한다. 리셋 트랜지스터는 리셋 신호에 응답하여 상기 광 트랜지스터의 베이스를 리셋 전압 레벨로 변화시킨다.
CMOS 이미지 센서의 단위 화소는 양의 입력 단자로 소정의 셋 전압이 인가되고 음의 입력 단자로 상기 선택 트랜지스터의 제 1 단이 연결되는 적분기를 더 구비하고, 상기 적분기는 적분기 제어 신호에 응답하여 상기 음의 입력 단자와 출력 단자를 연결하거나 차단하는 스위치를 구비한다.
상기 광 트랜지스터는 P 형 서브스트레이트와 N 형 웰 및 상기 N 형 웰 내부의 P형 영역으로 형성되는 수직방향의 PNP 형 바이폴라 트랜지스터 및 상기 N 형 웰 및 상기 N 형 웰 내부의 두개의 P 형 영역으로 형성되는 수평방향의 PNP 형 바이폴라 트랜지스터를 구비하는 구조를 가지며, 상기 광 트랜지스터의 게이트와 상 기 N 형 웰이 연결되어 상기 베이스로서 동작되는 피모스(PMOS) 트랜지스터 구조이다.
상기 수평방향의 PNP 형 바이폴라 트랜지스터는 상기 게이트가 이미터(emitter)를 둘러싸고 상기 게이트의 바깥쪽을 컬렉터가 둘러싸는 구조이다. 상기 선택 트랜지스터는 상기 제 1 단이 상기 적분기의 음의 입력 단자에 연결되며 제 2 단이 상기 광 트랜지스터의 이미터(emitter)에 연결되는 엔모스(NMOS) 트랜지스터이다.
상기 리셋 트랜지스터는 상기 광 트랜지스터의 베이스에 제 1 단이 연결되고 리셋 전압에 제 2단이 연결되는 엔모스(NMOS) 트랜지스터이다. 상기 적분기 제어 신호가 하이 레벨인 경우 상기 적분기 및 상기 광 트랜지스터의 베이스가 리셋 된다.
상기 적분기 제어 신호가 로우 레벨인 경우 상기 광 트랜지스터의 리셋 상태에 대응되는 전압 레벨이 독출 되거나 또는 상기 광 트랜지스터에 저장된 전하량에 대응되는 전압 레벨이 독출된다.
상기 리셋 트랜지스터에 의해 리셋 되는 광 트랜지스터의 베이스의 전압은 상기 적분기의 양의 단자의 전압보다 큰 값이다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 단위 화소는 광 트랜지스터, 제 1 피모스 트랜지스터 및 제 2 피모스 트랜지스터를 구비한다.
광 트랜지스터는 외부로부터 인가되는 빛을 감지하여 전하를 생성한다.
제 1 피모스 트랜지스터는 선택 신호가 게이트로 인가되고 제 1단이 상기 광 트랜지스터의 이미터에 연결되어 상기 광 트랜지스터에 저장된 전하를 외부로 출력하거나 외부로부터 전하를 수신하여 상기 광 트랜지스터로 전달한다.
제 2 피모스 트랜지스터는 리셋 신호가 게이트로 인가되고 상기 광 트랜지스터의 베이스에 제 1 단이 연결되고 리셋 전압에 제 2단이 연결되어 상기 광 트랜지스터의 게이트를 리셋 전압 레벨로 변화시킨다.
상기 광 트랜지스터는 P 형 서브스트레이트 위에 N 형 웰이 형성되고 상기 N 형 웰 위에 P형 웰이 형성되는 트리플 웰(triple well) 구조를 가지고, 상기 P형 웰 내부의 N 형 영역과 상기 P형 웰 및 상기 N 형 웰로 형성되는 수직방향의 NPN 형 바이폴라 트랜지스터 및 상기 P형 웰 및 상기 P형 웰 내부의 두개의 N 형 영역으로 형성되는 수평방향의 NPN 형 바이폴라 트랜지스터를 구비하는 구조를 가지며, 게이트와 상기 P 형 웰이 연결되어 상기 베이스로서 동작되는 엔모스(NMOS) 트랜지스터 구조이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2(a)는 본 발명의 실시예에 따른 CMOS 이미지 센서의 단위 화소를 나타내 는 회로도이다.
도 2(b)는 도 2(a)의 동작을 설명하는 타이밍도이다.
도 2(a)를 참조하면, 본 발명의 실시예에 따른 CMOS 이미지 센서의 단위 화소(200)는 광 트랜지스터(QPH), 선택 트랜지스터(MSX) 및 리셋 트랜지스터(MRX)를 구비한다.
광 트랜지스터(QPH)는 외부로부터 인가되는 빛을 감지하여 전하를 생성한다. 선택 트랜지스터(MSX)는 선택 신호(SX)에 응답하여 광 트랜지스터(QPH)에 저장된 전하를 외부로 출력하거나 외부로부터 전하를 수신하여 광 트랜지스터(QPH)로 전달한다.
리셋 트랜지스터(MRX)는 리셋 신호(RX)에 응답하여 광 트랜지스터(QPH)의 베이스(B)를 리셋 전압 레벨로 변화시킨다.
CMOS 이미지 센서의 단위 화소(200)는 광 트랜지스터(QPH), 선택 트랜지스터(MSX) 및 리셋 트랜지스터(MRX)를 구비한다. 그리고 CMOS 이미지 센서의 단위 화소(200)는 선택 신호(SX) 및 리셋 신호(RX)에 응답하여 동작된다.
리셋 전압(VRX)은 광 트랜지스터(QPH)의 베이스(B)를 리셋하기 위한 전압이다. 단위 화소(200)의 출력 전류는 선택 트랜지스터(MSX)의 제 1 단(COL)에 연결되는 적분기(210)를 통하여 출력 전압(VOUT)으로서 출력된다.
단위 화소(200)는 CMOS 공정으로 제작할 수 있으며 게이트와 바디가 연결되어 베이스(B)로서 동작되는 피모스(PMOS) 트랜지스터 구조의 광 트랜지스터(QPH)를 이용한다. 이와 같은 광 트랜지스터(QPH)의 구조는 수직 방향 및 수평 방향의 바이 폴라 트랜지스터(BJT)를 이용하기 때문에 약한 빛에 대해서도 큰 광 전류를 출력할 수 있다.
도 3을 참조하여 광 트랜지스터(QPH)의 구조를 좀 더 설명한다.
도 3은 도 2(a)의 단위 화소의 구조를 설명하는 단면도이다.
광 트랜지스터(QPH)는 게이트(G)와 바디(32)가 연결되어 베이스(B)로서 동작되는 피모스 트랜지스터 구조이다. 이와 같은 구조의 광 트랜지스터(QPH)는 PNP 형의 바이폴라 트랜지스터(BJT)로 동작한다. 이에 대한 상세한 설명은 대한민국 공개 특허 공보 제 2002-0021735호에 개시되어 있다.
게이트(G)와 바디(32)가 연결되어 베이스(B)로서 동작되는 것을 표시하기 위하여 도 2(a)에 도시된 광 트랜지스터(QPH)에서 베이스(B)는 게이트(G)와 바디를 연결하는 타원 곡선으로 도시하고 있다.
광 트랜지스터(QPH) 수평방향의 PNP 형 바이폴라 트랜지스터와 수직방향의 PNP 형 바이폴라 트랜지스터를 구비하는 구조이다. 수직방향 PNP 형 바이폴라 트랜지스터는 P 형 서브스트레이트(31)와 N 형 웰(32) 및 상기 N 형 웰(32) 내부의 P형 영역(33)으로 형성된다.
수평방향 PNP 형 바이폴라 트랜지스터는 N 형 웰(32) 및 상기 N 형 웰(32) 내부의 두개의 P형 영역(33, 34)으로 형성된다. 그리고, 광 트랜지스터(QPH)는 게이트(G)와 N 형 웰(32) 즉, 바디(body)가 연결되어 베이스(B)로서 동작되는 피모스 트랜지스터 구조이다.
이와 같은 광 트랜지스터(QPH)의 구조는 수직 방향 및 수평 방향의 바이폴라 트랜지스터(BJT)를 이용하기 때문에 약한 빛에 대해서도 큰 광 전류를 출력할 수 있다.
CMOS 이미지 센서의 단위 화소(200)는 양의 입력 단자로 소정의 셋 전압(VSET)이 인가되고 음의 입력 단자로 선택 트랜지스터(MSX)의 제 1 단이 연결되는 적분기(210)를 더 구비한다. 적분기(210)는 적분기 제어 신호(RXINT)에 응답하여 음의 입력 단자와 출력 단자를 연결하거나 차단하는 스위치(SW)를 구비한다.
선택 트랜지스터(MSX)는 제 1 단(COL)은 적분기(210)의 음의 입력 단자에 연결되며 제 2 단이 광 트랜지스터(QPH) 이미터(emitter)에 연결되는 엔모스(NMOS) 트랜지스터이다. 리셋 트랜지스터(MRX)는 광 트랜지스터(QPH)의 베이스(B)에 제 1 단이 연결되고 리셋 전압(VRX)에 제 2 단이 연결되는 엔모스(NMOS) 트랜지스터이다.
도 2(b)를 참조하여 CMOS 이미지 센서 단위 화소(200)의 동작이 설명된다.
단위 화소(200)는 선택 신호(SX)에 응답하여 선택 트랜지스터(MSX)가 턴 온 된 후 4단계(T1 ,T2, T3, T4)를 거쳐 광 전류 및 리셋 전압 값을 출력한다.
외부에서 인가되는 빛에 의해 광 트랜지스터(QPH)의 N 웰(32)에 전자가 축적되면 N 웰(32)의 전압 레벨은 점점 낮아지고 이미터(33)의 전압 레벨 또한 함께 낮아진다.
이 때 T1 단계에서, 선택 신호(SX)가 하이 레벨로 발생되는 순간 선택 트랜지스터(MSX)가 턴 온 되면 광 트랜지스터(QPH)의 이미터(33)의 전압 레벨은 적분기(210)에 의하여 셋 전압(VSET)으로 순간적으로 고정된다. 그리고, 선택 신호(SX)가 하이 레벨로 유지되면 적분기(210)의 출력 전압(VOUT)은 외부에서 인가된 빛에 의하여 N 웰(32)의 전압 레벨이 낮아진 정도에 비례하는 전압 레벨로 출력된다.
이 전압 레벨이 광 트랜지스터(QPH)가 외부의 빛을 센싱 하여 출력하는 출력 신호 값이다.(signal value).
T2 단계에서 적분기 제어 신호(RXINT)와 리셋 신호(RX)가 하이 레벨로 발생되면 스위치(SW)가 연결되면서 적분기(210)가 리셋 되고, 리셋 트랜지스터(MRX)가 턴 온 되면서 광 트랜지스터(QPH)의 베이스(B) 전압이 리셋 전압(VRX) 레벨로 리셋 된다. 이때 광 트랜지스터(QPH)의 이미터 전압은 적분기(210)에 의해서 셋 전압(VSET)으로 유지된다.
광 트랜지스터(QPH)의 베이스(B)와 이미터의 전압이 일정한 전압 레벨(리셋 전압(VRX) 레벨과 셋 전압(VSET) 레벨)로 리셋 되는 과정을 통하여 단위 화소(200)는 이전에 인가된 빛의 양에 대한 정보를 리셋하고 다음 번에 인가될 빛을 수신할 수 있게 된다.
T3 단계에서, 적분기 제어 신호(RXINT)와 리셋 신호(RX)가 로우 레벨로 발생되면 적분기(210)의 출력(VOUT)은 T2 단계에서 리셋 된 단위 화소(200)의 전압 레벨을 나타낸다. 이 전압 레벨이 광 트랜지스터(QPH)가 리셋 된 경우 출력하는 기준 신호 값이다.(reference value).
T4 단계에서 적분기 제어 신호(RXINT)와 리셋 신호(RX)가 하이 레벨로 발생되면 단위 화소(200)는 다시 한번 리셋 된다. 그리고 T4 단계 이후에 적분기 제어 신호(RXINT)와 리셋 신호(RX)가 로우 레벨로 되면 광 트랜지스터(QPH)는 플로팅(floating) 된 상태로 인가되는 빛에 의하여 N 웰(32)의 전압 레벨과 이미터의 전압 레벨이 변화된다.
이와 같이 T1 ,T2, T3, T4의 4단계를 거쳐서 출력 신호 값(signal value)과 기준 신호 값(reference value)을 구한 후에 다음에 연결되는 신호 처리 회로(미도시)에서 두 값의 차이를 빛의 세기로 이용할 수 있다.
단위 화소(200)가 리셋 될 때, 베이스(B)의 전압 레벨은 리셋 전압(VRX)으로 리셋 되고 이미터의 전압 레벨은 적분기의 셋 전압 (VSET) 레벨로 리셋 되는데, 이때 리셋 전압(VRX) 레벨과 셋 전압(VSET) 레벨은 광 트랜지스터(QPH)의 베이스(B)와 이미터 사이에 약한 순방향의 전압이 설정되도록 정한다. 즉, 리셋 전압(VRX) 레벨은 셋 전압(VSET) 레벨에 비하여 약 0.3V ~ 0.4V정도 낮게 정한다.
이와 같은 리셋 조건에서는 광 트랜지스터(QPH)가 매우 낮은 전류 영역을 피하여 동작할 수 있기 때문에 잡음의 영향을 받지 않고 출력 신호 값(signal value) 및 기준 신호 값(reference value)을 구할 수 있다.
도 4는 도 3의 게이트와 바디를 연결하는 방법을 설명하는 개념도이다.
도 3의 광 트랜지스터(QPH)에서 수평방향의 PNP 형 바이폴라 트랜지스터는 게이트(G)가 이미터(33)를 둘러싸고 게이트(G)의 바깥쪽을 컬렉터(34)가 둘러싸는 구조로 형성될 수 있다.
즉, 수평 방향 PNP 형 바이폴라 트랜지스터의 광 트랜지스터(QPH)에 대한 영향을 극대화하기 위하여, 도 4에 도시된 것과 같이 게이트(G)를 폐곡선 모양으로 만든 후 폐곡선의 안쪽을 이미터(33)로 바깥쪽을 수평 방향의 컬렉터(34)로 이용할 수 있다.
이와 같은 구조는 작은 면적에서 게이트(G)의 폭을 크게 만든 효과를 얻을 수 있어서 수평방향 PNP 형 바이폴라 트랜지스터의 영향을 극대화시킬 수 있다. 또한 이미터(33)의 영역보다 컬렉터(34)의 영역을 상대적으로 크게 만들어서 빛에 의해 전자-전공의 발생이 베이스(32)와 컬렉터(34) 사이에서 효율적으로 수행될 수 있도록 할 수 있다.
도 5(a)는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 단위 화소를 나타내는 회로도이다.
도 5(b)는 도 5(a)의 동작을 설명하는 타이밍도이다.
도 6은 도 5(a)의 단위 화소의 구조를 설명하는 단면도이다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 단위 화소(500)는 광 트랜지스터(QPH), 제 1 피모스 트랜지스터 (MSX) 및 제 2 피모스 트랜지스터(MRX)를 구비한다.
광 트랜지스터(QPH)는 외부로부터 인가되는 빛을 감지하여 전하를 생성한다. 제 1 피모스 트랜지스터(MSX)는 선택 신호(SX)가 게이트로 인가되고 제 1단이 광 트랜지스터(QPH)의 이미터에 연결되어 광 트랜지스터(QPH)에 저장된 전하를 외부로 출력하거나 외부로부터 전하를 수신하여 광 트랜지스터(QPH)로 전달한다.
제 2 피모스 트랜지스터(MRX)는 리셋 신호(RX)가 게이트로 인가되고 광 트랜지스터(QPH)의 베이스(B)에 제 1 단이 연결되고 리셋 전압(VRX)에 제 2단이 연결되 어 광 트랜지스터(QPH)의 베이스(B)를 리셋 전압(VRX) 레벨로 변화시킨다.
도 5(a)의 단위 화소(500)는 도 2(a)의 단위 화소(200)와 트랜지스터들의 타입이 다를 뿐 동작 원리는 동일하다.
도 2(a)의 선택 트랜지스터(MSX) 및 리셋 트랜지스터(MRX)는 엔모스 트랜지스터이나 도 5(a)의 제 1 피모스 트랜지스터(MSX) 및 제 2 피모스 트랜지스터(MRX)는 피모스 트랜지스터이다. 또한, 도 2(a)의 광 트랜지스터(QPH)는 피모스 트랜지스터 구조이지만 도 5(a)의 광 트랜지스터(QPH)는 엔모스 트랜지스터 구조를 가진다.
좀 더 설명하면, 도 5(a)의 광 트랜지스터(QPH)는 P 형 서브스트레이트(61) 위에 N 형 웰(62)이 형성되고 N 형 웰(62) 위에 P형 웰(63)이 형성되는 트리플 웰(triple well) 구조를 가진다.
도 5(a)의 광 트랜지스터(QPH)는 N형 웰(62)과 P형 웰(63) 및 P형 웰(63) 내부의 N형 영역(64)으로 형성되는 수직방향의 NPN 형 바이폴라 트랜지스터 및 P형 웰(63)과 P형 웰(63) 내부의 두개의 N형 영역(64, 65)으로 형성되는 수평방향의 NPN 형 바이폴라 트랜지스터를 구비한다.
도 6에서 알 수 있듯이 광 트랜지스터(QPH)는 게이트(G)와 P 형 웰(63)인 바디가 연결되어 베이스(B)로서 동작되는 엔모스(NMOS) 트랜지스터 구조이다.
도 5(b)의 타이밍도에서 알 수 있듯이, T1, T2, T3, T4 의 4 단계를 거치면서 단위 화소(500)는 독출과 리셋 동작을 반복한다. 그리고, 출력 신호 값(signal value)과 기준 신호 값(reference value)을 구한 후에 다음에 연결되는 신호 처리 회로(미도시)에서 두 값의 차이를 빛의 세기로 이용할 수 있다.
도 5(a)의 광 트랜지스터(QPH)가 리셋 되는 경우에도 역시 광 트랜지스터 (QPH)의 베이스(B)와 이미터 사이에 순방향 전압이 형성되도록 한다. 도 5(a)의 단위 화소(500)는 도 2(a)의 단위 화소(200)와 트랜지스터들의 타입이 다를 뿐 동작 원리는 동일하므로 동작에 관한 상세한 설명은 생략한다.
본 발명의 실시예에 따른 단위 화소(200, 500)는 상술한 바와 같이 새로운 구조의 광 트랜지스터(QPH)를 이용함으로써 약한 빛에 대해서 큰 광 전류를 발생할 수 있으며 CMOS 공정으로 제작할 수 있다.
또한, 단위 화소(200, 500)의 크기나 구동 방식 등 모든 면에서 CMOS 이미지 센서의 제작에 적합하다. 특히 단위 화소(200, 500)의 상태를 리셋 할 수 있고 리셋 한 상태의 값을 읽어낼 수 있기 때문에 CDS(correlated double sampling) 동작이 가능하다.
CDS 동작을 함으로써 공정의 변화에 따른 잡음인 FPN(fixed pattern noise)를 크게 줄일 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해 져야 할 것이다.
상술한 바와 같이 본 발명에 따른 CMOS 이미지 센서의 단위 화소는 게이트와 바디(body)가 연결되어 있는 구조의 광 트랜지스터를 이용하여 약한 빛에서도 큰 광 전류를 얻을 수 있을 뿐만 아니라, 광 트랜지스터를 리셋 한 상태의 값을 읽어낼 수 있으므로 빛에 의해 생성된 전자-홀에 의한 출력을 읽고 리셋 상태의 값과의 차이를 구하는 CDS(correlated double sampling) 동작이 가능한 장점이 있다. 또한, 잡음의 영향을 크게 받는 저 전류 영역을 피해서 광 트랜지스터를 리셋 할 수 있기 때문에 잡음의 영향을 덜 받는 우수한 화질을 얻을 수 있는 장점이 있다.

Claims (14)

  1. 외부로부터 인가되는 빛을 감지하여 전하를 생성하는 광 트랜지스터 ;
    선택 신호에 응답하여 상기 광 트랜지스터에 저장된 전하를 외부로 출력하거나 외부로부터 전하를 수신하여 상기 광 트랜지스터로 전달하는 선택 트랜지스터 ; 및
    리셋 신호에 응답하여 상기 광 트랜지스터의 베이스를 리셋 전압 레벨로 변화시키는 리셋 트랜지스터를 구비하고,
    상기 광 트랜지스터는,
    P 형 서브스트레이트와 N 형 웰 및 상기 N 형 웰 내부의 P형 영역으로 형성되는 수직방향의 PNP 형 바이폴라 트랜지스터 ; 및
    상기 N 형 웰 및 상기 N 형 웰 내부의 두개의 P형 영역으로 형성되는 수평방향의 PNP 형 바이폴라 트랜지스터를 구비하는 구조를 가지며,
    상기 광 트랜지스터의 게이트와 상기 N 형 웰이 연결되어 상기 베이스로서 동작되는 피모스(PMOS) 트랜지스터 구조인 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  2. 제 1항에 있어서,
    양의 입력 단자로 소정의 셋 전압이 인가되고 음의 입력 단자로 상기 선택 트랜지스터의 제 1 단이 연결되는 적분기를 더 구비하고,
    상기 적분기는,
    적분기 제어 신호에 응답하여 상기 음의 입력 단자와 출력 단자를 연결하거나 차단하는 스위치를 구비하는 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  3. 삭제
  4. 제 2항에 있어서, 상기 수평방향의 PNP 형 바이폴라 트랜지스터는,
    게이트가 이미터(emitter)를 둘러싸고 상기 게이트의 바깥쪽을 컬렉터가 둘러싸는 구조인 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  5. 제 2항에 있어서, 상기 선택 트랜지스터는,
    상기 제 1 단이 상기 적분기의 음의 입력 단자에 연결되며 제 2 단이 상기 광 트랜지스터의 이미터(emitter)에 연결되는 엔모스(NMOS) 트랜지스터인 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  6. 제 2항에 있어서, 상기 리셋 트랜지스터는,
    상기 광 트랜지스터의 베이스에 제 1 단이 연결되고 리셋 전압에 제 2단이 연결되는 엔모스(NMOS) 트랜지스터인 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  7. 제 2항에 있어서, 상기 광 트랜지스터가 리셋 되는 경우,
    상기 광 트랜지스터의 베이스와 이미터 사이에는 순방향 전압이 형성되는 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  8. 제 2항에 있어서,
    상기 적분기 제어 신호가 하이 레벨인 경우 상기 적분기와 상기 광 트랜지스터가 리셋 되고 상기 적분기 제어 신호가 로우 레벨인 경우 상기 광 트랜지스터의 리셋 상태에 대응되는 전압 레벨이 독출 되거나 또는 상기 광 트랜지스터에 저장된 전하량에 대응되는 전압 레벨이 독출되는 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  9. 외부로부터 인가되는 빛을 감지하여 전하를 생성하는 광 트랜지스터 ;
    선택 신호가 게이트로 인가되고 제 1단이 상기 광 트랜지스터의 이미터에 연결되어 상기 광 트랜지스터에 저장된 전하를 외부로 출력하거나 외부로부터 전하를 수신하여 상기 광 트랜지스터로 전달하는 제 1 피모스 트랜지스터 ; 및
    리셋 신호가 게이트로 인가되고 상기 광 트랜지스터의 베이스에 제 1 단이 연결되고 리셋 전압에 제 2단이 연결되어 상기 광 트랜지스터의 베이스를 리셋 전압 레벨로 변화시키는 제 2 피모스 트랜지스터를 구비하고,
    상기 광 트랜지스터는,
    P 형 서브스트레이트 위에 N 형 웰이 형성되고 상기 N 형 웰 위에 P형 웰이 형성되는 트리플 웰(triple well) 구조를 가지고,
    상기 P형 웰 내부의 N형 영역과 상기 P형 웰 및 상기 N 형 웰로 형성되는 수직방향의 NPN 형 바이폴라 트랜지스터 ; 및
    상기 P형 웰 및 상기 P형 웰 내부의 두개의 N형 영역으로 형성되는 수평방향의 NPN 형 바이폴라 트랜지스터를 구비하는 구조를 가지며,
    상기 광 트랜지스터의 게이트와 상기 P 형 웰이 연결되어 상기 베이스로서 동작되는 엔모스(NMOS) 트랜지스터 구조인 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  10. 제 9항에 있어서,
    양의 입력 단자로 소정의 셋 전압이 인가되고 음의 입력 단자로 상기 제 1 피모스 트랜지스터의 제 2 단이 연결되는 적분기를 더 구비하고,
    상기 적분기는,
    적분기 제어 신호에 응답하여 상기 음의 입력 단자와 출력 단자를 연결하거나 차단하는 스위치를 구비하는 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  11. 삭제
  12. 제 9항에 있어서, 상기 수평방향의 NPN 형 바이폴라 트랜지스터는,
    게이트가 이미터(emitter)를 둘러싸고 상기 게이트의 바깥쪽을 컬렉터가 둘러싸는 구조인 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  13. 제 9항에 있어서, 상기 광 트랜지스터가 리셋 되는 경우,
    상기 광 트랜지스터의 게이트와 이미터 사이에는 순방향 전압이 형성되는 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
  14. 제 10항에 있어서, 상기 적분기 제어 신호가 하이 레벨인 경우 상기 적분기 및 상기 광 트랜지스터가 리셋 되고 상기 적분기 제어 신호가 로우 레벨인 경우 상기 광 트랜지스터의 리셋 상태에 대응되는 전압 레벨이 독출 되거나 또는 상기 광 트랜지스터에 저장된 전하량에 대응되는 전압 레벨이 독출되는 것을 특징으로 하는 CMOS 이미지 센서의 단위 화소.
KR1020030059827A 2003-08-28 2003-08-28 광 트랜지스터를 이용한 ｃｍｏｓ 이미지 센서용 단위 화소 KR100545106B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030059827A KR100545106B1 (ko) 2003-08-28 2003-08-28 광 트랜지스터를 이용한 ｃｍｏｓ 이미지 센서용 단위 화소
US10/787,739 US20050045804A1 (en) 2003-08-28 2004-02-27 Pixel of CMOS image sensor using phototransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030059827A KR100545106B1 (ko) 2003-08-28 2003-08-28 광 트랜지스터를 이용한 ｃｍｏｓ 이미지 센서용 단위 화소

Publications (2)

Publication Number Publication Date
KR20050023531A KR20050023531A (ko) 2005-03-10
KR100545106B1 true KR100545106B1 (ko) 2006-01-24

Family

ID=34214726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059827A KR100545106B1 (ko) 2003-08-28 2003-08-28 광 트랜지스터를 이용한 ｃｍｏｓ 이미지 센서용 단위 화소

Country Status (2)

Country Link
US (1) US20050045804A1 (ko)
KR (1) KR100545106B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061074B2 (en) * 2004-10-07 2006-06-13 The United States Of America As Represented By The Dept Of The Army Visible imaging device using Darlington phototransistors
KR100658367B1 (ko) * 2005-11-07 2006-12-15 플래닛팔이 주식회사 이미지 센서 및 이미지 데이터 처리 방법
KR100722690B1 (ko) * 2005-11-07 2007-05-29 플래닛팔이 주식회사 씨모스 이미지 센서의 단위 픽셀
KR100781905B1 (ko) * 2006-10-25 2007-12-04 한국전자통신연구원 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법
KR100843663B1 (ko) * 2007-05-02 2008-07-03 주식회사 티엘아이 센싱소자의 면적을 증가시킬 수 있는 이미지 센서 및 이의 구동방법, 그리고, 이미지 센서의 단위픽셀 및 이의 구동방법
KR101829777B1 (ko) * 2011-03-09 2018-02-20 삼성디스플레이 주식회사 광 감지 센서
CN213637981U (zh) * 2020-04-01 2021-07-06 神亚科技股份有限公司 图像感测装置
CN112083593B (zh) * 2020-09-29 2021-12-03 Tcl华星光电技术有限公司 显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100383A (ja) * 1990-08-18 1992-04-02 Seiko Instr Inc 固体撮像素子
JP2768453B2 (ja) * 1992-03-03 1998-06-25 キヤノン株式会社 固体撮像装置及びそれを用いた装置

Also Published As

Publication number Publication date
US20050045804A1 (en) 2005-03-03
KR20050023531A (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
US7291822B2 (en) Amplification with feedback capacitance for photodetector signals
KR101965632B1 (ko) 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법
US7626620B2 (en) Photoelectric conversion unit stacked structure
JP4762030B2 (ja) 光検出装置
US20080007640A1 (en) Photoelectric conversion circuit and solid-state image-sensing device using it
JP2007006447A (ja) Ｃｍｏｓイメージセンサーのイメージ画素
JP4654046B2 (ja) Ｃｍｏｓイメージセンサのクランプ回路
JP5112685B2 (ja) Ｃｍｏｓイメージセンサ
KR100545106B1 (ko) 광 트랜지스터를 이용한 ｃｍｏｓ 이미지 센서용 단위 화소
KR20170117259A (ko) 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US8963067B2 (en) Image sensor and methods of driving and fabricating the same
KR100429571B1 (ko) 저전력화 및 화질 개선을 위한 단위 화소 회로 및 판독 회로를 갖는 이미지센서
KR100865111B1 (ko) 넓은 동작 범위의 ｃｍｏｓ형 이미지 센서용 화소 회로
KR100775009B1 (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
US8648950B2 (en) Image sensor for minimizing variation of control signal level
CN100421459C (zh) Cmos图像传感器
US11696055B2 (en) Analog-to-digital converter for separately applying a bias voltage depending on an operation mode, and an image sensor including the same
KR100444494B1 (ko) 특성을 향상시킨 시모스 이미지센서의 단위화소
JP4537271B2 (ja) 撮像装置及び撮像システム
KR20090073562A (ko) 넓은 동적 범위을 갖는 씨모스 이미지 센서
KR20040093988A (ko) 균일한 광감도를 갖는 씨모스 이미지센서의 단위화소 어레이
KR100545171B1 (ko) 씨모스 이미지 센서 및 이의 신호 검출 방법
KR20050123399A (ko) 풀 액티브 바이폴라 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee