KR20050027145A - 클록 생성 시스템 - Google Patents

클록 생성 시스템 Download PDF

Info

Publication number
KR20050027145A
KR20050027145A KR1020040072694A KR20040072694A KR20050027145A KR 20050027145 A KR20050027145 A KR 20050027145A KR 1020040072694 A KR1020040072694 A KR 1020040072694A KR 20040072694 A KR20040072694 A KR 20040072694A KR 20050027145 A KR20050027145 A KR 20050027145A
Authority
KR
South Korea
Prior art keywords
clock
frequency
input
circuit
output
Prior art date
Application number
KR1020040072694A
Other languages
English (en)
Inventor
후지와라마사유
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20050027145A publication Critical patent/KR20050027145A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Abstract

PLL 회로를 이용하여 기준 주파수 클록과 소정 비 관계에 있는 다른 기준 주파수 클록을 노이즈 플로어의 S/N의 제한에 관계없이 충분한 S/N로 얻는 것이다.
기준 주파수 클록을 기준 입력분주 회로에서 분주하여 위상 비교기의 기준 입력으로 하고, 제어 발진기의 발진 주파수 신호(다른 기준 주파수 클록에 대응함)를 분주수 전환형의 비교 입력분주 회로에서 분주하여 위상 비교기의 비교 입력으로 한다. 상기 비교 입력분주 회로의 분주수를 발진 주파수 신호가 제1 기준 주파수 클록과 일정 비 주파수로 되도록 분주수 제어 신호에 따라 전환한다. 이에 따라, MPEG 포맷에 필요한 3개의 기준 주파수 클록 27MHz 계열, 33.8688MHz 계열, 36.864MHz 계열을 얻는다.

Description

클록 생성 시스템 {CLOCK PRODUCING SYSTEM}
본 발명은 어느 하나의 주파수 클록에 근거하여 상기 클록의 주파수와 소정 비 관계에 있는 제1 기준 주파수 클록, 제2 기준 주파수 클록, 제3 기준 주파수 클록 등을 발생하는 클록 생성 시스템에 관한 것이다. 특히, DVD(Digital Versatile Disc)시스템이나 DVC(Digital Video Cassette recorder)시스템에 필요한 복수의 기준 주파수 클록을 발생하는데 적합한 클록 생성 시스템에 관한 것이다.
종래로부터, DVD 플레이어, DVD-R, DVD-RW 등의 DVD 시스템이나 DVC 시스템등의 MPEG(Moving Picture Experts Group) 포맷을 이용하는 시스템에 있어서는 복수의 기준 주파수 클록을 필요로 한다. 이들 복수의 기준 주파수 클록은 적어도 비디오용의 제1 기준 주파수 27MHz 계열의 클록, 사운드용(특히, CD용)의 제2 기준 주파수 33.8688MHz 계열(샘플링 주파수 44.1kHz의 정수 배)의 클록, 및 사운드용(특히, DVD용)의 제3 기준 주파수 36.864MHz 계열(샘플링 주파수 48kHz 및 32kHz의 정수 배)의 클록이다.
이들 3개의 기준 주파수 계열의 클록은 각각 개별적으로 발진 모듈을 사용함으로써 얻을 수 있다. 그러나, 상기 방법에서는 필요한 기준 주파수마다 발진 모듈을 설정하기 때문에 클록 생성 시스템의 비용이 상승한다.
그래서, 상기 비용을 경감하기 위해 주지의 PLL(Phase Locked Loop)회로를 각각 이용하여 하나의 기준 주파수 클록을 기준으로 하고, 다른 2개의 기준 주파수 계열의 클록을 생성하는 것이 종래에서부터 행해지고 있다.
관련 기술로서 도 5의 클록 생성 시스템을 나타낸다. 도 5의 클록 생성 시스템에 있어서는 PLL 회로를 이용하여 3개 중에서 하나의 기준 주파수 클록을 기준으로 하여 다른 2개의 기준 주파수 계열의 클록을 생성할 수 있다. 상기 도 5는 발명자가 본 발명에 이르는 과정에 있어서 고안한 관련 기술이며 공지되어 있지 않다. 따라서 도 5의 클록 생성 시스템은 선행 기술(종래예)이 아니다.
이 도 5에서는 발진 모듈에 의해 발생된 제1 기준 주파수 클록 Fr1(27MHz)을 기준으로 하고, 다른 2개의 제2 기준 주파수 클록 Fr2(33.8688MHz) 계열의 클록 및 제3 기준 주파수 클록 Fr3(36.864MHz) 계열의 클록을 생성한다.
이 도 5에 있어서, 제1 PLL 회로(50a)에서 제1 분주기(51a)는 입력된 27MHz의 제1 기준 주파수 클록 Fr1을 1/625로 분주하여 위상 비교기(PD)(53a)의 한 쪽의 비교 입력 P1으로 한다. 제2 분주기(52a)는 PLL 회로(50a)의 출력을 1/3136로 분주하여 위상 비교기(53a)의 다른 방향의 비교 입력 P2로 한다. 위상 비교기(53a)는 두 입력 P1, P2의 위상을 비교하고, 그 위상차에 따른 비교 출력을 발생한다. 상기 비교 출력이 저역 통과 필터(LPF)(54a)로 평활되어 전압 제어 발진기(VCO)(55a)의 제어 입력으로 된다.
전압 제어 발진기(55a)는 위상 비교기(53a)의 두 입력의 주파수 및 위상이 일치하도록 제어 입력에 따라 발진 주파수가 제어된다. 상기 PLL 회로의 루프 이득은 크기 때문에 잔류하는 제어 편차는 극히 작아진다. 따라서, 전압 제어 발진기(55a)로부터 출력된 주파수는 분주기(51a, 52a)의 분주수에 따라 135.4752(=27×3136/625) MHz로 변환된다.
이 전압 제어 발진기(55a)의 출력 주파수가 분주기(56a)에서 1/4 분주되어 제2 기준 주파수 클록 Fr2가 출력된다. 또한, 상기 제2 기준 주파수 클록 Fr2와 특정한 주파수 관계에 있는 22.5792MHz, 16.9344MHz, 11.2896MHz가 1/6 분주기(57a), 1/8분주기(58a), 1/12 분주기(59a)에 의해 전압 제어 발진기(55a)의 출력 주파수가 각각 분주되어 형성된다. 이러한 제2 기준 주파수 계열 Fr2s의 각 클록은 모두 CD용의 샘플링 주파수 44.1kHz의 정수배의 주파수이다.
또, 제2 PLL 회로(50b)에서도 기본적인 동작은 제1 PLL 회로(50a)와 동일하다. 단, 제1 분주기(51b)의 분주비는 1/375이고, 제2 분주기(52b)의 분주비는 1/2048이다. 전압 제어 발진기(55b)로부터 출력된 주파수는 분주기(51b, 52b)의 분주비에 따라 147.456(=27×2048/375) MHz로 변환된다. 또한, 53b는 위상 비교기이고, 54b는 저역 통과 필터이다.
이 전압 제어 발진기(55b)의 출력 주파수가 분주기(56b)에서 1/4 분주되어 제3 기준 주파수 클록 Fr3이 출력된다. 또한, 상기 제3 기준 주파수 클록 Fr3과 특정한 주파수 관계에 있는 24.576MHz, 18.432MHz, 12.288MHz가 l/6분주기(57b), 1/8분주기(58b), 1/12 분주기(59b)에 의해 전압 제어 발진기(55b)의 출력 주파수가 각각 분주되어 형성된다. 이러한 제3 기준 주파수 계열 Fr3s의 각 클록은 모두 DVD 음성용의 샘플링 주파수 48kHz 및 32kHz의 정수배의 주파수이다.
또, 제1 기준 주파수 클록 Fr1 및 그것이 1/2 분주기(56c)에서 분주된 13.5MHz의 클록으로 이루어지는 제1 기준 주파수 계열 Fr1s의 각 클록이 출력된다.
따라서, 이들 제1∼제3 기준 주파수 계열 Fr1s∼Fr3s의 각 클록으로부터 각각 필요한 주파수 클록을 선택하여 이용하는 것으로 된다.
이 도 5의 클록 생성 시스템의 S/N(신호 대 잡음 비)을 S/N 이론에 근거하여 산출하면 다음과 같이 된다. 대표적으로 제2 기준 주파수 계열 Fr2s에 대해 검토한다. 먼저, 제1 기준 주파수 클록 Fr1을 625 분주하면, 상기 분주에 수반하여 S/N은 20log625[dB]만큼만 개선된다. 제1 분주기(51a)의 출력에 있어서 S/N[dB]는 계산상 제1 기준 주파수 클록의 S/N[dB]+20log625[dB]로 된다. 여기서, 제1 기준 주파수 클록의 S/N을 80[dB]로 가정하면 80+56=136[dB]로 된다. 또한, S/N 값은 개략의 수이다(이하, 동일함).
그러나, PLL 회로는 그 시스템 또는 PLL 회로가 형성된 IC(집적 회로)의 노이즈 플로어 상에서 동작하고 있기 때문에, PLL 회로의 S/N은 그 노이즈 플로어에서의 S/N에 의해 제한된다. 상기 노이즈 플로어의 S/N은 전원 전위의 요동 등에 의해 정해지지만, 통상 90[dB]정도이다. 따라서 PLL 회로의 S/N은 노이즈 플로어의 S/N인　90[dB]에 의해 제한되며, 이보다 양호하게 되지 않는다. 따라서, 제1 분주기(51a)의 출력, 즉 위상 비교기(53a)의 한 쪽의 비교 입력 P1에 있어서 S/N[dB]은 최고 90[dB]로 된다.
다음에, 위상 비교기(53a)의 두 비교 입력 P1, P2에 있어서 S/N[dB]은 동등하므로, 다른 쪽의 비교 입력 P2의 S/N은 동일하게 90[dB]로 된다. 제2 분주기(52a)의 입력은 상기 비교 입력 P2를 3136 체배한 것으로 되기 때문에, 상기 체배에 수반하여 S/N은 20log3136[dB]만큼만 저하된다. 따라서 제2 분주기(52a)의 입력에 있어서 S/N[dB]은 비교 입력 P2의 90[dB]로부터 20log3136[dB]을 감산한 것이며 20.3[dB]로 된다.
그리고, 제2 기준 주파수 계열 Fr2s의 각 주파수 클록은 각각 분주되어 그 S/N은 제2 기준 주파수 클록 Fr2가 32.3[dB]이고, 그외에 22.5792MHz가 35.8[dB], 16.9344MHz가 38.3[dB], 11.2896MHz가 41.8[dB]이다.
또, 제3 기준 주파수 계열 Fr3s에 대해 검토하면, 동일한 계산에 의해 제3 기준 주파수 계열 Fr3s의 각 주파수 클록은 각각 분주되고, 그 S/N은 제3 기준 주파수 클록 Fr3이 36.0[dB]이고, 그외에 24.576MHz가 39.5[dB], 18.432MHz가 42.0[dB], 12.288MHz가 45.5[dB]이다.
이 도 5의 관련 기술과 같이 PLL 회로 및 분주기를 이용함으로써, 제1 기준 주파수 클록 Fr1에 소정 비을 곱한 소기의 주파수의 제2 기준 주파수 클록 Fr2를 포함하는 제2 기준 주파수 계열 Fr2s의 클록 및 소기의 주파수의 제3 기준 주파수 클록 Fr3을 포함하는 제3 기준 주파수 계열 Fr3s의 클록을 출력할 수 있다. 그러나, 제2 기준 주파수 계열 Fr2s의 클록 및 제3 기준 주파수 계열 Fr3s의 클록의 S/N은 30[dB]∼40[dB]로 저하된다. DVD 시스템 등에 이용하는 클록에서는 일반적으로 50[dB] 이상(바람직하게는 60[dB] 이상)의 S/N이 필수 요소로 된다. 따라서 상기 S/N의 저하가 문제로 된다.
그래서, 본 발명은 MPEG 포맷을 이용하는 시스템에 있어서, 기준 주파수 클록으로서 필요하게 되는 비디오용의 제1 기준 주파수 클록 27MHz 계열의 클록, 사운드용(특히, CD용)의 제2 기준 주파수 클록 33.8688MHz 계열의 클록, 및 사운드용(특히, DVD용)의 제3 기준 주파수 클록 36.864MHz 계열의 클록을 발생하는 클록 생성 시스템에 있어서, PLL 회로를 이용함으로써 발진 모듈을 적게 하는 동시에, 노이즈 플로어의 S/N의 제한에 관계없이 충분한 S/N의 제1∼제3 기준 주파수 클록을 포함하는 주파수 계열의 복수의 클록을 얻는 것을 목적으로 한다.
청구항 1에 기재된 클록 생성 시스템은 적어도 제1 주파수 클록 Fr1과, 상기 제1 주파수 클록과 제1 소정 비 관계에 있는 제2 주파수 클록 Fr2와, 상기 제1 주파수 클록과 제2 소정 비 관계에 있는 제3 주파수 클록 Fr3을 발생하는 클록 생성 시스템에 있어서,
제1 기준 입력 클록 P1과 제1 비교 입력 클록 P2와의 위상을 비교하고, 그 비교 결과를 제1 위상 비교 출력으로 하여 출력하는 제1 위상 비교기(13a)와, 상기 제1 위상 비교 출력을 저역 통과시키는 제1 저역 통과 필터(14a)와, 상기 제1 저역 통과 필터(14a)의 필터 출력을 제어 입력으로 하고, 상기 제2 주파수 클록 Fr2와 일정 비 제1 발진 주파수 신호를 발생시키기 위한 제1 제어 발진기(15a)와, 기준 클록으로서 입력된 상기 제1 주파수 클록 Fr1을 분주하여 상기 제1 기준 입력 클록 P1을 얻는 제1 기준 입력분주 회로(11a)와, 상기 제1 제어 발진기(15a)의 제1 발진 주파수 신호를 분주하여 상기 제1 비교 입력 클록 P2를 얻는 제1 비교 입력분주 회로(12a)를 구비하고,
상기 제1 비교 입력분주 회로(12a) 또는 상기 제1 기준 입력분주 회로(11a)가 제1 분주수 제어 신호에 따라 다른 분주수로 분주하는 분주수 전환형 분주 회로인 제1 PLL 회로(10a)와,
상기 제1 발진 주파수 신호에 따른 클록과 상기 제1 비교 입력 클록 P2 또는 상기 제1 기준 입력 클록 P1이 입력되고, 상기 제1 발진 주파수 신호가 상기 제2 주파수 클록 Fr2와 일정 비 주파수로 되는 상기 제1 분주수 제어 신호를 발생시키고, 상기 제1 비교 입력분주 회로(12a) 또는 상기 제1 기준 입력분주 회로(11a)의 분주수를 전환하기 위한 제1 분주수 제어 회로(20a)와,
제2 기준 입력 클록 P1과 제2 비교 입력 클록 P2와의 위상을 비교하고, 그 비교 결과를 제2 위상 비교 출력으로서 출력하는 제2 위상 비교기(13b)와, 상기 제2 위상 비교 출력을 저역 통과시키는 제2 저역 통과 필터(14b)와, 상기 제2 저역 통과 필터(14b)의 필터 출력을 제어 입력으로 하고, 상기 제3 주파수 클록 Fr3과 일정 비 제2 발진 주파수 신호를 발생시키기 위한 제2 제어 발진기(15b)와, 기준 클록으로서 입력된 상기 제1 주파수 클록 Fr1을 분주하여 상기 제2 기준 입력 클록 P1을 얻는 제2 기준 입력분주 회로(11b)와, 상기 제2 제어 발진기(15b)의 제2 발진 주파수 신호를 분주하여 상기 제2 비교 입력 클록을 얻는 제2 비교 입력분주 회로(12b)를 구비하고, 상기 제2 비교 입력분주 회로(12b) 또는 상기 제2 기준 입력분주 회로(11b)는 제2 분주수 제어 신호에 따라 다른 분주수로 분주하는 분주수 전환형 분주 회로인 제2 PLL 회로(lOb)와,
상기 제2 발진 주파수 신호에 따른 클록과 상기 제2 비교 입력 클록 P2 또는 상기 제2 기준 입력 클록 P1이 입력되고, 상기 제2 발진 주파수 신호가 상기 제3 주파수 클록 Fr3과 일정 비 주파수로 되는 상기 제2 분주수 제어 신호를 발생시키고, 상기 제2 비교 입력분주 회로(12b) 또는 상기 제2 기준 입력분주 회로(11b)의 분주수를 전환하기 위한 제2 분주수 제어 회로(10b)를 구비하는 것을 특징으로 한다.
청구항 2에 기재된 클록 생성 시스템은 청구항 1에 기재된 클록 생성 시스템에 있어서, 상기 제2 주파수 클록은 상기 제1 발진 주파수 신호를 소정 분주수로 분주하여 얻는 것이고, 상기 제3 주파수 클록은 상기 제2 발진 주파수 신호를 소정 분주수로 분주하여 얻는 것임을 특징으로 한다.
청구항 3에 기재된 클록 생성 시스템은 청구항 1에 기재된 클록 생성 시스템에 있어서, 상기 제1 발진 주파수 신호를 각각 다른 분주수로 분주하는 제1 군의 복수의 분주기를 구비하고, 상기 제1 군의 복수의 분주기로부터 상기 제2 주파수 클록 및 상기 제2 주파수 클록과 소정 비 관계에 있는 복수의 클록을 포함하는 제2 주파수 계열의 클록군을 출력하고,
상기 제2 발진 주파수 신호를 각각 다른 분주수로 분주하는 제2 군의 복수의 분주기를 구비하고, 상기 제2 군의 복수의 분주기로부터 상기 제3 주파수 클록 및 상기 제3 주파수 클록과 소정 비 관계에 있는 복수의 클록을 포함하는 제3 주파수 계열의 클록군을 출력하고,
상기 제1 주파수 클록을 소정 분주수로 분주하는 적어도 하나의 분주기를 구비하고, 상기 제1 주파수 클록 및, 상기 하나의 분주기로부터의 상기 제1 주파수 클록과 소정 비 관계에 있는 적어도 하나의 클록을 포함하는 제1 주파수 계열의 클록군을 출력하는 것을 특징으로 한다.
청구항 4에 기재된 클록 생성 시스템은 청구항 1 내지 3에 기재된 클록 생성 시스템에 있어서, 상기 제1 주파수 클록은 27MHz이고, 상기 제2 주파수 클록은 33.8688MHz이고, 상기 제3 주파수 클록은 36.864MHz인 것을 특징으로 한다.
청구항 5 기재 또는 청구항 6에 기재된 클록 생성 시스템은 청구항 4에 기재 또는 청구항 1 내지 3에 기재된 클록 생성 시스템에 있어서, 상기 제1 분주수 제어 회로는 상기 제1 발진 주파수 신호에 따른 클록을 클록 입력으로 하고 상기 제1 비교 입력 클록 또는 상기 제1 기준 입력 클록을 데이터 입력으로 하는 제1 플립플롭(이하, FF) 회로와, 상기 제1 FF 회로의 출력을 초기치부터 설정치까지 반복하여 카운트하는 제1 카운터와, 상기 제1 카운터의 카운트 값을 디코드한 제1 디코드 출력을 발생하는 제1 디코더와, 상기 제1 디코드 출력을 데이터 입력으로 하고 상기 제1 FF 회로의 출력을 클록 입력으로 하여 상기 제1 분주수 제어 신호를 출력하는 제2 FF 회로를 구비하고,
상기 제2 분주수 제어 회로는 상기 제2 발진 주파수 신호에 따른 클록을 클록 입력으로 하고 상기 제2 비교 입력 클록 또는 상기 제2 기준 입력 클록을 데이터 입력으로 하는 제3 FF 회로와, 상기 제3 FF 회로의 출력을 초기치부터 설정치까지 반복하여 카운트하는 제2 카운터와, 상기 제2 카운터의 카운트 값을 디코드한 제2 디코드 출력을 발생하는 제2 디코더와, 상기 제2 디코드 출력을 데이터 입력으로 하고, 상기 제3 FF 회로의 출력을 클록 입력으로 하고 상기 제2 분주수 제어 신호를 출력하는 제4 FF 회로를 갖는 것을 특징으로 한다.
청구항 7에 기재된 클록 생성 시스템은 제1 주파수 클록에 근거하여 상기 제1 주파수 클록과 소정 비 관계에 있는 제2 주파수 클록을 발생하는 클록 생성 시스템에 있어서,
기준 입력 클록과 비교 입력 클록과의 위상을 비교하고 그 비교 결과를 위상 비교 출력으로 하여 출력하는 위상 비교기와, 상기 위상 비교 출력을 저역 통과시키는 저역 통과 필터와, 상기 저역 통과 필터의 필터 출력을 제어 입력으로 하고 상기 제2 주파수 클록과 일정 비 발진 주파수 신호를 발생시키기 위한 제어 발진기와, 기준 클록으로서 입력된 상기 제1 주파수 클록을 분주하여 상기 기준 입력 클록을 얻는 기준 입력분주 회로와, 상기 제어 발진기의 발진 주파수 신호를 분주하여 상기 비교 입력 클록을 얻는 비교 입력분주 회로를 구비하고,
상기 비교 입력분주 회로 또는 상기 기준 입력분주 회로는 분주수 제어 신호에 따라 다른 분주수로 분주하는 분주수 전환형 분주 회로인 PLL 회로와, 상기 발진 주파수 신호에 따른 클록과 상기 비교 입력 클록 또는 상기 기준 입력 클록이 입력되고, 상기 발진 주파수 신호가 상기 제2 주파수 클록과 일정 비 주파수로 되는 상기 분주수 제어 신호를 발생시키고, 상기 비교 입력분주 회로 또는 상기 기준 입력분주 회로의 분주수를 전환하기 위한 분주수 제어 회로를 구비하는 것을 특징으로 한다.
청구항 8에 기재된 클록 생성 시스템은 청구항 7에 기재된 클록 생성 시스템에 있어서, 상기 제1 주파수 클록은 27MHz이고, 상기 제2 주파수 클록은 33.8688MHz인 것을 특징으로 한다.
청구항 9에 기재된 클록 생성 시스템은 청구항 7에 기재된 클록 생성 시스템에 있어서, 상기 제1 주파수 클록은 27MHz이고, 상기 제2 주파수 클록은 36.864MHz인 것을 특징으로 한다.
청구항 10에 기재된 클록 생성 시스템은 청구항 7 내지 9에 기재된 클록 생성 시스템에 있어서, 상기 분주수 제어 회로는 상기 발진 주파수 신호에 따른 클록을 클록 입력으로 하고 상기 비교 입력 클록 또는 상기 기준 입력 클록을 데이터 입력으로 하는 제1 FF 회로와, 상기 제1 FF 회로의 출력을 초기치부터 설정치까지 반복하여 카운트하는 카운터와, 상기 카운터의 카운트 값을 디코드한 디코드 출력을 발생하는 디코더와, 상기 디코드 출력을 데이터 입력으로 하고, 상기 제1 FF의 출력을 클록 입력으로 하고 상기 분주수 제어 신호를 출력하는 제2 FF를 갖는 것을 특징으로 한다.
[발명을 실시형태]
이하, 도면을 참조하여 본 발명의 클록 생성 시스템의 실시예에 대해 설명한다.
도 1은 본 발명의 제1 실시예에 따른 PLL 회로를 이용하는 클록 생성 시스템의 구성도이다. 상기 도 1은 비디오용의 제1 기준 주파수 클록 27MHz를 기준 클록으로 하여 입력하고, 사운드용(특히, CD용)의 제2 기준 주파수 33.8688MHz 계열의 클록을 발생하는 클록 생성 시스템이다.
PLL 회로의 S/N은 분주수에 따라 향상하고 체배수에 따라 저하되는 한편, 노이즈 플로어의 S/N에 의해 제한된다. 제1 기준 주파수 클록 27MHz로부터 PLL 회로를 이용하여, 제2 기준 주파수 33.8688MHz를 얻고자 하는 경우에, 그 때문에 필요하게 되는 분주비는 도 5에서 도시된 바와 같이 3136/625이다. 상기 분주비 3136/625의 각각의 분주수를 작게 하는 공약수는 없기 때문에, 발진 주파수 신호의 S/N비가 저하되었다.
본 발명에서는 PLL 회로의 2개의 분주 회로(즉, 기준 입력분주 회로 및 비교 입력분주 회로)의 어느 하나의 분주수를 분주수 제어 신호에 따라 다른 분주수로 다이내믹하게 전환한다. 상기 분주수의 전환에 의해 외관상의 분주수를 작게 하고, S/N비를 개선한다. 또한, 이하, 비교 입력분주 회로의 분주수를 전환하는 경우에 대해 설명하지만, 이에 대신하여 기준 입력분주 회로의 분주수를 전환할 수도 있다.
도 1의 클록 생성 시스템은 제1 주파수 클록 Fr1을 기준 클록으로 하고, 상기 제1 주파수 클록 Fr1과 제1 소정 비 관계에 있는 제2 주파수 클록 Fr2를 발생하는 것이다. 여기서, 제1 주파수 클록 Fr1은 27MHz이고, 제2 주파수 클록 Fr2는 33.8688MHz이다.
도 1에 있어서, 기준 클록인 제1 주파수 클록 Fr1을 제1 PLL 회로(l0a)에 입력하고, 제1 발진 주파수 신호 135.4752MHz를 출력한다. 제1 발진 주파수 신호를 분주기(16a)에서 4 분주하여 제2 주파수 클록 Fr2를 얻을 수 있다.
PLL 회로(10a)에 입력된 제1 주파수 클록 Fr1은 제1 기준 입력분주 회로(11a)에서 25 분주된다. 종래와 동일하게, 제1 주파수 클록 Fr1의 S/N비가 80[dB]이면, 제1 기준 입력 클록 P1의 S/N비는 계산상 80[dB]+20log25[dB]로, 108[dB]로 된다. 그러나, 노이즈 플로어의 S/N에 제한되어 제1 기준 입력 클록 P1의 S/N비는 90[dB]로 된다.
제1 위상 비교기(13a)는 제1 기준 입력 클록 P1과 제1 비교 입력 클록 P2가 입력되고, 상기 두 입력 P1, P2의 위상을 비교하고, 그 위상 비교 결과를 제1 위상 비교 출력으로서 출력한다. 상기 제1 위상 비교기(13a)는 제1 기준 입력 클록 P1과 제1 비교 입력 클록 P2와의 위상 및 주파수를 비교하는 위상 주파수 비교부와, 그 비교 결과로서 발생되는 업 신호 및 다운 신호에 따라 콘덴서를 충전(업 신호시) 또는 방전(다운 신호시)시키기 위한 차지 펌프 회로로 구성된다.
제1 저역 통과 필터(14a)는 제1 위상 비교기(13a)로부터의 제1 위상 비교 출력을 저역 통과시킨다. 구체적으로는 콘덴서 또는 콘덴서와 저항으로 구성된다.
제1 제어 발진기(15a)는 제1 저역 통과 필터(14a)의 필터 출력을 제어 입력으로 하고 제2 주파수 클록 Fr2와 일정 비 제1 발진 주파수 신호를 발생시킨다. 제1 제어 발진기(15a)로서는 제어 입력의 전압치에 따라 발진 주파수가 제어되는 전압 제어 발진기(VCO)가 매우 적합하다.
제1 비교 입력 클록 P2를 얻기 위한 분주수 전환형의 제1 비교 입력분주 회로(12a)는 제1 제어 발진기(15a)의 제1 발진 주파수 신호를 제1 분주수 제어 회로(20a)로부터의 제1 분주수 제어 신호에 따라 다른 분주수로 다이내믹하게 분주한다.
이 제1 비교 입력분주 회로(12a)는 분주수가 고정의 분주 회로(12a-1)와, 분주수가 제1 분주수 제어 신호에 따라 전환되는 분주수 가변의 분주 회로(12a-2)가 직렬로 설정된다. 분주 회로(12a-1)의 분주수는 4이고, 분주 회로(12a-2)의 분주수는 31과 32이다. 또한, 제1 비교 입력분주 회로(12a)를 하나의 분주수 가변형 분주 회로로 구성해도 된다. 그 경우의 분주수는 124와 128로 해도 무방하다.
분주 회로(12a-2)의 분주수의 전환은 제1 주파수 클록 Fr1「27MHz」로부터 제1 발진 주파수 신호「135.4752MHz」를 얻을 수 있도록 분주수「31」이 16회 선택되면, 분주수「32」가 9회 선택되도록 행해진다. 이로 인해, 분주수의 비가 종래와 동일하게 3136/625로 된다. 이를 수식으로 나타내면 다음과 같이 된다.
3136/625=[((4×31×16)/25)+((4×32×9)/25] ×1/25=125.44/25
27MHz×125.44/25=135.4752MHz
제1 위상 비교기(13a)의 제1 기준 입력 클록 P1과 제1 비교 입력 클록 P2에 있어서 S/N[dB]은 동일하며, 90[dB]로 된다. 제1 비교 입력분주 회로(12a)의 입력은 제1 비교 입력 클록 P2를 125.44만 체배한 것으로 되기 때문에, 상기 체배에 수반하여 S/N은 20log125.44[dB]만큼만 저하된다. 따라서 제1 비교 입력분주 회로(12a)의 입력, 즉 제1 발진 주파수 신호에 있어서 S/N[dB]은 제1 비교 입력 클록 P2의 90[dB]로부터 20log125.44[dB]를 감산한 것이며 48.2[dB]로 된다. 상기 S/N비48.2[dB]는 관련 기술에 비해 충분히 높다.
그 제1 분주수 제어 신호가 제1 분주수 제어 회로(20a)에 의해 형성된다. 제1 분주수 제어 회로(20a)에 있어서, 제1 FF 회로(21a)는 분주 회로(12a-1)가 출력 클록(즉, 제1 발진 주파수 신호의 1/4의 주파수)을 클록 입력으로 하고, 분주 회로(12a-2)의 출력 클록(즉, 제1 비교 입력 클록 P2)을 데이터 입력으로 하고, 출력 신호 Q를 출력한다. 상기 제1 FF 회로(21a)는 D형 FF 회로가 매우 적합하다. 또한, 본 발명에 있어서 다른 FF 회로도 동일하다.
제1 카운터(22a)는 제1 FF 회로(21a)의 출력 신호 Q가 입력되고, 초기치 예를 들면 0으로부터 설정치 예를 들면 24까지를 반복하여 카운트하고, 그 카운트 값을 출력하는 반복형 카운터이다.
제1 디코더(23a)는 제1 카운터(22a)의 카운트 값을 디코드한 제1 디코드 출력을 발생한다. 상기 제1 디코더(23a)는 그 입력된 카운트 값 0∼24에 따라, 16 회는 고(H) 레벨을 내고, 9 회는 저(L) 레벨을 낸다. 그 H 레벨, L 레벨은 가능한 한 분산되도록 디코드되는 것이 바람직하고, 예를 들면, H, H, L, H, H, L, H, H, L, H, H, L, H, H, L, H, H, L, H, H, L, H, H, L, L과 같이 하면 된다.
제2 FF 회로(24a)는 제1 디코더(23a)의 제1 디코드 출력(H/L)을 데이터 입력으로 하고, 제1 FF 회로(21a)의 출력을 클록 입력으로 하고 그 출력 신호 Q로서 H 레벨 또는 L 레벨인 제1 분주수 제어 신호를 출력한다. 상기 제1 분주수 제어 신호가 분주 회로(12a-2)에 공급된다. 제1 분주수 제어 신호가 H 레벨일 때에 분주수 31이 선택되고, L 레벨일 때에 분주수 32가 선택된다.
이 분주수의 선택(전환)에 의해, 제1 위상 비교기(13a)의 위상 비교 출력은 그때마다 약간 변동한다. 그러나, 위상 비교 출력의 근소한 변동은 제1 저역 통과 필터(14a)에서 흡수되기 때문에, 제1 제어 발진기(15a)의 발진 주파수에 실질적으로 영향을 주지 않는다.
그리고, 제1 발진 주파수 신호 135.4752MHz를 각각 다른 분주수 4, 6, 8,12에서 분주하는 제1 군의 복수의 분주기(16a, 17a, 18a, 19a)를 설치하고 있다. 이들 제1 군의 복수의 분주기(16a, l7a, 18a, 19a)로부터 제2 주파수 클록 Fr2(S/N비;60.2dB) 및 상기 제2 주파수 클록과 소정 비 관계에 있는 복수의 클록 22.5792MHz(S/N비;63.7dB), 16.9344MHz(S/N 비;66.2dB), 11.2896MHz(S/N비;69.7dB)를 포함하는 제2 주파수 계열의 클록군 Fr2s를 출력한다.
이와 같이, 기준 주파수 클록 27MHz에 근거하여 제2 기준 주파수 33.8688MHz 계열의 클록을 단일의 PLL 회로를 이용하여 노이즈 플로어의 S/N의 제한에 관계없이 충분한 S/N로 생성할 수 있다.
또, 제1 기준 주파수 클록 27MHz를 기준 클록으로서 입력하는 클록 생성 시스템은 27MHz를 발생하는 수정 발진자가 염가이며 고성능인 것이 입수하기 쉽기 때문에 매우 적합하다.
도 2는 본 발명의 제2 실시예에 따른 PLL 회로를 이용한 클록 생성 시스템의 구성도이다. 상기 도 2는 비디오용의 제1 기준 주파수 클록 27MHz를 기준 클록으로서 입력하고, 사운드용(특히, DVD용)의 제3 기준 주파수 36.864MHz 계열의 클록을 발생하는 클록 생성 시스템이다. 상기 제2 실시예에 따른 클록 생성 시스템에서 도 1의 제1 실시예와 기본적인 사고방식은 동일하므로 다른 점을 주로 설명한다.
제1 기준 주파수 클록 27MHz로부터 PLL 회로를 이용하여 제3 기준 주파수 36.864MHz를 얻고자 하는 경우에, 그 때문에 필요로 되는 분주비는 도 5에 설명한 바와 같이 2048/375이다. 상기 분주비 2048/375의 각각의 분주수를 작게 한 공약수는 없기 때문에, 발진 주파수 신호의 S/N비가 저하되었다. 상기 실시예에서도 PLL 회로의 2개의 분주 회로(즉, 기준 입력분주 회로 및 비교 입력분주 회로)의 어느 하나의 분주수를 분주수 제어 신호에 따라 다른 분주수로 다이내믹하게 전환한다. 상기 분주수의 전환에 의해 외관상의 분주수를 작게 하여 S/N비를 개선한다.
도 2의 클록 생성 시스템은 제1 주파수 클록 Fr1을 기준 클록으로 하고, 상기 제1 주파수 클록 Fr1과 제2 소정 비 관계에 있는 제3 주파수 클록 Fr3을 발생하는 것이다. 여기서, 제1 주파수 클록 Fr1은 27MHz이고, 제3 주파수 클록 Fr3은 36.864MHz이다.
도 2에 있어서, 기준 클록인 제1 주파수 클록 Fr1을 제2 PLL 회로(10b)에 입력하고, 제2 발진 주파수 신호 147.456MHz를 출력한다. 제2 발진 주파수 신호를 분주기(16b)로 4 분주하여 제3 주파수 클록 Fr3을 얻을 수 있다.
PLL 회로(10b)에 입력된 제1 주파수 클록 Fr1은 제2 기준 입력분주 회로(11b)로 25 분주된다. 제1 실시예와 동일하게 하고, 제2 기준 입력 클록 P1의 S/N비는 노이즈 플로어의 S/N로 제한되어 90[dB]로 된다.
제2 위상 비교기(13b)는 제2 기준 입력 클록 P1과 제2 비교 입력 클록 P2가 입력되고, 상기 두 입력 P1, P2의 위상을 비교하며, 그 위상 비교 결과를 제2 위상 비교 출력으로서 출력한다.
제2 저역 통과 필터(14b)는 제2 위상 비교기(13b)가 제1 위상 비교 출력을 저역 통과시킨다.
제2 제어 발진기(15b)는 제2 저역 통과 필터(14b)의 필터 출력을 제어 입력으로 하고 제3 주파수 클록 Fr3과 일정 비 제2 발진 주파수 신호를 발생시킨다.
제2 비교 입력 클록 P2를 얻기 위한 분주수 전환형의 제2 비교 입력분주 회로(12b)는 제2 제어 발진기(15b)의 제2 발진 주파수 신호를 제2 분주수 제어 회로(20b)로부터의 제2 분주수 제어 신호에 따라 다른 분주수로 다이내믹하게 분주한다.
이 제2 비교 입력분주 회로(12b)는 분주수가 고정의 분주 회로(12b-1)와, 분주수가 제2 분주수 제어 신호에 따라 전환되는 분주수 가변의 분주 회로(12b-2)가 직렬로 설정된다. 분주 회로(12b-1)의 분주수는 4이고, 분주 회로(12b-2)의 분주수는 34와 35이다. 또한, 제2 비교 입력분주 회로(12b)를 하나의 분주수 가변형 분주 회로로 구성해도 된다. 그 경우의 분주수는 136과 140로 해도 무방하다.
분주 회로(12b-2)의 분주수의 전환은 제1 주파수 클록 Fr1「27MHz」로부터 제2 발진 주파수 신호「147.456MHz」를 얻을 수 있도록 분주수「34」가 13회 선택되면 분주수「35」가 2회 선택되도록 행해진다. 이로 인해, 분주수의 비가 종래와 동일하게 2048/375로 된다. 이를 수식으로 나타내면 다음과 같이 된다.
2048/375=[((4×34×13)/25)+((4×35×2)/25]×1/15=136.533/25
27MHz×136.533/25=147.456MHz
제2 위상 비교기(13b)의 제2 기준 입력 클록 P1과 제2 비교 입력 클록 P2에 있어서 S/N[dB]는 동일하여 90[dB]로 된다. 제2 비교 입력분주 회로(12b)의 입력은 제2 비교 입력 클록 P2를 136.533만 체배하는 것으로 되기 때문에, 상기 체배에 수반하여 S/N은 20log136.533[dB]만큼만 저하된다. 따라서 제2 비교 입력분주 회로(12b)의 입력, 즉 제2 발진 주파수 신호에 있어서 S/N[dB]는 제2 비교 입력 클록 P2의 90[dB]로부터 20log136.533[dB]를 감산한 것이며 47.4[dB]로 된다. 상기 S/N비 47.4[dB]는 관련 기술에 비해 충분히 높다.
그 제2 분주수 제어 신호가 제2 분주수 제어 회로(20b)에 의해 형성된다. 제2 분주수 제어 회로(20b)에 있어서, 제3 FF 회로(21b)는 분주 회로(12b-1)가 출력 클록(즉, 제2 발진 주파수 신호의 1/4의 주파수)을 클록 입력으로 하고, 분주 회로(12b-2)의 출력 클록(즉, 제2 비교 입력 클록 P2)을 데이터 입력으로 하고 출력 신호 Q를 출력한다.
제2 카운터(22b)는 제3 FF 회로(21b)의 출력 신호 Q가 입력되고, 초기치 예를 들면 0으로부터 설정치 예를 들면 14까지 반복하여 카운트하고, 그 카운트 값을 출력하는 반복형 카운터이다.
제2 디코더(23b)는 제2 카운터(22b)의 카운트 값을 디코드한 제2 디코드 출력을 발생한다. 상기 제2 디코더(23b)는 그 입력된 카운트 값 0∼14에 따라 13 회는 H 레벨을 내고, 2 회는 L 레벨을 낸다. 그 H 레벨, L 레벨은 가능한 한 분산되도록 디코드되는 것이 바람직하고, 예를 들면, H, H, H, H, H, H, H, L, H, H, H, H, H, H, L과 같이 하면 된다.
제4 FF 회로(24b)는 제2 디코더(23b)의 제2 디코드 출력을 데이터 입력으로 하고, 제3 FF 회로(21b)의 출력을 클록 입력으로 하고 그 출력 신호 Q로서 H 레벨 또는 L 레벨인 제2 분주수 제어 신호를 출력한다. 상기 제2 분주수 제어 신호가 분주 회로(12b-2)에 공급된다. 제2 분주수 제어 신호가 H 레벨일 때에 분주수 34가 선택되고, L 레벨일 때에 분주수 35가 선택된다.
이 분주수의 선택(전환)에 의해, 제2 위상 비교기(13b)의 위상 비교 출력은 그때마다 약간 변동한다. 그러나, 위상 비교 출력의 근소한 변동은 제2 저역 통과 필터(14b)로 흡수되기 때문에, 제2 제어 발진기(15b)의 발진 주파수에 실질적으로 영향을 주지 않는다.
그리고, 제2 발진 주파수 신호 147.456MHz를 각각 다른 분주수 4, 6, 8, 12로 분주하는 제2 군의 복수의 분주기(16b, 17b, 18b, 19b)를 설치하고 있다. 이들 제2 군의 복수의 분주기(16b, 17b, 18b, 19b)로부터 제3 주파수 클록 Fr3(S/N비; 59.4dB) 및 상기 제3 주파수 클록과 소정 비 관계에 있는 복수의 클록 24.576MHz(S/N비;63.0dB), 18.432MHz(S/N비;65.4dB), 12.288MHz(S/N비;69.0dB)를 포함하는 제3 주파수 계열의 클록군 Fr3s를 출력한다.
이와 같이, 기준 주파수 클록 27MHz에 근거하여 제3 기준 주파수 36.864MHz 계열의 클록을 단일의 PLL 회로를 이용하여 노이즈 플로어의 S/N의 제한에 관계없이 충분한 S/N로 생성할 수 있다.
도 3은 본 발명의 제3의 실시형태에 따른 클록 생성 시스템의 구성도이다. 상기 도 3은 비디오용의 제1 기준 주파수 클록 Fr1「27MHz」를 기준 클록으로 하여 입력하고, 비디오용의 제1 기준 주파수 클록 27MHz 계열의 클록 Fr1s, 사운드용(특히, CD용)의 제2 기준 주파수 클록 33.8688MHz 계열의 클록 Fr2s 및 사운드용(특히, DVD용)의 제3 기준 주파수 클록 36.864MHz 계열의 클록 Fr3s를 발생하는 클록 생성 시스템이다.
도 3에 있어서, 제2 기준 주파수 33.8688MHz 계열의 클록 Fr2s를 생성하는 시스템은 도 1의 제1 실시예와 동일하고, 제3 기준 주파수 36.864MHz 계열의 클록 Fr3s를 생성하는 시스템은 도 2의 제2 실시예와 동일하다. 이들에, 제1 기준 주파수 클록 Fr1「27MHz」를 기준 클록으로 하여 입력하고, 비디오용의 제1 기준 주파수 클록 27MHz 계열의 클록 Fr1s를 부가한 것이다.
제1 기준 주파수 클록 27MHz 계열의 클록 Fr1s는 제1 기준 주파수 클록 Fr1외에, 분주수 2의 분주기(36c)에서 분주한 클록 13.500MHz(S/N비; 86.0dB)를 포함하고 있다.
제3 실시예에서는 기준 주파수 클록 27MHz에 근거하여 2개의 PLL 회로를 이용하여 비디오용의 제1 기준 주파수 클록 27MHz 계열의 클록 Fr1s, 사운드용(특히, CD용)의 제2 기준 주파수 33.8688MHz 계열의 클록, 및 사운드용(특히, DVD용)의 제3 기준 주파수 36.864MHz 계열의 클록을 노이즈 플로어의 S/N의 제한에 관계없이 충분한 S/N로 생성할 수 있다.
도 4는 이상의 본 발명 및 관련 기술에 있어서 각각의 주파수 계열의 각 클록과 S/N을 종합하여 표시한 것이다. 도 4에서 알 수 있는 바와 같이 본 발명에서는 관련 기술에 비해 S/N비가 현저하게 높은 주파수 클록을 얻는다.
본 발명의 클록 생성 시스템에 의하면, PLL 회로의 S/N은 분주율에 따라 향상하고, 체배율에 따라 저하되는 것 및 노이즈 플로어의 S/N에 의해 제한되는 것을 감안하여 비교 입력분주 회로를 분주수 제어 신호에 따라 다른 분주수로 다이내믹하게 전환한다. 상기 분주수의 전환에 의해 외관상의 분주수를 작게 하고, S/N비를 개선할 수 있다.
또, MPEG 포맷을 이용하는 시스템의 기준 주파수 클록으로서 필요한 비디오용의 제1 주파수 27MHz 계열의 클록, 사운드용(특히, CD용)의 제2 주파수 클록 33.8688MHz 계열(샘플링 주파수 44.1kHz의 정수 배)의 클록, 및 사운드용(특히, DVD용)의 제3 주파수 클록 36.864MHz 계열(샘플링 주파수 48kHz 및 32kHz의 정수 배)의 클록을 PLL 회로를 이용함으로써 발진 모듈을 적게 하는 동시에, 노이즈 플로어의 제한에 관계없이 충분한 S/N비로 생성할 수 있다.
또, 제1 기준 주파수 클록 27MHz를 기준 클록으로서 입력한 클록 생성 시스템은 27MHz를 발생하는 수정 발진자가 염가이며, 또한 고성능인 것이 입수하기 쉽기 때문에 매우 적합하다.
도 1은 본 발명의 제1 실시예에 따른 클록 생성 시스템의 구성도.
도 2는 본 발명의 제2 실시예에 따른 클록 생성 시스템의 구성도.
도 3은 본 발명의 제3 실시예에 따른 클록 생성 시스템의 구성도.
도 4는 각 주파수 계열의 각 클록과 S/N을 종합하여 표시한 도면.
도 5는 관련 기술의 클록 생성 시스템의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
l0a : 제1 PLL 회로 11a : 제1 기준 입력분주 회로
12a : 제1 비교 입력분주 회로 13a : 제1 위상 비교기
14a : 제1 저역 통과 필터 15a : 제1 제어 발진기
16a∼19a : 분주 회로 20a : 제1 분주수 제어 회로
21a : 제1D형 FF 회로 22a : 제1 카운터
23a : 제1 디코더 24a : 제2D형 FF 회로
10b : 제2 PLL 회로 11b : 제2 기준 입력분주 회로
12b : 제2 비교 입력분주 회로 13b : 제2 위상 비교기
14b : 제2 저역 통과 필터 15b : 제2 제어 발진기
16b∼19b : 분주 회로 20b : 제2 분주수 제어 회로
21b : 제3D형 FF 회로 22b : 제2 카운터
23b : 제2 디코더 24b : 제4D형 FF 회로
36c : 분주 회로

Claims (10)

  1. 적어도 제1 주파수 클록과, 상기 제1 주파수 클록과 제1 소정 비 관계에 있는 제2 주파수 클록과, 상기 제1 주파수 클록과 제2 소정 비 관계에 있는 제3 주파수 클록을 발생하는 클록 생성 시스템에 있어서,
    제1 기준 입력 클록과 제1 비교 입력 클록과의 위상을 비교하고, 그 비교 결과를 제1 위상 비교 출력으로서 출력하는 제1 위상 비교기와, 상기 제1 위상 비교 출력을 저역 통과시키는 제1 저역 통과 필터와, 상기 제1 저역 통과 필터의 필터 출력을 제어 입력으로 하고 상기 제2 주파수 클록과 일정 비 제1 발진 주파수 신호를 발생시키기 위한 제1 제어 발진기와, 기준 클록으로서 입력되는 상기 제1 주파수 클록을 분주하여 상기 제1 기준 입력 클록을 얻는 제1 기준 입력분주 회로와, 상기 제1 제어 발진기의 제1 발진 주파수 신호를 분주하여 상기 제1 비교 입력 클록을 얻는 제1 비교 입력분주 회로를 구비하고,
    상기 제1 비교 입력분주 회로 또는 상기 제1 기준 입력분주 회로가 제1 분주수 제어 신호에 따라 다른 분주수로 분주하는 분주수 전환형 분주 회로인 제1 PLL 회로와, 상기 제1 발진 주파수 신호에 따른 클록과 상기 제1 비교 입력 클록 또는 상기 제1 기준 입력 클록이 입력되고, 상기 제1 발진 주파수 신호가 상기 제2 주파수 클록과 일정 비 주파수로 되는 상기 제1 분주수 제어 신호를 발생시키고, 상기 제1 비교 입력분주 회로 또는 상기 제1 기준 입력분주 회로의 분주수를 전환하기 위한 제1 분주수 제어 회로와,
    제2 기준 입력 클록과 제2 비교 입력 클록과의 위상을 비교하고 그 비교 결과를 제2 위상 비교 출력으로서 출력하는 제2 위상 비교기와, 상기 제2 위상 비교 출력을 저역 통과시키는 제2 저역 통과 필터와, 상기 제2 저역 통과 필터의 필터 출력을 제어 입력으로 하고 상기 제3 주파수 클록과 일정 비 제2 발진 주파수 신호를 발생시키기 위한 제2 제어 발진기와, 기준 클록으로서 입력된 상기 제1 주파수 클록을 분주하여 상기 제2 기준 입력 클록을 얻는 제2 기준 입력분주 회로와, 상기 제2 제어 발진기의 제2 발진 주파수 신호를 분주하여 상기 제2 비교 입력 클록을 얻는 제2 비교 입력분주 회로를 구비하고,
    상기 제2 비교 입력분주 회로 또는 상기 제2 기준 입력분주 회로가 제2 분주수 제어 신호에 따라 다른 분주수로 분주하는 분주수 전환형 분주 회로인 제2 PLL 회로와, 상기 제2 발진 주파수 신호에 따른 클록과 상기 제2 비교 입력 클록 또는 상기 제2 기준 입력 클록이 입력되고, 상기 제2 발진 주파수 신호가 상기 제3 주파수 클록과 일정 비 주파수로 되는 상기 제2 분주수 제어 신호를 발생시키고, 상기 제2 비교 입력분주 회로 또는 상기 제2 기준 입력분주 회로의 분주수를 전환하기 위한 제2 분주수 제어 회로를 구비하는 것을 특징으로 하는 클록 생성 시스템.
  2. 제1항에 있어서,
    상기 제2 주파수 클록은 상기 제1 발진 주파수 신호를 소정 분주수로 분주하여 얻는 것이며,
    상기 제3 주파수 클록은 상기 제2 발진 주파수 신호를 소정 분주수로 분주하여 얻는 것임을 특징으로 하는 클록 생성 시스템.
  3. 제1항에 있어서,
    상기 제1 발진 주파수 신호를 각각 다른 분주수로 분주하는 제1 군의 복수의 분주기를 구비하고, 상기 제1 군의 복수의 분주기로부터 상기 제2 주파수 클록 및 상기 제2 주파수 클록과 소정 비 관계에 있는 복수의 클록을 포함하는 제2 주파수 계열의 클록군을 출력하고,
    상기 제2 발진 주파수 신호를 각각 다른 분주수로 분주하는 제2 군의 복수의 분주기를 구비하고,
    상기 제2 군의 복수의 분주기로부터 상기 제3 주파수 클록 및 상기 제3 주파수 클록과 소정 비 관계에 있는 복수의 클록을 포함하는 제3 주파수 계열의 클록군을 출력하고,
    상기 제1 주파수 클록을 소정 분주수로 분주하는 적어도 하나의 분주기를 구비하고, 상기 제1 주파수 클록 및 상기 하나의 분주기로부터의 상기 제1 주파수 클록과 소정 비 관계에 있는 적어도 하나의 클록을 포함하는 제1 주파수 계열의 클록군을 출력하는 것을 특징으로 하는 클록 생성 시스템.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 주파수 클록은 27MHz이고,
    상기 제2 주파수 클록은 33.8688MHz이고,
    상기 제3 주파수 클록은 36.864MHz인 것을 특징으로 하는 클록 생성 시스템.
  5. 제4항에 있어서,
    상기 제1 분주수 제어 회로는 상기 제1 발진 주파수 신호에 따른 클록을 클록 입력으로 하고 상기 제1 비교 입력 클록 또는 상기 제1 기준 입력 클록을 데이터 입력으로 하는 제1 플립플롭(이하, FF)회로와, 상기 제1 FF 회로의 출력을 초기치부터 설정치까지 반복하여 카운트하는 제1 카운터와, 상기 제1 카운터의 카운트 값을 디코드한 제1 디코드 출력을 발생하는 제1 디코더와, 상기 제1 디코드 출력을 데이터 입력으로 하고, 상기 제1 FF 회로의 출력을 클록 입력으로 하고 상기 제1 분주수 제어 신호를 출력하는 제2 FF 회로를 구비하고,
    상기 제2 분주수 제어 회로는 상기 제2 발진 주파수 신호에 따른 클록을 클록 입력으로 하고 상기 제2 비교 입력 클록 또는 상기 제2 기준 입력 클록을 데이터 입력으로 하는 제3 FF 회로와, 상기 제3 FF 회로의 출력을 초기치부터 설정치까지 반복하여 카운트하는 제2 카운터와, 상기 제2 카운터의 카운트 값을 디코드한 제2 디코드 출력을 발생하는 제2 디코더와, 상기 제2 디코드 출력을 데이터 입력으로 하고 상기 제3 FF 회로의 출력을 클록 입력으로 하고 상기 제2 분주수 제어 신호를 출력하는 제4 FF 회로를 갖는 것을 특징으로 하는 클록 생성 시스템.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 분주수 제어 회로는 상기 제1 발진 주파수 신호에 따른 클록을 클록 입력으로 하고 상기 제1 비교 입력 클록 또는 상기 제1 기준 입력 클록을 데이터 입력으로 하는 제1 플립플롭(이하, FF) 회로와, 상기 제1 FF 회로의 출력을 초기치부터 설정치까지 반복하여 카운트하는 제1 카운터와, 상기 제1 카운터의 카운트 값을 디코드한 제1 디코드 출력을 발생하는 제1 디코더와, 상기 제1 디코드 출력을 데이터 입력으로 하고, 상기 제1 FF 회로의 출력을 클록 입력으로 하고 상기 제1 분주수 제어 신호를 출력하는 제2 FF 회로를 구비하고,
    상기 제2 분주수 제어 회로는 상기 제2 발진 주파수 신호에 따른 클록을 클록 입력으로 하고 상기 제2 비교 입력 클록 또는 상기 제2 기준 입력 클록을 데이터 입력으로 하는 제3 FF 회로와, 상기 제3 FF 회로의 출력을 초기치부터 설정치까지 반복하여 카운트하는 제2 카운터와, 상기 제2 카운터의 카운트 값을 디코드한 제2 디코드 출력을 발생하는 제2 디코더와, 상기 제2 디코드 출력을 데이터 입력으로 하고 상기 제3 FF 회로의 출력을 클록 입력으로 하고 상기 제2 분주수 제어 신호를 출력하는 제4 FF 회로를 갖는 것을 특징으로 하는 클록 생성 시스템.
  7. 제1 주파수 클록에 근거하여 상기 제1 주파수 클록과 소정 비 관계에 있는 제2 주파수 클록을 발생하는 클록 생성 시스템에 있어서,
    기준 입력 클록과 비교 입력 클록과의 위상을 비교하고 그 비교 결과를 위상 비교 출력으로서 출력하는 위상 비교기와, 상기 위상 비교 출력을 저역 통과시키는 저역 통과 필터와, 상기 저역 통과 필터의 필터 출력을 제어 입력으로 하고 상기 제2 주파수 클록과 일정 비 발진 주파수 신호를 발생시키기 위한 제어 발진기와, 기준 클록으로서 입력된 상기 제1 주파수 클록을 분주하여 상기 기준 입력 클록을 얻는 기준 입력분주 회로와, 상기 제어 발진기의 발진 주파수 신호를 분주하여 상기 비교 입력 클록을 얻는 비교 입력분주 회로를 구비하고,
    상기 비교 입력분주 회로 또는 상기 기준 입력분주 회로가 분주수 제어 신호에 따라 다른 분주수로 분주하는 분주수 전환형 분주 회로인 PLL 회로와, 상기 발진 주파수 신호에 따른 클록과 상기 비교 입력 클록 또는 상기 기준 입력 클록이 입력되고, 상기 발진 주파수 신호가 상기 제2 주파수 클록과 일정 비 주파수로 되는 상기 분주수 제어 신호를 발생시키고, 상기 비교 입력분주 회로 또는 상기 기준 입력분주 회로의 분주수를 전환하기 위한 분주수 제어 회로를 구비하는 것을 특징으로 하는 클록 생성 시스템.
  8. 제7항에 있어서,
    상기 제1 주파수 클록은 27MHz이고,
    상기 제2 주파수 클록은 33.8688MHz인 것을 특징으로 하는 클록 생성 시스템.
  9. 제7항에 있어서,
    상기 제1 주파수 클록은 27MHz이고,
    상기 제2 주파수 클록은 36.864MHz인 것을 특징으로 하는 클록 생성 시스템.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 분주수 제어 회로는 상기 발진 주파수 신호에 따른 클록을 클록 입력으로 하고, 상기 비교 입력 클록 또는 상기 기준 입력 클록을 데이터 입력으로 하는 제1 FF 회로와,
    상기 제1 FF 회로의 출력을 초기치부터 설정치까지 반복하여 카운트하는 카운터와,
    상기 카운터의 카운트 값을 디코드한 디코드 출력을 발생하는 디코더와,
    상기 디코드 출력을 데이터 입력으로 하고, 상기 제1 FF의 출력을 클록 입력으로 하고, 상기 분주수 제어 신호를 출력하는 제2 FF를 갖는 것을 특징으로 하는 클록 생성 시스템.
KR1020040072694A 2003-09-12 2004-09-10 클록 생성 시스템 KR20050027145A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003320674A JP2005094077A (ja) 2003-09-12 2003-09-12 クロック生成システム
JPJP-P-2003-00320674 2003-09-12

Publications (1)

Publication Number Publication Date
KR20050027145A true KR20050027145A (ko) 2005-03-17

Family

ID=34269932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072694A KR20050027145A (ko) 2003-09-12 2004-09-10 클록 생성 시스템

Country Status (5)

Country Link
US (1) US7084712B2 (ko)
JP (1) JP2005094077A (ko)
KR (1) KR20050027145A (ko)
CN (1) CN1595805B (ko)
TW (1) TWI342123B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053720B2 (en) * 2002-11-01 2006-05-30 Broadcom Corporation Configurable voltage controlled oscillator system and method including dividing forming a portion of two or more divider paths
DE102004032130B4 (de) * 2004-07-01 2010-12-16 Krohne Messtechnik Gmbh Frequenzsynthesizer und Verfahren zum Betrieb eines Frequenzsynthesizers
JP4469758B2 (ja) * 2005-07-04 2010-05-26 パナソニック株式会社 音声処理装置
KR100843197B1 (ko) * 2006-02-28 2008-07-02 삼성전자주식회사 위상이 다른 다수개의 드라우지 클럭 신호들을 내부적으로발생하는 집적회로 장치
TWI508454B (zh) * 2012-08-06 2015-11-11 Himax Tech Ltd 時脈產生器
US8884663B2 (en) * 2013-02-25 2014-11-11 Advanced Micro Devices, Inc. State machine for low-noise clocking of high frequency clock
US10090845B1 (en) * 2017-03-28 2018-10-02 Stmicroelectronics International N.V. Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3855342T2 (de) * 1987-10-01 1997-01-23 Sharp Kk Digitale Phasenregelschleifen-Anordnung
US5391996A (en) * 1993-11-19 1995-02-21 General Instrument Corporation Of Delaware Techniques for generating two high frequency signals with a constant phase difference over a wide frequency band
KR20010059868A (ko) * 1999-12-30 2001-07-06 윤종용 듀얼 위상동기루프의 주파수 발생 방법
JP3415574B2 (ja) * 2000-08-10 2003-06-09 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ回路
US6765977B1 (en) * 2001-03-19 2004-07-20 Cisco Technology, Inc. Offset mode phase locked loop frequency synthesizer with reduced divide ratio
KR100398048B1 (ko) * 2001-12-11 2003-09-19 한국전자통신연구원 델타 시그마 나누기의 구조
EP1320189B1 (en) * 2001-12-12 2007-07-11 Sony Deutschland GmbH Multi-band frequency synthesiser for mobile terminals
US6608530B1 (en) * 2001-12-14 2003-08-19 Cypress Semiconductor Corp. Enhanced ZDB feedback methodology utilizing binary weighted techniques
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US6822491B1 (en) * 2003-06-27 2004-11-23 Intel Corporation Frequency prescaler apparatus, method, and system

Also Published As

Publication number Publication date
TWI342123B (en) 2011-05-11
CN1595805B (zh) 2011-11-16
TW200514355A (en) 2005-04-16
US20050057311A1 (en) 2005-03-17
CN1595805A (zh) 2005-03-16
JP2005094077A (ja) 2005-04-07
US7084712B2 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
US7216249B2 (en) Clock generation system
US6952125B2 (en) System and method for suppressing noise in a phase-locked loop circuit
US7825703B2 (en) Divide-by-three quadrature frequency divider
US8081018B2 (en) Low power radio frequency divider
US8305115B2 (en) Elimination of fractional N boundary spurs in a signal synthesizer
JP2002057578A (ja) Ｐｌｌ回路
JPH10294649A (ja) 周波数倍加回路
KR101611814B1 (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
JPH07297642A (ja) 周波数倍数回路
CN103001631A (zh) 小数n锁相环路
US7145367B2 (en) Fractional-integer phase-locked loop system with a fractional-frequency-interval phase frequency detector
CN1215258A (zh) 锁相环频率合成器
US20070008040A1 (en) Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal
KR20050027145A (ko) 클록 생성 시스템
JPH0946226A (ja) Ｐｌｌ周波数シンセサイザ
CN111478696A (zh) 四模预分频器的控制方法及应用该方法的四模预分频器
JP2003179490A (ja) フラクショナルｎ周波数シンセサイザ
JPH07231223A (ja) 周波数逓倍回路
JP2008118522A (ja) Ｆｍ受信機
US20050036580A1 (en) Programmable phase-locked loop fractional-N frequency synthesizer
JP3797791B2 (ja) Ｐｌｌシンセサイザ発振器
Vo et al. A Fast-Lock Technique for Digital Sub-Sampling Fractional-N Phase-Locked-Loops
JP2001237700A (ja) 位相同期ループ回路
JP2005033581A (ja) フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ
JP2002280897A (ja) フルディジタルｐｌｌ回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid