CN111478696A - 四模预分频器的控制方法及应用该方法的四模预分频器 - Google Patents
四模预分频器的控制方法及应用该方法的四模预分频器 Download PDFInfo
- Publication number
- CN111478696A CN111478696A CN202010379104.3A CN202010379104A CN111478696A CN 111478696 A CN111478696 A CN 111478696A CN 202010379104 A CN202010379104 A CN 202010379104A CN 111478696 A CN111478696 A CN 111478696A
- Authority
- CN
- China
- Prior art keywords
- counter
- frequency
- frequency divider
- divider
- prescaler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000126 substance Substances 0.000 claims description 9
- 238000013139 quantization Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000011217 control strategy Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/10—Output circuits comprising logic circuits
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及集成电路技术领域，尤其涉及四模预分频器的控制方法及应用该方法的四模预分频器，控制方法包括：步骤S1，四模预分频器对一分频值进行分解，分别得到第一计数器、第二计数器以及第三计数器对应的计数值；步骤S2，四模预分频器将第一计数器对应的计数值与第二计数器对应的计数值进行比较，并根据比较结果控制多个计数器和多个分频器的工作状态。本发明技术方案的有益效果在于：本发明提供一种四模预分频器，包含四个不同的预设分频值，降低了最小分频值的下限，使得分频范围更大，使得预分频器能够适用于要求量化误差小的场景。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及四模预分频器的控制方法及应用该方法的四模预分频器。
背景技术
预分频器是指将不同频段的声音信号区分开来，分别进行放大，然后送到相应频段的扬声器中进行重放。在高质量声音重放时，需要进行电子分频处理。现有技术中的预分频器一般是双模结构，如除4除5，除8除9，除16除17等。双模结构由于条件限制，可实现的分频值的下限较高，因此分频范围小。
发明内容
针对现有技术中存在的上述问题，现提供四模预分频器的控制方法及应用该方法的四模预分频器。
具体技术方案如下：
本发明包括一种四模预分频器的控制方法，应用于一四模预分频器，所述四模预分频器包括三个计数器和四个不同分频模式的分频器，所述计数器包括一第一计数器、一第二计数器、一第三计数器，所述分频器包括一第一分频器、一第二分频器、一第三分频器以及一第四分频器，所述控制方法包括：
步骤S1，所述四模预分频器对一分频值进行分解，分别得到所述第一计数器、所述第二计数器以及所述第三计数器对应的计数值；
步骤S2，所述四模预分频器将所述第一计数器对应的所述计数值与所述第二计数器对应的所述计数值进行比较，并根据比较结果控制多个所述计数器和多个所述分频器的工作状态。
优选的，通过下述公式计算出所述第一计数器的所述计数值：
a＝NdivP
其中，
a用于表示所述第一计数器的所述计数值；
N用于表示所述分频值；
P用于表示所述第一分频器对应的第一预设分频值。
优选的，通过下述公式计算出所述第三计数器的所述计数值：
c＝NmodP
其中，
c用于表示所述第三计数器的所述计数值；
N用于表示所述分频值；
P用于表示所述第一预设分频值。
优选的，通过下述公式计算出所述第二计数器的所述计数值：
其中，
a,b,c分别用于表示所述第一计数器、所述第二计数器、所述第三计数器对应的所述计数值；
N用于表示所述分频值；
P用于表示所述第一预设分频值。
优选的，于所述步骤S2中，当所述第二计数器对应的所述计数值小于所述第二计数器对应的所述计数值时，所述步骤S2包括：
步骤S21，采用所述第四分频器对一输入信号进行分频后，并根据所述第四分频器分配后的输出信号使所述第二计数器开始计数；
步骤S22，在所述第二计数器完成计数后，切换至所述第二分频器对所述输入信号进行分频，并根据所述第二分频器分频后的所述输出信号使所述第一计数器开始计数；
步骤S23，在所述第一计数器完成计数后，切换至所述第一分频器对所述输入信号进行分配，根据所述第一分频器分频后的所述输出信号使所述第三计数器开始计数；
在所述第一计数器、所述第二计数器以及所述第三计数器均完成计数后，三个所述计数器自动清零复位，并重复所述步骤S21至所述步骤S23。
优选的，于所述步骤S2中，当所述第二计数器对应的所述计数值不小于所述第二计数器对应的所述计数值时，所述步骤S2包括：
步骤S21，采用所述第四分频器对一输入信号进行分频，并根据所述第四分频器分配后的输出信号使所述第一计数器开始计数；
步骤S22，在所述第一计数器完成计数后，切换至所述第三分频器对所述输入信号进行分频，并根据所述第三分频器分频后的所述输出信号使所述第二计数器开始计数；
步骤S23，在所述第二计数器完成计数后，切换至所述第一分频器对所述输入信号进行分频，根据所述第一分频器分频后的所述输出信号使所述第三计数器开始计数。
在所述第一计数器、所述第二计数器以及所述第三计数器均完成计数后，三个所述计数器自动清零复位，并重复所述步骤S21至所述步骤S23。
优选的，所述第一分频器对应的第一预设分频值为1/P；
所述第二分频器对应的第二预设分频值为1/(P+1)；
所述第三分频器对应的第三预设分频值为1/(P+4)；
所述第四分频器对应的第四预设分频值为1/(P+5)。
本发明还包括一种四模预分频器，包括：
四个不同分频模式的分频器，所述分频器包括一第一分频器、一第二分频器、一第三分频器以及一第四分频器，每个所述分频器对应不同预设分频值；
三个计数器，所述计数器包括一第一计数器、一第二计数器、一第三计数器，用于根据给定的分频值控制对应的所述分频器的分频次数。
优选的，所述第一分频器对应的第一预设分频值为1/P；
所述第二分频器对应的第二预设分频值为1/(P+1)；
所述第三分频器对应的第三预设分频值为1/(P+4)；
所述第四分频器对应的第四预设分频值为1/(P+5)。
本发明还包括一种采用四模预分频器的锁相环电路，包括上述四模预分频器。
本发明技术方案的有益效果在于：本发明提供一种四模预分频器，包含四个不同的预设分频值，降低了最小分频值的下限，使得分频范围更大，使得预分频器能够适用于要求量化误差小的场景。
附图说明
参考所附附图，以更加充分地描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明实施例中的四模预分频器的结构示意图；
图2为本发明实施例中的四模预分频器应用于锁相环电路的结构示意图；
图3为本发明实施例中的四模预分频器的控制方法步骤图；
图4和图5分别为本发明实施例中步骤S2在两种不同情况下的具体步骤图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种四模预分频器的控制方法，应用于一四模预分频器，四模预分频器包括三个计数器和四个不同分频模式的分频器，计数器包括一第一计数器、一第二计数器、一第三计数器，分频器包括一第一分频器、一第二分频器、一第三分频器以及一第四分频器，如图3所示，控制方法包括：
步骤S1，四模预分频器对一分频值进行分解，分别得到第一计数器、第二计数器以及第三计数器对应的计数值；
步骤S2，四模预分频器将第一计数器对应的计数值与第二计数器对应的计数值进行比较，并根据比较结果控制多个计数器和多个分频器的工作状态。
具体地，在本实施例中，四模预分频器应用于一锁相环电路，如图2所示，四模预分频器包括三个计数器和四个分频器，每个分频器对应的分频模式不同，分别为1/p，1/(p+1)，1/(p+4)，1/(p+5)，通过上述控制方法来控制每个分频器的分频次数。在步骤S1中，首先通过数字控制器向输入四模预分频器输入给定的分频值，假设给定的分频值为N，预分频器对分频值N作分解，得到计数器a、b、c对应的计数值，其中，a＝Ndivp(求商运算，p对N进行整除)，c＝Nmodp(求余运算，N整除p后取余数)，
进一步地，在步骤S2中，比较a和b对应的计数值的大小，根据比较结果来采取不同的控制策略。
在一种较优的实施例中，通过下述公式计算出第一计数器的计数值：
a＝NdivP
其中，
a用于表示第一计数器的计数值；
N用于表示分频值；
p用于表示第一分频器对应的第一预设分频值。
在一种较优的实施例中，通过下述公式计算出第三计数器的计数值：
c＝NmodP
其中，
c用于表示第三计数器的计数值；
N用于表示分频值；
p用于表示第一预设分频值。
在一种较优的实施例中，通过下述公式计算出第二计数器的计数值：
其中，
a,b,c分别用于表示第一计数器、第二计数器、第三计数器对应的计数值；
N用于表示分频值；
p用于表示第一预设分频值。
在一种较优的实施例中，于步骤S2中，当第二计数器对应的计数值小于第二计数器对应的计数值时，步骤S2包括：
步骤S21，采用第四分频器对一输入信号进行分频后，并根据第四分频器分配后的输出信号使第二计数器开始计数；
步骤S22，在第二计数器完成计数后，切换至第二分频器对输入信号进行分频，并根据第二分频器分频后的输出信号使第一计数器开始计数；
步骤S23，在第一计数器完成计数后，切换至第一分频器对输入信号进行分配，根据第一分频器分频后的输出信号使第三计数器开始计数；
在第一计数器、第二计数器以及第三计数器均完成计数后，三个计数器自动清零复位，并重复步骤S21至步骤S23。
具体地，在步骤S2中，比较a和b对应的计数值的大小，根据比较结果来采取不同的控制策略。如果b＜a，则按照图4给出的步骤图进行分频。具体包括以下步骤：
步骤S21，用预分频器的输入频率fvco(即压控振荡器的输出频率)经过第四分频器1/(p+5)分频之后输出的时钟作为计数器b的时钟计数，因此计数器b总共计了b×(p+5)个周期的vco(压控振荡器)输出时钟；此时计数器c和计数器a也在同步工作，但计数器a和计数器c不输出时钟，计数时钟也为fvco经过分频之后输出的时钟；步骤S22，计数器b计完后，改用计数器a计数，此时计数器a中剩余a-b个时钟计数，计数时钟为用fvco经过第二分频器1/(p+1)分频之后输出的时钟，因此总共计了(a-b)×(p+1)个周期的vco输出时钟，此时计数器b处于等待状态，计数器c同步工作但不输出时钟；步骤S23，计数器a计完后，改用计数器c计数，此时计数器c中剩余c-a个数，计数时钟为用fvco经过1/p分频之后输出的时钟。因此总共计了(c-a)×p个周期的vco输出时钟；在计数器c计数时，计数器a和计数器b处于计满等待状态，待计数器c计完数后，三个计数器清零复位，并重复步骤S21-S23。因此，以vco输出时钟为参考，总共计数为：
N＝b×(p+5)+(a-b)×(p+1)+(c-a)×p＝p×c+4b+a
在一种较优的实施例中，于步骤S2中，当第二计数器对应的计数值不小于第二计数器对应的计数值时，步骤S2包括：
步骤S21，采用第四分频器对一输入信号进行分频，并根据第四分频器分配后的输出信号使第一计数器开始计数；
步骤S22，在第一计数器完成计数后，切换至第三分频器对输入信号进行分频，并根据第三分频器分频后的输出信号使第二计数器开始计数；
步骤S23，在第二计数器完成计数后，切换至第一分频器对输入信号进行分频，根据第一分频器分频后的输出信号使第三计数器开始计数。
在第一计数器、第二计数器以及第三计数器均完成计数后，三个计数器自动清零复位，并重复步骤S21至步骤S23。
具体地，在步骤S2中，比较a和b对应的计数值的大小，根据比较结果来采取不同的控制策略。如果b≥a，则按照图5给出的步骤图进行分频。具体包括以下步骤：
步骤S21，四模预分频器的输入频率fvco(即压控振荡器的输出频率)经过第四分频器1/(p+5)分频之后输出的时钟作为计数器a的时钟计数，因此计数器a总共计了a×(p+5)个周期的vco(压控振荡器)输出时钟；此时计数器b和计数器c也在同步工作，但计数器b和计数器c不输出时钟；步骤S22，计数器a计完后，改用计数器b计数，此时计数器b中剩余b-a个时钟计数，计数时钟为用fvco经过第三分频器1/(p+4)分频之后输出的时钟，因此总共计了(b-a)×(p+4)个周期的vco输出时钟，此时计数器a处于等待状态，计数器c同步工作但不输出时钟；步骤S23，计数器b计完后，改用计数器c计数，此时计数器c中剩余c-b个数，计数时钟为用fvco经过1/p分频之后输出的时钟，因此总共计了(c-b)×p个周期的vco输出时钟；在计数器c计数时，计数器a和计数器b处于计满等待状态，待计数器c计完数后，三个计数器清零复位，并重复步骤S21-S23。4)因此以VCO输出时钟为参考，总共计数为：
N＝a×(p+5)+(b-a)×(p+4)+(c-b)×p＝p×c+4b+a
综上所述，本发明实施例的控制方法实现了基于四模的分频，两种情况下都可以实现分频值N＝p×c+4b+a。
通过上述技术方案，将现有技术中的双模预分频器与本发明实施例的预分频器对比，双模预分频器的分频值N＝p×a+b，其中双模预分频器的模为p和p+1，两个计数器的值为a和b，其中要求b≤p-1，b≤a，a≥p-1，因此，对于给定的模p，能实现的最小分频值为p×(p-1)。
本发明实施例中的四模预分频器的分频值N＝p×c+4b+a，a最大为3，b最大为max{p/4-1,3}，而要求c≥max{a,b}。因此，对于给定的模p，能实现的最小分频值为p×max{p/4-1,3}。下面举一些例子来说明，具体如表1所示：
表1
由上表可以看到，四模预分频器相对于双模预分频器，模数越大时，可达到的最小分频值越小，从而使得分频范围越大，四模预分频器在要求量化误差小的场景下有更好的应用。
本发明实施例还包括一种四模预分频器，应用于上述控制方法，如图1所示，包括：
四个不同分频模式的分频器，分频器包括一第一分频器、一第二分频器、一第三分频器以及一第四分频器，每个分频器对应不同预设分频值；
三个计数器，计数器包括一第一计数器、一第二计数器、一第三计数器，用于根据给定的分频值控制对应的分频器的分频次数。
具体地，在本实施例中，四模预分频器应用于一锁相环电路，锁相环电路包括数字控制器1、四模预分频器2、鉴频鉴相器3、电荷泵4、滤波器5以及压控振荡器6。如图2所示，四模预分频器包括三个计数器和四个分频器，每个分频器对应的分频模式不同，分别为1/p，1/(p+1)，1/(p+4)，1/(p+5)，通过上述控制方法来控制每个分频器的分频次数。首先通过数字控制器1向输入四模预分频器输入给定的分频值N，其中N＝fvco/fr，假设给定的分频值为N，预分频器对分频值N作分解，得到计数器a、b、c对应的计数值，其中，a＝Ndivp(求商运算，p对N进行整除)，c＝Nmodp(求余运算，N整除p后取余数)，
进一步地，比较a和b对应的计数值的大小，根据比较结果来采取不同的控制策略，控制四个分频器的分频次数，使得四模预分频器的分频值达到给定的N值，最终达到四模预分频器输出的比较频率等于参考频率。需要说明的是，四模预分频器应用于锁相环电路只是其中的一种实施例，并不仅限于锁相环电路。
本发明技术方案的有益效果在于：本发明提供一种四模预分频器，包含四个不同的预设分频值，降低了最小分频值的下限，使得分频范围更大，使得预分频器能够适用于要求量化误差小的场景。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种四模预分频器的控制方法，应用于一四模预分频器，其特征在于，所述四模预分频器包括三个计数器和四个不同分频模式的分频器，所述计数器包括一第一计数器、一第二计数器、一第三计数器，所述分频器包括一第一分频器、一第二分频器、一第三分频器以及一第四分频器，所述控制方法包括：
步骤S1，所述四模预分频器对一分频值进行分解，分别得到所述第一计数器、所述第二计数器以及所述第三计数器对应的计数值；
步骤S2，所述四模预分频器将所述第一计数器对应的所述计数值与所述第二计数器对应的所述计数值进行比较，并根据比较结果控制多个所述计数器和多个所述分频器的工作状态。
2.根据权利要求1所述的控制方法，其特征在于，通过下述公式计算出所述第一计数器的所述计数值：
a＝N div P
其中，
a用于表示所述第一计数器的所述计数值；
N用于表示所述分频值；
P用于表示所述第一分频器对应的第一预设分频值。
3.根据权利要求2所述的控制方法，其特征在于，通过下述公式计算出所述第三计数器的所述计数值：
c＝N mod P
其中，
c用于表示所述第三计数器的所述计数值；
N用于表示所述分频值；
P用于表示所述第一预设分频值。
4.根据权利要求3所述的控制方法，其特征在于，通过下述公式计算出所述第二计数器的所述计数值：
其中，
a,b,c分别用于表示所述第一计数器、所述第二计数器、所述第三计数器对应的所述计数值；
N用于表示所述分频值；
P用于表示所述第一预设分频值。
5.根据权利要求1所述的控制方法，其特征在于，于所述步骤S2中，当所述第二计数器对应的所述计数值小于所述第二计数器对应的所述计数值时，所述步骤S2包括：
步骤S21，采用所述第四分频器对一输入信号进行分频后，并根据所述第四分频器分配后的输出信号使所述第二计数器开始计数；
步骤S22，在所述第二计数器完成计数后，切换至所述第二分频器对所述输入信号进行分频，并根据所述第二分频器分频后的所述输出信号使所述第一计数器开始计数；
步骤S23，在所述第一计数器完成计数后，切换至所述第一分频器对所述输入信号进行分配，根据所述第一分频器分频后的所述输出信号使所述第三计数器开始计数；
在所述第一计数器、所述第二计数器以及所述第三计数器均完成计数后，三个所述计数器自动清零复位，并重复所述步骤S21至所述步骤S23。
6.根据权利要求1所述的控制方法，其特征在于，于所述步骤S2中，当所述第二计数器对应的所述计数值不小于所述第二计数器对应的所述计数值时，所述步骤S2包括：
步骤S21，采用所述第四分频器对一输入信号进行分频，并根据所述第四分频器分配后的输出信号使所述第一计数器开始计数；
步骤S22，在所述第一计数器完成计数后，切换至所述第三分频器对所述输入信号进行分频，并根据所述第三分频器分频后的所述输出信号使所述第二计数器开始计数；
步骤S23，在所述第二计数器完成计数后，切换至所述第一分频器对所述输入信号进行分频，根据所述第一分频器分频后的所述输出信号使所述第三计数器开始计数。
在所述第一计数器、所述第二计数器以及所述第三计数器均完成计数后，三个所述计数器自动清零复位，并重复所述步骤S21至所述步骤S23。
7.根据权利要求1所述的控制方法，其特征在于，所述第一分频器对应的第一预设分频值为1/P；
所述第二分频器对应的第二预设分频值为1/(P+1)；
所述第三分频器对应的第三预设分频值为1/(P+4)；
所述第四分频器对应的第四预设分频值为1/(P+5)。
8.一种四模预分频器，其特征在于，包括：
四个不同分频模式的分频器，所述分频器包括一第一分频器、一第二分频器、一第三分频器以及一第四分频器，每个所述分频器对应不同预设分频值；
三个计数器，所述计数器包括一第一计数器、一第二计数器、一第三计数器，用于根据给定的分频值控制对应的所述分频器的分频次数。
9.根据权利要求8所述的四模预分频器，其特征在于，所述第一分频器对应的第一预设分频值为1/P；
所述第二分频器对应的第二预设分频值为1/(P+1)；
所述第三分频器对应的第三预设分频值为1/(P+4)；
所述第四分频器对应的第四预设分频值为1/(P+5)。
10.一种采用四模预分频器的锁相环电路，其特征在于，包括如权利要求8或9所述的四模预分频器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010379104.3A CN111478696B (zh) | 2020-05-07 | 四模预分频器的控制方法及应用该方法的四模预分频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010379104.3A CN111478696B (zh) | 2020-05-07 | 四模预分频器的控制方法及应用该方法的四模预分频器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111478696A true CN111478696A (zh) | 2020-07-31 |
| CN111478696B CN111478696B (zh) | 2024-05-31 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112367089A (zh) * | 2020-10-27 | 2021-02-12 | 上海磐启微电子有限公司 | 一种射频发射装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19930168A1 (de) * | 1999-06-30 | 2001-01-11 | Siemens Ag | Schaltungsanordnung für einen Frequenzteiler |
| WO2001010028A1 (en) * | 1999-07-29 | 2001-02-08 | Tropian, Inc. | Pll noise smoothing using dual-modulus interleaving |
| US20040004506A1 (en) * | 2002-07-02 | 2004-01-08 | Walker Brett C. | Wireless communication device with phase-locked loop oscillator |
| CN1630196A (zh) * | 2003-12-17 | 2005-06-22 | 沃福森微电子股份有限公司 | 时钟同步器 |
| US6968029B1 (en) * | 2004-08-03 | 2005-11-22 | Skyworks Solutions, Inc. | Frequency prescaler |
| CN102035538A (zh) * | 2010-12-16 | 2011-04-27 | 电子科技大学 | 一种高速的可编程分频器 |
| CN102394636A (zh) * | 2011-11-24 | 2012-03-28 | 思瑞浦(苏州)微电子有限公司 | 低噪声四模分频器 |
| CN202406098U (zh) * | 2011-11-24 | 2012-08-29 | 苏州思瑞浦微电子科技有限公司 | 低噪声四模分频器 |
| CN104242961A (zh) * | 2014-08-22 | 2014-12-24 | 上海磐启微电子有限公司 | 一种两点式无线发射机及其频偏校准方法 |
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19930168A1 (de) * | 1999-06-30 | 2001-01-11 | Siemens Ag | Schaltungsanordnung für einen Frequenzteiler |
| WO2001010028A1 (en) * | 1999-07-29 | 2001-02-08 | Tropian, Inc. | Pll noise smoothing using dual-modulus interleaving |
| US20040004506A1 (en) * | 2002-07-02 | 2004-01-08 | Walker Brett C. | Wireless communication device with phase-locked loop oscillator |
| CN1630196A (zh) * | 2003-12-17 | 2005-06-22 | 沃福森微电子股份有限公司 | 时钟同步器 |
| US6968029B1 (en) * | 2004-08-03 | 2005-11-22 | Skyworks Solutions, Inc. | Frequency prescaler |
| CN102035538A (zh) * | 2010-12-16 | 2011-04-27 | 电子科技大学 | 一种高速的可编程分频器 |
| CN102394636A (zh) * | 2011-11-24 | 2012-03-28 | 思瑞浦(苏州)微电子有限公司 | 低噪声四模分频器 |
| CN202406098U (zh) * | 2011-11-24 | 2012-08-29 | 苏州思瑞浦微电子科技有限公司 | 低噪声四模分频器 |
| CN104242961A (zh) * | 2014-08-22 | 2014-12-24 | 上海磐启微电子有限公司 | 一种两点式无线发射机及其频偏校准方法 |
Non-Patent Citations (3)
| Title |
|---|
| 何攀峰;刘亮;: "Σ-Δ调制小数分频器四模分频控制方法的分析与实现", no. 04, pages 1 - 3 * |
| 冯剑锋;张波;: "基于四模锁相环频率合成器的分析与仿真", no. 11 * |
| 曾秋玲;蔡竟业;文光俊;王永平;: "高速低功耗多模分频器的设计", 微电子学, no. 03, 20 June 2009 (2009-06-20) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112367089A (zh) * | 2020-10-27 | 2021-02-12 | 上海磐启微电子有限公司 | 一种射频发射装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070103239A1 (en) | Delta-sigma type fraction pll synthesizer | |
| EP0272938A2 (en) | Frequency synthesizer | |
| US20050242851A1 (en) | Signal generator with selectable mode control | |
| US7518455B2 (en) | Delta-sigma modulated fractional-N PLL frequency synthesizer | |
| JP2009065704A (ja) | 位相同期ループ周波数合成に於ける低雑音化の方法 | |
| US7809345B2 (en) | Digital PLL and applications thereof | |
| US6748408B1 (en) | Programmable non-integer fractional divider | |
| JP2006191372A (ja) | デュアルループｐｌｌおよび逓倍クロック発生装置 | |
| CN111478696A (zh) | 四模预分频器的控制方法及应用该方法的四模预分频器 | |
| EP0809363A2 (en) | Control circuit for PLL synthesizer apparatus | |
| CN111478696B (zh) | 四模预分频器的控制方法及应用该方法的四模预分频器 | |
| US7084712B2 (en) | Clock generation system | |
| JPH1098376A (ja) | 位相同期ループ | |
| KR100468734B1 (ko) | 노이즈를 감소시키기 위한 주파수 합성 회로 | |
| JP2000040962A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| JP3516785B2 (ja) | 周波数シンセサイザ装置 | |
| JP2005223542A (ja) | 分数分周周波数シンセサイザー | |
| KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JPH09307439A (ja) | 周波数シンセサイザ | |
| US6486741B2 (en) | Precise phase comparison even with fractional frequency division ratio | |
| JP2906263B2 (ja) | 位相同期回路 | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| WO2007104176A1 (fr) | Procédé de construction et de commande d'une boucle à phase asservie fractionnelle n comprenant un diviseur de fréquence fractionnelle | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |