TWI508454B - 時脈產生器 - Google Patents
時脈產生器 Download PDFInfo
- Publication number
- TWI508454B TWI508454B TW101128283A TW101128283A TWI508454B TW I508454 B TWI508454 B TW I508454B TW 101128283 A TW101128283 A TW 101128283A TW 101128283 A TW101128283 A TW 101128283A TW I508454 B TWI508454 B TW I508454B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- signals
- phase reference
- signal
- reference signal
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明是有關於一種時脈產生器,且特別是有關於一種產生奇數個相位信號的時脈產生器。
隨著科技的日漸發達,電子產品不斷的推陳出新,而使電子產品能夠正常的運作,所依靠的就是提供時脈信號的時脈產生器,例如振盪器(oscillator)。透過時脈產生器產生準確的時脈信號,讓電子產品內部的晶片可以有順序的處理其所接收到的資料或信號,並於正確的時間傳送至其下一級的電路,或者正確地擷取資料。
以擷取差動信號所傳送的資料為例,時脈產生器會產生多個相位信號,而資料接收器會依據這些相位信號擷取差動信號所傳送的資料。因此,相位信號的電壓準位影響資料接收器是否能夠擷取資料,而相位信號之間的相位差影響資料接收器所擷取到的資料的正確度。
並且,有鑑於差動信號於接收資料的時序要求不同,可能會有奇數個相位(亦即奇數個相位信號)的需要。以二進位邏輯而言,可透過演算法或特定的邏輯電路來產生奇數個相位信號,但為了確保資料能夠被正確擷取,則這些相位信號之間的相位差必須彼此大致相同,藉此時脈產生器的內部電路變得複雜,進而使得時脈產生器的製造成本無法降低。
本發明提供一種時脈產生器,可產生奇數個相位均勻的相位信號,以符合資料擷取的時序要求,並可提供資料擷取的正確度。
本發明提出一種時脈產生器,包括一鎖相迴路及一時脈產生單元。鎖相迴路用以提供多個第一相位參考信號及多個第二相位參考信號,其中每一第二相位參考信號相反於對應的第一相位參考信號,並且這些第一相位參考信號之間的相位差彼此相等且不等於零。時脈產生單元耦接鎖相迴路以接收這些第一相位參考信號及這些第二相位參考信號,且接收多個時脈控制信號。時脈產生單元依據這些時脈控制信號組合每一第一相位參考信號及對應的第二相位參考信號以輸出多個相位信號,其中這些相位信號的數量為一奇數且大於等於3。
在本發明之一實施例中,這些相位信號的工作週期決定於對應的第一相位參考信號與對應的時脈控制信號的相位差。
在本發明之一實施例中,時脈產生單元包括多個多工器,其中每一多工器的第一輸入端接收對應的第一相位參考信號,每一多工器的第二輸入端接收對應的第二相位參考信號,每一多工器的控制端接收對應的時脈控制信號,每一多工器的輸出端輸出對應的相位信號。
在本發明之一實施例中,這些多工器的數量相同於這些相位信號的數量。
在本發明之一實施例中,這些相位信號的頻率2倍於這些第一相位參考信號及這些第二相位參考信號的頻率。
在本發明之一實施例中,這些時脈控制信號、這些第一相位參考信號及這些第二相位參考信號的數量的數量相同於這些相位信號的數量。
在本發明之一實施例中,鎖相迴路包括:一相位頻率偵測器(Phase Frequency Detector)、一電荷幫浦(Charge Pump)、一低通濾波器(Loop Filter)、一壓控振盪器(Voltage Controlled Oscillator)及一第一除頻器(Frequency Divider)。相位頻率偵測器接收一第一參考信號及一除頻信號,且據此輸出一電荷控制信號。電荷幫浦耦接相位頻率偵測器以接收電荷控制信號,且輸出一控制電壓。低通濾波器耦接電荷幫浦,用以過濾控制電壓之高頻部分,且輸出一振盪電壓。壓控振盪器耦接迴路濾波器以接收振盪電壓,且輸出這些第一相位參考信號及這些第二相位參考信號。第一除頻器耦接壓控振盪器以接收這些第一相位參考信號及這些第二相位參考信號的其中之一,且進行除頻後輸出除頻信號。
在本發明之一實施例中,鎖相迴路更包括一第二除頻器,用以接收一第二參考信號,且進行除頻後輸出第一參考信號。
基於上述,本發明實施例的時脈產生器,可產生奇數個相位均勻的相位信號,以符合資料擷取的時序要求,並可提供資料擷取的正確度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為依據本發明一實施例的時脈產生器的系統的示意圖。請參照圖1,在本實施例中,時脈產生器100包括鎖相迴路110及時脈產生單元120。鎖相迴路110用以提供多個第一相位參考信號SRF1及多個第二相位參考信號SRF2。其中,每一第二相位參考信號SRF2相反於對應的第一相位參考信號SRF1,並且這些第一相位參考信號SRF1之間的相位差彼此相等且不等於零,亦即這些第一相位參考信號SRF1及SRF2為相位均勻的信號。
時脈產生單元120耦接鎖相迴路110以接收這些第一相位參考信號SRF1及這些第二相位參考信號SRF1,且接收多個時脈控制信號STC。時脈產生單元120依據這些時脈控制信號STC組合每一第一相位參考信號SRF1及對應的第二相位參考信號SRF以輸出多個相位信號SP,並且這些相位信號SP的數量可以為大於等於3的奇數。換言之,時脈產生單元120依據一個時脈控制信號STC來組合一個第一相位參考信號SRF1及對應的第二相位參考信號SRF來形成一個相位信號,亦即一個相位信號SP對應一個時脈控制信號STC、一個第一相位參考信號SRF1及一個第二相位參考信號SRF2,因此這些時脈控制信號STC、這些第一相位參考信號SRF1及這些第二相位參考信號
SRF2的數量會相同於這些相位信號SP的數量。
圖2A為圖1依據本發明之一實施例之第一相位參考信號、第二相位參考信號與時脈控制信號的波形示意圖。圖2B是依據本發明之一實施例之圖2A的第一相位參考信號、第二相位參考信號依據時脈控制信號的組合示意圖。請參照圖1及圖2A,在本實施例中,時脈產生器100假設為輸出7個相位信號SP,因此鎖相迴路設定為產生7個第一相位參考信號SRF1_1~SRF1_7及7個第二相位參考信號SRF2_1~SRF2_7。依據相位來看,第一相位參考信號SRF1_1~SRF1_7及第二相位參考信號SRF2_1~SRF2_7可視為相位依序位移的多個信號,亦即第一相位參考信號SRF1_1~SRF1_7及第二相位參考信號SRF2_1~SRF2_7彼此之間相差一個相位。並且,時脈產生單元120會接收7個時脈控制信號STC1~STC7,並且時脈控制信號STC1~STC7亦可視為相位依序位移的多個信號,亦即時脈控制信號STC1~STC7彼此之間相差一個相位。
在本發明的一實施例中,時脈控制信號STC1~STC7可由一控制電路來產生,或者可擷取第一相位參考信號SRF1_1~SRF1_7及第二相位參考信號SRF2_1~SRF2_7中相位相鄰的7個信號作為時脈控制信號STC1~STC7,此可依據電路設計而定,本發明實施例不以此為限。
請參照圖1、圖2A及圖2B,在此以第一相位參考信號SRF1_1、第二相位參考信號SRF2_1及時脈控制信號STC1為例,亦即時脈產生單元120會依據時脈控制信號
STC1組合第一相位參考信號SRF1_1、第二相位參考信號SRF2_1。進一步來說,假設時脈控制信號STC1為低電壓準位時輸出第一相位參考信號SRF1_1,時脈控制信號STC1為高電壓準位時輸出第二相位參考信號SRF21。因此,在期間P1中,時脈產生單元120會輸出第一相位參考信號SRF1_1,以致於相位信號SP1的波形相同於第一相位參考信號SRF1_1;在期間P2中,時脈產生單元120會輸出第二相位參考信號SRF2_1,以致於相位信號SP1的波形相同於第二相位參考信號SRF2_1。
參照圖2B所示,由於時脈產生單元120透過組合第一相位參考信號SRF1_1、第二相位參考信號SRF2_1來形成相位信號SP1,以致於相位信號SP1的頻率是第一相位參考信號SRF1_1及第二相位參考信號SRF2_1的兩倍,亦即第一相位參考信號SRF1_1、第二相位參考信號SRF2_1的週期為14個相位,而相位信號SP1的週期為7個相位。並且,由於第一相位參考信號SRF1_1與時脈控制信號STC1相差4個相位(可參照圖2A得知),因此相位信號SP1為高電壓準位的時間為4個相位,相位信號SP1為低電壓準位的時間為3個相位。換言之,由於第一相位參考信號SRF1_1與時脈控制信號STC1相差4個相位,因此相位信號SP1的工作週期(duty cycle)為4/7。在本發明的一實施例中,若第一相位參考信號SRF1_1與時脈控制信號STC1相差5個相位,則相位信號SP1的工作週期(duty cycle)為5/7。
依據上述,可得知時脈產生單元120如何依據時脈控制信號STC1組合第一相位參考信號SRF1_1、第二相位參考信號SRF2_1,同理可知,時脈產生單元120如何依據時脈控制信號STC2~STC7組合第一相位參考信號SRF1_2~SRF1_7與對應的第二相位參考信號SRF2_2~SRF2_7而產生對應的相位信號SP,在此則不再贅述。其中,這些相位信號SP同樣會為相位依序位移的多個信號。
圖3為圖1依據本發明之一實施例之時脈產生單元的電路示意圖。請參照圖1及圖3,在本實施例中,時脈產生單元110假設為輸出7個相位信號SP1~SP7,時脈產生單元120會接收7個第一相位參考信號SRF1_1~SRF1_7、7個第二相位參考信號SRF2_1~SRF2_7及7個時脈控制信號STC1~STC7,其中第一相位參考信號SRF1_1~SRF1_7、第二相位參考信號SRF2_1~SRF2_7及時脈控制信號STC1~STC7可參照圖2A所示,但本發明實施例不以此為限。
在本實施例中,由於時脈產生單元110為產生7個相位信號SP1~SP7,因此時脈產生單元110會對應地包括7個多工器M1~M7,以對應地產生相位信號SP1~SP7,亦即多工器(如M1~M7)的數量相同於相位信號(如SP1~SP7)的數量。
進一來說,多工器M1的第一輸入端接收第一相位參考信號SRF1_1,多工器M1的第二輸入端接收第二相位參
考信號SRF2_1,多工器M1的控制端接收時脈控制信號STC1,多工器M1的輸出端輸出相位信號SP1;多工器M2的第一輸入端接收第一相位參考信號SRF1_2,多工器M2的第二輸入端接收第二相位參考信號SRF2_2,多工器M2的控制端接收時脈控制信號STC2,多工器M2的輸出端輸出相位信號SP2,其餘則可依據圖示理解,在此則不再贅述。
圖4為圖1依據本發明之一實施例之鎖相迴路的系統示意圖。請參照圖1及圖4,在本實施例中,鎖相迴路110包括第一除頻器(Frequency Divider)510、第二除頻器520、相位頻率偵測器(Phase Frequency Detector)530、電荷幫浦(Charge Pump)540、低通濾波器(Loop Filter)550、壓控振盪器(Voltage Controlled Oscillator)560。
第一除頻器510以接收這些第一相位參考信號SRF1及這些第二相位參考信號SRF2的其中之一,且進行除頻後輸出除頻信號SD1。第二除頻器520接收第二參考信號SR2且進行除頻後輸出第一參考信號SR1。相位頻率偵測器530接收第一參考信號SR1及除頻信號SD1,且據此輸出電荷控制信號SCC。電荷幫浦540耦接相位頻率偵測器530以接收電荷控制信號SCC,且輸出控制電壓VC。低通濾波器550耦接電荷幫浦540用以過濾控制電壓VC之高頻部分,且輸出振盪電壓VOS。壓控振盪器560耦接迴路濾波器以接收振盪電壓VOS,且輸出這些第一相位參考信號SRF1及這些第二相位參考信號SRF2。
圖5為圖4依據本發明之一實施例之壓控振盪的電路示意圖。請參照圖4及圖5,在本實施例中,鎖相迴路110假設為產生7個第一相位參考信號SRF1及7個第二相位參考信號SRF2,壓控振盪器560則對應地包括140則運算放大器OP1~OP14,其中運算放大器OP1~OP7用以提供對應的第一相位參考信號SRF1,運算放大器OP8~OP14用以提供對應的第二相位參考信號SRF2。
在本實施例中,運算放大器OP2的正輸入端耦接運算放大器OP1的正輸出端。運算放大器OP3的正輸入端耦接運算放大器OP2的正輸出端。運算放大器OP4的正輸入端耦接運算放大器OP3的正輸出端。運算放大器OP5的正輸入端耦接運算放大器OP4的正輸出端。運算放大器OP6的正輸入端耦接運算放大器OP5的正輸出端。運算放大器OP7的正輸入端耦接運算放大器OP6的正輸出端,運算放大器OP7的正輸出端耦接運算放大器OP1的負輸入端。
運算放大器OP8的負輸入端耦接運算放大器OP7的負輸出端,運算放大器OP8的正輸出端耦接運算放大器OP2的負輸入端。運算放大器OP9的負輸入端耦接運算放大器OP8的負輸出端,運算放大器OP9的正輸入端耦接運算放大器OP1的負輸出端,運算放大器OP9的正輸出端耦接運算放大器OP3的負輸入端。運算放大器OP10的負輸入端耦接運算放大器OP9的負輸出端,運算放大器OP10的正輸入端耦接運算放大器OP2的負輸出端,運算
放大器OP10的正輸出端耦接運算放大器OP4的負輸入端。運算放大器OP11的負輸入端耦接運算放大器OP10的負輸出端,運算放大器OP11的正輸入端耦接運算放大器OP3的負輸出端,運算放大器OP11的正輸出端耦接運算放大器OP5的負輸入端。
運算放大器OP12的負輸入端耦接運算放大器OP11的負輸出端,運算放大器OP12的正輸入端耦接運算放大器OP4的負輸出端,運算放大器OP12的正輸出端耦接運算放大器OP6的負輸入端。運算放大器OP13的負輸入端耦接運算放大器OP12的負輸出端,運算放大器OP13的正輸入端耦接運算放大器OP5的負輸出端,運算放大器OP13的正輸出端耦接運算放大器OP7的負輸入端。運算放大器OP14的負輸入端耦接運算放大器OP14的負輸出端,運算放大器OP14的正輸入端耦接運算放大器OP6的負輸出端,運算放大器OP14的正輸出端耦接運算放大器OP1的正輸入端,運算放大器OP14的負輸出端耦接運算放大器OP8的正輸入端。
在本實發明的一實施例中,第一相位參考信號SRF1及第二相位參考信號SRF2可由運算放大器OP1~OP14的正輸出端所提供,在其他實施例中,第一相位參考信號SRF1及第二相位參考信號SRF2可由運算放大器OP1~OP14的負輸出端所提供,但本發明實施例不以此為限。
綜上所述,本發明實施例的時脈產生器,可產生奇數
個相位均勻的相位信號,以符合資料擷取的時序要求,並可提供資料擷取的正確度。並且,第一相位參考信號及第二相位參考信號的頻率為相位信號的一半,因此可降低鎖相迴路的電耗。以及,壓控振盪器由多個運算放大器來構成,可降低信號抖動(jitter)的情況。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧時脈產生器
110‧‧‧鎖相迴路
120‧‧‧時脈產生單元
510‧‧‧第一除頻器
520‧‧‧第二除頻器
530‧‧‧相位頻率偵測器
540‧‧‧電荷幫浦
550‧‧‧低通濾波器
560‧‧‧壓控振盪器
M1~M7‧‧‧多工器
OP1~OP14‧‧‧運算放大器
P1、P2‧‧‧期間
SCC‧‧‧電荷控制信號
SD1‧‧‧除頻信號
SP、SP1~SP7‧‧‧相位信號
SR1‧‧‧第一參考信號
SR2‧‧‧第二參考信號
SRF1、SRF1_1~SRF1_7‧‧‧第一相位參考信號
SRF2、SRF2_1~SRF2_7‧‧‧第二相位參考信號
STC、STC1~STC7‧‧‧時脈控制信號
VC‧‧‧控制電壓
VOS‧‧‧振盪電壓
圖1為依據本發明一實施例的時脈產生器的系統的示意圖。
圖2A為圖1依據本發明之一實施例之第一相位參考信號、第二相位參考信號與時脈控制信號的波形示意圖。
圖2B是依據本發明之一實施例之圖2A的第一相位參考信號、第二相位參考信號依據時脈控制信號的組合示意圖。
圖3為圖1依據本發明之一實施例之時脈產生單元的電路示意圖。
圖4為圖1依據本發明之一實施例之鎖相迴路的系統示意圖。
圖5為圖4依據本發明之一實施例之壓控振盪的電路示意圖。
100‧‧‧時脈產生器
110‧‧‧鎖相迴路
120‧‧‧時脈產生單元
SP‧‧‧相位信號
SRF1‧‧‧第一相位參考信號
SRF2‧‧‧第二相位參考信號
STC‧‧‧時脈控制信號
Claims (8)
- 一種時脈產生器,包括:一鎖相迴路,用以提供多個第一相位參考信號及多個第二相位參考信號,其中每一該些第二相位參考信號相反於對應的第一相位參考信號,並且該些第一相位參考信號之間的相位差彼此相等且不等於零;以及一時脈產生單元,耦接該鎖相迴路以接收該些第一相位參考信號及該些第二相位參考信號,且接收多個時脈控制信號,該時脈產生單元依據每一該些時脈控制信號組合每一該些第一相位參考信號及對應的第二相位參考信號以輸出多個相位信號的其中之一,其中該些相位信號的數量為一奇數且大於等於3。
- 如申請專利範圍第1項所述之時脈產生器,其中該些相位信號的工作週期決定於對應的第一相位參考信號與對應的時脈控制信號的相位差。
- 如申請專利範圍第1項所述之時脈產生器,其中該時脈產生單元包括多個多工器,其中每一該些多工器的第一輸入端接收對應的第一相位參考信號,每一該些多工器的第二輸入端接收對應的第二相位參考信號,每一該些多工器的控制端接收對應的時脈控制信號,每一該些多工器的輸出端輸出對應的相位信號。
- 如申請專利範圍第3項所述之時脈產生器,其中該些多工器的數量相同於該些相位信號的數量。
- 如申請專利範圍第1項所述之時脈產生器,其中該 些相位信號的頻率2倍於該些第一相位參考信號及該些第二相位參考信號的頻率。
- 如申請專利範圍第1項所述之時脈產生器,其中該些時脈控制信號、該些第一相位參考信號及該些第二相位參考信號的數量相同於該些相位信號的數量。
- 如申請專利範圍第1項所述之時脈產生器,其中該鎖相迴路包括:一相位頻率偵測器(Phase Frequency Detector),接收一第一參考信號及一除頻信號,且據此輸出一電荷控制信號;一電荷幫浦(Charge Pump),耦接該相位頻率偵測器以接收該電荷控制信號,且輸出一控制電壓;一低通濾波器(Loop Filter),耦接該電荷幫浦,用以過濾該控制電壓之高頻部分,且輸出一振盪電壓;一壓控振盪器(Voltage Controlled Oscillator),耦接該迴路濾波器以接收該振盪電壓,且輸出該些第一相位參考信號及該些第二相位參考信號;以及一第一除頻器(Frequency Divider),耦接該壓控振盪器以接收該些第一相位參考信號及該些第二相位參考信號的其中之一,且進行除頻後輸出該除頻信號。
- 如申請專利範圍第7項所述之時脈產生器,該鎖相迴路更包括一第二除頻器,用以接收一第二參考信號,且進行除頻後輸出該第一參考信號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101128283A TWI508454B (zh) | 2012-08-06 | 2012-08-06 | 時脈產生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101128283A TWI508454B (zh) | 2012-08-06 | 2012-08-06 | 時脈產生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201407961A TW201407961A (zh) | 2014-02-16 |
TWI508454B true TWI508454B (zh) | 2015-11-11 |
Family
ID=50550638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101128283A TWI508454B (zh) | 2012-08-06 | 2012-08-06 | 時脈產生器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI508454B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838183A (en) * | 1996-01-29 | 1998-11-17 | Nec Corporation | Clock signal generator having voltage level converting circuit |
US6687320B1 (en) * | 1998-08-26 | 2004-02-03 | Via Technologies, Inc. | Phase lock loop (PLL) clock generator with programmable skew and frequency |
US20050030073A1 (en) * | 1998-12-07 | 2005-02-10 | Broadcom Corporation | Low jitter high phase resolution PLL-based timing recovery system |
TWI342123B (en) * | 2003-09-12 | 2011-05-11 | Rohm Co Ltd | Clock-generating system |
US8102196B1 (en) * | 2008-06-27 | 2012-01-24 | National Semiconductor Corporation | Programmable dual phase-locked loop clock signal generator and conditioner |
-
2012
- 2012-08-06 TW TW101128283A patent/TWI508454B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838183A (en) * | 1996-01-29 | 1998-11-17 | Nec Corporation | Clock signal generator having voltage level converting circuit |
US6687320B1 (en) * | 1998-08-26 | 2004-02-03 | Via Technologies, Inc. | Phase lock loop (PLL) clock generator with programmable skew and frequency |
US20050030073A1 (en) * | 1998-12-07 | 2005-02-10 | Broadcom Corporation | Low jitter high phase resolution PLL-based timing recovery system |
TWI342123B (en) * | 2003-09-12 | 2011-05-11 | Rohm Co Ltd | Clock-generating system |
US8102196B1 (en) * | 2008-06-27 | 2012-01-24 | National Semiconductor Corporation | Programmable dual phase-locked loop clock signal generator and conditioner |
Also Published As
Publication number | Publication date |
---|---|
TW201407961A (zh) | 2014-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002290214A (ja) | デューティーサイクル補正回路 | |
US9417655B2 (en) | Frequency division clock alignment | |
CN102035472B (zh) | 可编程数字倍频器 | |
JP6242228B2 (ja) | クロック生成方法およびクロック生成回路 | |
JPH07288447A (ja) | 位相同期型タイミング発生回路 | |
CN105445512A (zh) | 一种多路同步信号输出装置及方法 | |
CN208999990U (zh) | 真随机数发生器 | |
US7642865B2 (en) | System and method for multiple-phase clock generation | |
KR20140147179A (ko) | 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치 | |
JP4293840B2 (ja) | 試験装置 | |
TWI508454B (zh) | 時脈產生器 | |
US8981854B2 (en) | Clock distributor and electronic apparatus | |
JP2007053685A (ja) | 半導体集積回路装置 | |
KR100807610B1 (ko) | Smd 임의 체배회로 | |
US9411361B2 (en) | Frequency division clock alignment using pattern selection | |
JP2007127460A (ja) | 半導体集積回路 | |
KR101807850B1 (ko) | 동위상 클럭라인을 이용한 멀티칩 시스템 클럭 신호 분배 및 동기화 기법 | |
KR100483825B1 (ko) | 어레이 지연-로킹 루프를 이용한 고해상도 다 위상 클럭발생기 회로 | |
US20140062556A1 (en) | Multiphase clock divider | |
CN100379150C (zh) | 电压控制振荡器及使用其的电子系统 | |
JP2007235960A (ja) | 集積回路装置 | |
JP2004525548A (ja) | 精密位相生成装置 | |
JP3772668B2 (ja) | 位相同期ループを用いた発振回路 | |
KR101807847B1 (ko) | 동위상 클럭라인을 이용한 멀티칩 시스템 | |
JP2022156708A (ja) | クロック同期回路、半導体装置、及びクロック同期方法 |