KR20050013254A - 필터 계수 ｒａｍ을 위한 자동 뱅크 스위칭을 검출 및수행하기 위한 방법 및 시스템 - Google Patents

필터 계수 ｒａｍ을 위한 자동 뱅크 스위칭을 검출 및수행하기 위한 방법 및 시스템

Info

Publication number
KR20050013254A
KR20050013254A KR10-2004-7021260A KR20047021260A KR20050013254A KR 20050013254 A KR20050013254 A KR 20050013254A KR 20047021260 A KR20047021260 A KR 20047021260A KR 20050013254 A KR20050013254 A KR 20050013254A
Authority
KR
South Korea
Prior art keywords
video
memory
filter
filter coefficients
data
Prior art date
Application number
KR10-2004-7021260A
Other languages
English (en)
Other versions
KR100966912B1 (ko
Inventor
마이클 드웨인 녹스
Original Assignee
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 소시에떼 아노님 filed Critical 톰슨 라이센싱 소시에떼 아노님
Publication of KR20050013254A publication Critical patent/KR20050013254A/ko
Application granted granted Critical
Publication of KR100966912B1 publication Critical patent/KR100966912B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/435—Processing of additional data, e.g. decrypting of additional data, reconstructing software from modules extracted from the transport stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Television Systems (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 텔레비전 응용에서 수직 귀선소거 구간(vertical blanking interval) 동안에 자동으로 뱅크를 스위칭하도록 설계된 이중-뱅크 필터 계수 RAM을 보조하는 방법에 관한 것이다. 본 발명의 방법 및 시스템은, 마이크로제어기가 현재 사용중이지 않은 메모리 뱅크에 새로운 필터 계수 세트를 프로그램하고, 모든 계수가 기록된 시간을 자동으로 검출하며, 그런 다음 텔레비전 응용에서 수직 귀선소거 구간 동안에 뱅크를 자동으로 스위칭하게 한다.

Description

필터 계수 ＲＡＭ을 위한 자동 뱅크 스위칭을 검출 및 수행하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR DETECTING AND PERFORMING AUTOMATIC BANK SWITCHING FOR A FILTER COEFFICIENT RAM}
디지털 및 고선명 텔레비전 방송 모뎀의 출현으로 인해, 텔레비전 신호 처리 시스템은 다중 포맷의 텔레비전 방송을 수신 및 디스플레이하는데 요구된다. 각 포맷은 고유 신호 품질을 갖고, 고유 필터 구성에 의해 최적으로 처리된다. 프로그램 방송자가 방송 동안 포맷들 사이를 스위칭할 수 있는 것이 바람직하다. 그러므로, 텔레비전 신호 처리 시스템은 방송 포맷에서의 변경을 인식하고, 새로운 포맷을 최적으로 처리하기 위해 필터 구성을 변경할 수 있는 것이 필요하다.
방송 동안 필터 구성을 변경시킴으로써, 비디오 플래시(flash)와 같은 화상에서의 원하지 않는 장애, 인터레이싱된 신호에서의 페어링(pairing), 화상 동기의손실, 또는 오디오 장애를 초래할 수 있다. 이러한 원하지 않는 장애를 제거하고, 프로그램 포맷에서의 스위치를 원활하게 수행하여, 시청자가 어떠한 변경도 인식하지 못하는 것이 유리하다.
본 출원은, 본 명세서에 참고용으로 병합되어 있는, 2002년 6월 27일에 출원된, "METHOD AND SYSTEM FOR DETECTING AND PERFORMING AUTOMATIC BANK SWITCHING FOR A FILTER COEFFICIENT RAM"이라는 명칭의 미국 가특허 출원 제 60/392,293호의 이익을 청구한다.
본 발명은 비디오 처리 시스템에서의 데이터 전송 및 저장에 관한 것이다.
도 1은 다중 포맷 텔레비전 신호 처리 시스템의 블록도.
도 2는 디지털 비디오 수신 시스템에서 비디오 포맷 변환기의 예시적인 구현을 도시한 블록도.
도 3은 메모리 뱅크 스위칭 회로의 예시적인 구현을 도시한 블록도.
도 4는 프로그램 포맷 변경을 검출하는 프로세스, 수직 귀선소거 구간을 검출하는 프로세스, 및 비디오 필터 계수를 스위칭하는 프로세스를 도시한 흐름도.
하나의 양상에서, 본 발명은 비디오 신호 처리 디바이스에서 메모리의 관리 방법을 수반하는데, 상기 방법은, 제 1 메모리 및 제 2 메모리를 디스에이블하는 단계와, 비디오 신호의 부분에 응답하여 제 1 메모리로부터의 출력을 제 2 메모리로 스위칭하는 단계와, 제 1 메모리 및 제 2 메모리를 인에이블링하는 단계를 포함한다.
다른 양상에서, 본 발명은 복수의 비디오 필터 계수 중 하나를 선택하는 장치를 또한 수반하는데, 상기 장치는 비디오 필터 계수의 제1 세트를 저장하기 위한 제 1 메모리와, 비디오 필터 계수의 제 2 세트를 저장하기 위한 제 2 메모리와, 제 1 메모리 또는 제 2 메모리 중 하나를 선택하기 위한 스위치와, 비디오 신호의 일부분을 검출하고 스위치 상태를 변경하기 위한 뱅크(bank) 스위칭 디바이스를 포함한다.
본 발명의 특성 및 장점은 예로서 주어진 다음 설명으로부터 더 명백해질 것이다. 본 발명의 일실시예는 집적 회로 내에 포함될 수 있다. 본 발명의 다른 실시예는 회로를 구성하는 별도의 요소를 포함할 수 있다.
도 1은 본 발명에 따른 예시적인 디지털 비디오 수신 시스템(10)의 블록도이다. 시스템(10)은 안테나(20), 및 오디오, 비디오, 및 연관된 데이터를 전달하는 신호로 변조된 방송 캐리어를 수신함과 함께 디지털화(digitizing)하기 위한 입력 프로세서(22)를 포함한다. 시스템(10)은 또한 입력 프로세서(22)로부터 디지털 출력을 수신 및 복조하기 위한 복조기(24)를 포함한다. 더욱이, 시스템(10)은 사용자 입력 명령을 수신하기 위한 원격 제어 유닛(26)을 포함한다. 시스템(10)은 또한 디지털 비디오 화상 데이터를 시각적 표현(visual representation)으로 함께 변환하기 위한 하나 이상의 디지털-입력-디지털-출력 또는 디지털-입력-아날로그-출력 디스플레이 드라이버(들)(28)와, 각 디지털-입력 또는 아날로그-입력 디스플레이(30)를 포함한다. 바람직한 실시예에서, 디스플레이(30)는 다중 포맷 텔레비전 디스플레이 유닛이고, 이에 따라, 디스플레이 드라이버(들)(28)는 적합한 다중 포맷-입력-디지털-출력 디바이스이다. 본 발명이 디스플레이 디바이스를 포함하는 도 1의 예시적인 실시예에 관해 설명하지만, 본 발명은, 셋톱 박스, 비디오 카세트 리코더, 및 DVD 플레이어와 같은 디스플레이 디바이스를 포함하지 않는 시스템에도 적용가능하다.
시스템(10)은 비디오 프로세서(32)를 더 포함한다. 일반적으로, 비디오 프로세서(32)는 원격 제어 유닛(26)으로부터 사용자 입력 명령을 수신하고, 복조기(24)로부터 복조된 데이터를 수신하고, 사용자 입력 명령에 따라 복조된 데이터를 디스플레이 드라이버(들)(28)를 위한 비디오 화상 데이터로 변환한다. 따라서, 비디오 프로세서(32)는 원격 인터페이스(34)와 제어기(36)를 포함한다. 원격 인터페이스(34)는 원격 제어 유닛(26)으로부터 사용자 입력 명령을 수신한다. 제어기(36)는 입력 명령을 해석하고, 이 명령을 수행{예를 들어, 채널 및/또는 온 스크린 디스플레이("OSD") 선택}하기 위해 프로세서(32)의 다양한 성분을 위한 설정을 적절히 제어한다. 비디오 프로세서(32)는, 복조기로부터 복조된 데이터를 수신하고, 트렐리스 디코딩되고(trellis decoded), 바이트 길이 데이터 세그먼트에 매핑하고, 디-인터리빙되고, 리드-솔로몬 에러 정정되는 디지털 신호를 출력하기 위한 디코더(38)를 더 포함한다. 디코더(38)로부터 정정된 출력 데이터는 멀티플렉싱된 오디오, 비디오, 및 데이터 성분을 나타내는 프로그램을 포함하는 MPEG 표준 호환 전송 데이터 스트림의 형태이다.
프로세서(32)는 디코드 패킷 식별자(PID) 선택기(40) 및 전송 디코더(42)를 더 포함한다. PID 선택기(40)는 디코더(38)로부터 전송 스트림에서의 선택된 패킷을 식별하고 전송 디코더(42)로 라우팅한다. 전송 디코더(42)는 아래에 더 구체적으로 논의되는 바와 같이 프로세서(32)에 의한 추가 처리를 위해 선택된 패킷을 오디오 데이터, 비디오 데이터, 및 다른 데이터로 디지털 방식으로 디멀티플렉싱한다.
프로세서(32)에 제공된 전송 스트림은, 프로그램 채널 데이터, 보조 시스템 타이밍 정보, 및 프로그램 컨텐트 등급과 프로그램 가이드 정보와 같은 프로그램 특정 정보를 포함하는 데이터 패킷을 포함한다. 프로그램 특정 정보를 이용하여, 전송 디코더(42)는 사용자 선택된 프로그램 채널을 포함하는 개별적인 데이터 패킷을 식별하고 어셈블링한다. 전송 디코더(42)는 보조 정보 패킷을 제어기(36)로 향하게 하고, 상기 제어기(36)는 계층적으로 배열된 테이블로 보조 정보를 분석하고, 대조하고, 어셈블링한다.
시스템 타이밍 정보는 시간 기준 표시자 및 연관된 정정 데이터{예를 들어, 시간 드리프트, 윤년(leap year) 등을 위해 조정하는 서머 타임 표시자 및 오프셋 정보}를 포함한다. 타이밍 정보는, 내부 디코더{예를 들어, 후술된 MPEG 디코더(44)}가 프로그램 방송자에 의한 프로그램의 미래 송신의 시간 및 날짜를 확립하기 위해 시간 기준 표시자를 시간 클록(에를 들어, 미국 동부 표준시 및 날짜)으로 변환하는데 충분하다. 시간 클록은 프로그램 플레이, 프로그램 리코딩, 및 프로그램 재생과 같은 스케줄링된 프로그램 처리 기능을 개시하는데 유용하다.
이 때, 프로그램 특정 정보는 완전한 프로그램을 형성하기 위해 원하는 채널로 동조하고 데이터 패킷을 어셈블링하도록 조건부 액세스, 네트워크 정보, 및 식별 및 링킹 데이터 인에이블링 시스템(10)을 포함한다. 프로그램 특정 정보는 또한 보조 프로그램 컨텐트 등급 정보(예를 들어, 나이에 기초한 적합성 등급), 프로그램 가이드 정보{예를 들어, 전자 프로그램 가이드("EPG")} 및 방송 프로그램에 관련된 설명 텍스트(descriptive text) 뿐 아니라 이러한 보조 정보의 식별 및 어셈블리를 지원하는 데이터를 포함한다.
시스템(10)은 또한 MPEG 디코더(44)를 포함한다. 전송 디코더(42)는 MPEG 호환 비디오, 오디오, 및 서브-화상 스트림을 MPEG 디코더(44)에 제공한다. 비디오 및 오디오 스트림은 선택된 채널 프로그램 컨텐트를 나타내는 압축된 비디오 및 오디오 데이터를 포함한다. 서브-화상 데이터는 등급 정보, 프로그램 설명 정보 등과 같은 채널 프로그램 컨텐트와 연관된 정보를 포함한다. MPEG 디코더(44)는 전송 디코더(42)로부터의 MPEG 호환 패킷화된 오디오 및 비디오 데이터를 디코딩하고 압축 해제하고, 그로부터 압축 해제된 프로그램 표시 데이터를 도출한다.
MPEG 디코더(44)는 내부 OSD 모듈(미도시)로의 출력을 위한 포맷팅된 프로그램 가이드 데이터를 발생시키기 위해 전송 디코더(42)로부터의 서브-화상 데이터를 어셈블링하고, 대조하고 해석한다. OSD 모듈은 서브-화상 데이터 및 다른 정보를 처리하여, 자막을 나타내는 픽셀 매핑 데이터, 및 디스플레이(30) 상에 표현하기 위한 선택가능한 메뉴 옵션 및 다른 아이템을 포함하는 제어 및 정보 메뉴 디스플레이를 생성한다. OSD 모듈에 의해 생성된 텍스트 및 그래픽을 포함하는 제어 및 정보 디스플레이는 제어기(36)의 지시 하에 오버레이 픽셀 맵 데이터의 형태로 생성된다. OSD 모듈로부터의 오버레이 픽셀 맵 데이터는 제어기(36)의 지시 하에 디코더(38)로부터 픽셀 표시 데이터와 조합되고 동기화된다. 연관된 서브-화상 데이터와 함께 선택된 채널 상에 비디오 프로그램을 나타내는 조합된 픽셀 맵 데이터는 MPEG 디코더(44)에 의해 인코딩된다.
시스템(10)은 하나 이상의 디스플레이 프로세서(들)(46)를 더 포함한다. 일반적으로, 디스플레이 프로세서(들)는 인코딩된 프로그램 및 MEPG 디코더(44)로부터의 서브-화상 데이터를 디스플레이 드라이버(들)(28)와 호환되는 형태로 변환한다. 예시적인 실시예에서, 디스플레이 프로세서(들)(46)는 이후에 더 논의되는 바와 같이 본 발명에 따라 비디오 포맷 변환기(VFC)(60)(도 2를 참조)를 포함한다.
도 2는 본 발명에 따른 디지털 비디오 수신 시스템에서 비디오 포맷 변환기(VFC)(60)의 예시적인 구현의 블록도이다. VFC(60)는 복수의 병렬 비디오 라인 메모리(62), VFC 제어기(64), VFC 필터(66), 필터 계수 RAM(70), 및 선입 선출(FIFO) 데이터 버퍼(68)를 포함한다. VFC(60)는 MEPG 디코더(44)로부터 입력 비디오 스트림(61)을 수신하고, 출력 비디오 스트림(69)을 디스플레이 프로세서(46)로 송신한다. 일반적으로, VFC 제어기(64)는 인입 비디오 스트림(61)으로부터 데이터를 저장 또는 큐잉(queue)하기 위해 비디오 라인 메모리(62) 및 VFC 필터(66)를 제어한다. 더욱이, 비디오 필터 계수 RAM(70)은 VFC 제어기(64)에 응답하여 동작하도록 구성되어, 디스플레이 프로세서(46)에 의해 처리되는 디스플레이 포맷을 위해 비디오 필터 계수의 최적의 세트가 VFC 필터(66)에 이용가능하게 한다.
인입 비디오 스트림의 디스플레이 포맷에서의 변화는, 비디오 필터 계수에서의 변화가 VFC 필터(66)에 의해 최상의 가능한 화상을 생성하는데 사용되는 것을 필요로 한다. 그러나, 비디오 필터 계수를 변경하는 것은 비디오 플래시, 인터레이싱된 신호에서의 페어링, 화상 동기의 손실, 또는 오디오 장애와 같이 출력 비디오 스트림, 이후에는 화상에서 바람직하지 못한 교란을 초래한다. 이러한 원하지 않는장애를 제거하고, 프로그램 포맷의 스위칭을 원활하게 수행하여, 시청자가 어떠한 변경도 인식하지 못하는 것이 유리하다. VFC 제어기(64)가, 인입 비디오 스트림의 디스플레이 포맷에서의 변경이 발생됨을 결정할 때, VFC 제어기(64)는 새로운 디스플레이 포맷을 위한 비디오 필터 계수의 어드레스를 비디오 필터 계수 RAM(70)으로 송신한다. VFC 제어기(64)로부터 새로운 디스플레이 포맷의 비디오 필터 계수를 위한 완전한 세트의 어드레스를 수신한 후에, 필터 계수 RAM(70)은 후속적인 수직 귀선소거 구간 동안 이전의 디스플레이 포맷의 비디오 필터 계수 세트와 새로운 디스플레이 포맷의 비디오 필터 계수 세트 사이에서 전이한다.
텔레비전 비디오 신호는 귀선소거 구간과 번갈아 이루어지는 비디오 간격을 포함하며, 상기 귀선소거 구간에서 비디오는 중단되어, 디스플레이(30) 스캔 빔은 후속적인 스캔이 시작되는 지점으로 재빨리 되돌아갈 수 있다. 2가지 유형의 귀선소거 구간이 있는데, 수평 귀선소거 구간은 비디오 이미지의 각 라인에 대해 한번 발생하고 단일 수평 동기 펄스를 포함하며, 수직 귀선소거 구간은 비디오 정보의 각 필드 이후에 발생한다. 수직 귀선소거 구간은 일반적으로 6개의 비교적 넓은 수직 동기 펄스를 포함하는데, 상기 수직 동기 펄스는 6개의 비교적 좁은 전치 등화 펄스보다 뒤에 발생하고, 6개의 비교적 좁은 후치-등화 펄스보다 앞서 발생한다. 필터 계수 RAM(70)이 수직 동기 펄스를 감지한 후에, 이전 디스플레이 포맷 및 새로운 디스플레이 포맷의 비디오 필터 계수 세트 사이에 전이를 개시한다. 상기 전이가 어떠한 비디오 출력도 되지 않는 수직 귀선소거 구간 동안 이루어지기 때문에, 이 전이는 화상에서의 원하지 않는 장애를 방지하는 방식으로 이루어진다.
도 3은 비디오 필터 계수를 저장하는 메모리 뱅크의 스위칭을 제어하는 장치를 포함하는 필터 계수 RAM(70)의 예시적인 실시예에 대한 블록도이다. 도 3에 도시된 시스템은 레지스터 버스(370), 계수 어드레스 검출기(310), 뱅크 스위칭 상태 머신(340), 제 1 입력 멀티플렉서(410) 및 제 2 입력 멀티플렉서(411), 제 1 RAM(418) 및 제 2 RAM(419), 및 출력 멀티플렉서(422)를 포함한다. 레지스터 버스(370)의 일부는 어드레스 버스(403, 404, 408, 409)를 포함한다. 레지스터 버스(370)는 VFC 제어기(64, 도 2), 계수 어드레스 검출기(310), VFC 필터(66, 도 2), 제 1 입력 멀티플렉서(410) 및 제 2 입력 멀티플렉서(411)에 의해 어드레싱될 수 있으며, VFC 필터(66, 도 2)에 의해 사용되는 필터 계수 뱅크를 판독하고 기록하는데 사용된다.
VFC 제어기(64, 도 2)는 어드레스를 기록 모드 상태인 시간에 선택된 RAM(418, 419)에 기록한다. 이러한 선택은 스위칭 선택 상태 머신(340)으로부터의 뱅크 선택 라인(350)을 통해 이뤄진다. 단 하나의 입력 멀티플렉서(410, 411)가, 어떤 때에 기록 모드 상태에 있도록 구성될 수 있으며, 이때 다른 입력 멀티플렉서(410, 411)는 뱅크 선택 라인(350)의 역 상태(inverse)에서 동작함을 주목해야 한다. 그러므로, 뱅크 선택 라인이 하이 상태일 때, 예컨대, 제 1 입력 멀티플렉서(410)는 기록 모드 상태인 반면, 제 2 입력 멀티플렉서(411)는 판독 모드 상태이다. 뱅크 선택 라인(350)의 상태를 변화시킬 때, 각 입력 멀티플렉서(410, 411)의 기능은 그에 응답하여 변화하며, 그에 따라, 제 1 입력 멀티플렉서(410)는 판독 모드 상태인 반면, 제 2 입력 멀티플렉서(411)는 기록 모드 상태이다. 그러므로, 뱅크 선택 라인(350)의 상태에 따라서, 한 때에(at one time) 단 하나의 RAM(418, 419)이 기록될 수 있고, 어떤 때에(at any one time) 단 하나의 RAM(418, 419)은 판독될 수 있다.
VFC 필터(66, 도 2)는 RAM(418, 419)이 현재 필요로 하는 비디오 필터 계수의 어드레스를 현재 판독 모드 상태인 입력 멀티플렉서(410, 411)의 판독 어드레스 라인(403, 408)을 통해 요청한다. 요청된 어드레스 정보는 그러면 VFC 필터(66, 도 2)에 연결된 뱅크 데이터 라인(424)을 통해 판독된다.
어드레스 검출기(310)는 VFC 제어기(64, 도 2)에 의한 RAM으로의 어드레스 기록의 상태를 결정하기 위해 레지스터 버스(370) 상의 데이터를 모니터링한다. 어드레스 검출기(310)가 입력 비디오 스트림(61, 도 2)의 포맷 변화를 지시하는, RAM(418, 419)에 기록된 필터 계수의 어드레스를 검출할 때, 어드레스 검출기(310)는 기록된 어드레스의 수를 카운팅하고, 이 숫자를 알려진 양에 비교하거나, 대안적인 방법을 사용하여 필터 계수의 마지막 어드레스가 언제 기록되었는지를 결정하며, 뱅크 스위칭 회로(340)에 대한 last_addr_written 플래그를 세팅한다. last_addr_written 플래그는 계수 어드레스 검출기(310)와 뱅크 스위칭 회로(340)를 연결하는 마지막 플래그 기록 라인(320)의 상태를 변경시킴으로써 세팅된다. "last_addr_written" 플래그를 관찰한 후, 뱅크 스위칭 회로(340)는 그 다음 수직 귀선소거 구간에 대한 수직 귀선소거 라인(330)을 모니터링하며, 이러한 구간은 전술된 바와 같이 입력 비디오 스트림과 관련된 수직 동기 펄스에 의해 지시된다.
수직 귀선소거 구간이 지시된 후, 뱅크 스위칭 회로(340)는 허위 판독 또는기록이 발생하는 것을 방지하기 위해 칩 인에이블/디스에이블 라인(350)을 통해 RAM(418, 419)을 디스에이블시킨다. 동시에 정보가 RAM(418, 419)으로부터 판독중이고, RAM(418, 419)에 기록중일 때 허위 판독 또는 기록이 발생할 것이다. 이 경우, VFC 필터(66, 도 2)는 기록중인 비디오 필터 계수의 새로운 세트와 기록이 끝난 세트 모두로부터 비디오 필터 계수를 잘못 판독하고, 이를 통해 정확치 않은 비디오 필터 계수 세트를 초래한다. 게다가, 유사한 에러가 또한 동시에 단일 어드레스가 판독 및 기록중일 때 발생할 것이다. RAM(418, 419)이 디스에이블된 후, 뱅크 스위칭 회로(340)는 전술된 바와 같이 뱅크 선택 라인(350)을 통해 판독되도록 RAM(418, 419)을 스위칭한다. 동시에, 뱅크 선택 라인(350)은 입력 멀티플렉서(410, 411)의 상태를 스위칭하는데 사용된다. 입력 멀티플렉서(410, 411)의 상태를 스위칭함으로써, 판독 클록(401)과 판독 어드레스(403) 라인을 기록될 것으로 앞서 세팅된 RAM(418, 419)에 연결시키며, 기록 클록 및 기록 어드레스 라인(416)을 앞서 판독될 것으로 앞서 세팅된 RAM(418, 419)에 연결한다. 입력 멀티플렉서는 전도체 라인(414, 416)을 통해 RAM(418, 419)에 연결된다. 뱅크 스위칭 회로(340)가 뱅크 선택 라인(350)의 상태를 변화시킨 후, 이것은 RAM(418, 419)을 칩 인에이블/디스에이블 라인(350)을 통해 인에이블시킨다. 이때, 새로운 비디오 포맷에 대한 비디오 필터 계수는 뱅크 데이터 라인(424)과 출력 멀티플렉서(422)를 통해 VFC 필터(66, 도 2)에 의해 판독될 수 있다.
도 4는 프로그램 포맷 변화를 검출하는 방법, 수직 귀선소거 구간을 검출하는 방법 및 본 발명의 다음이 예시적인 메모리 관리 기법에 따라 비디오 필터 계수를 스위칭하는 방법을 예시하는 흐름도이다:
1. 계수 어드레스 검출기(310)는, 새로운 어드레스가 VFC 제어기(64)에 의해 RAM(418, 419)에 기록되고 있는지를 결정하기 위해 레지스터 버스를 모니터링한다.
2. 계수 어드레스 검출기(310)가 새로운 어드레스가 기록중임(입력 비디오 포맷의 변화를 지시함)을 결정한 이후, 계수 어드레스 검출기(310)는 마지막 어드레스가 기록될 때를 결정하기 위해 기록중인 어드레스를 모니터링한다.
3. 마지막 어드레스가 VFC 제어기에 의해 기록된 이후, 계수 어드레스 검출기(310)는 last_addr_written 플래그(320)를 세팅한다.
4. 뱅크 스위칭 상태 머신(340)이 last_addr_written 플래그를 관찰할 때, 그 다음 수직 귀선소거 구간의 시작을 결정하기 위해 수직 귀선소거 라인(330)을 모니터링한다.
5. 그 다음 수직 귀선소거 구간이 수직 귀선소거 라인(330)을 통해 지시된 이후, 뱅크 스위칭 상태 머신(340)은 RAM(418, 419)을 인에이블/디스에이블 라인(350)을 통해 디스에이블시킨다.
6. 그러면, 뱅크 스위칭 상태 머신(340)은 RAM(418, 419)의 판독/기록 기능을 뱅크 선택 라인(350)을 통해 스위칭한다.
7. 그러면, 뱅크 스위칭 상태 머신(340)은 RAM(418, 419)을 인에이블/디스에이블 라인(350)을 통해 인에이블시킨다.
8. 그러면, 어드레스 검출기는, 새로운 어드레스가 VFC 제어기(64)에 의해 RAM(418, 419)에 기록중인지를 결정하기 위해 레지스터 버스를 모니터링하는 초기상태로 복귀한다.
본 발명은 바람직한 실시예를 참조하여 기술되었지만, 첨부된 청구항에 의해 한정된 본 발명의 사상과 범주에서 이탈하지 않고 다양한 변화가 본 실시예에서 이뤄질 수 있음이 분명하다.
상술한 바와 같이, 본 발명은 비디오 처리 시스템에서의 데이터 전송 및 저장에 이용된다.

Claims (19)

  1. 비디오 신호 처리 디바이스에서 메모리를 관리하는 방법으로서,
    제 1 메모리와 제 2 메모리를 디스에이블시키는 단계와;
    일부 비디오 신호에 응답하여 상기 제 1 메모리에서 상기 제 2 메모리로 출력을 스위칭시키는 단계와;
    상기 제 1 메모리와 상기 제 2 메모리를 인에이블시키는 단계를,
    포함하는, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  2. 제 1항에 있어서, 상기 일부 비디오 신호는 비디오 귀선소거 구간(video blanking interval)인, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  3. 제 2항에 있어서, 상기 비디오 귀선소거 구간은 수직 비디오 귀선소거 구간인, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  4. 제 1항에 있어서, 상기 출력은 비디오 필터에 연결되는, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  5. 제 4항에 있어서, 상기 제 1 메모리와 상기 제 2 메모리는 비디오 필터 계수 데이터를 저장하는, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  6. 제 5항에 있어서, 상기 비디오 필터 계수 데이터는 비디오 필터 계수의 메모리 어드레스 데이터인, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  7. 제 1항에 있어서, 상기 제 1 메모리와 상기 제 2 메모리를 디스에이블시키는 단계는 상기 제 1 메모리와 상기 제 2 메모리의 판독 및 기록 기능을 디스에이블시키는 단계를 포함하는, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  8. 비디오 신호 처리 디바이스에서 비디오 필터 계수를 변화시키는 방법으로서,
    비디오 신호의 비디오 디스플레이 포맷에서의 변화를 검출하는 단계와;
    비디오 필터 계수 뱅크의 적어도 하나의 어드레스를 제 1 메모리에 기록하는 단계와;
    상기 제 1 메모리를 디스에이블시키는 단계와;
    일부 비디오 신호에 응답하여 제 2 메모리의 출력을 상기 제 1 메모리로 스위칭시키는 단계와;
    상기 제 1 메모리를 인에이블시키는 단계를,
    포함하는, 비디오 신호 처리 디바이스에서 비디오 필터 계수를 변화시키는 방법.
  9. 제 8항에 있어서, 상기 일부 비디오 신호는 비디오 귀선소거 구간인, 비디오신호 처리 디바이스에서 비디오 필터 계수를 변화시키는 방법.
  10. 제 9항에 있어서, 상기 비디오 귀선소거 구간은 수직 비디오 귀선소거 구간인, 비디오 신호 처리 디바이스에서 비디오 필터 계수를 변화시키는 방법.
  11. 제 8항에 있어서, 상기 출력은 비디오 필터에 연결되는, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  12. 제 11항에 있어서, 상기 제 1 메모리와 상기 제 2 메모리는 비디오 필터 계수 데이터를 저장하는, 비디오 신호 처리 디바이스에서의 메모리 관리 방법.
  13. 복수의 비디오 필터 계수 중 하나를 선택하는 장치로서,
    제 1 비디오 필터 데이터 세트를 저장하기 위한 제 1 메모리와;
    제 2 비디오 필터 데이터 세트를 저장하기 위한 제 2 메모리와;
    상기 제 1 메모리나 상기 제 2 메모리를 선택하기 위한 스위치(422)와;
    일부 비디오 신호를 검출하고, 상기 스위치의 상태를 변화시키기 위한 뱅크 스위칭 디바이스를,
    포함하는, 복수의 비디오 필터 계수 중 하나를 선택하는 장치.
  14. 제 13항에 있어서, 상기 일부 비디오 신호는 비디오 귀선소거 구간인, 복수의 비디오 필터 계수 중 하나를 선택하는 장치.
  15. 제 14항에 있어서, 상기 비디오 귀선소거 구간은 수직 비디오 귀선소거 구간인, 복수의 비디오 필터 계수 중 하나를 선택하는 장치.
  16. 제 13항에 있어서, 상기 제 1 비디오 필터 데이터 세트와 상기 제 2 비디오 필터 데이터 세트는 비디오 필터 계수의 복수의 메모리 어드레스 위치인, 복수의 비디오 필터 계수 중 하나를 선택하는 장치.
  17. 제 13항에 있어서, 상기 제 1 비디오 필터 데이터 세트와 상기 제 2 비디오 필터 데이터 세트는 복수의 비디오 필터 계수인, 복수의 비디오 필터 계수 중 하나를 선택하는 장치.
  18. 제 13항에 있어서, 상기 스위치는 멀티플렉서인, 복수의 비디오 필터 계수 중 하나를 선택하는 장치.
  19. 제 13항에 있어서, 상기 장치는 집적회로 내에 포함되는, 복수의 비디오 필터 계수 중 하나를 선택하는 장치.
KR1020047021260A 2002-06-27 2003-06-26 필터 계수 ｒａｍ을 위한 자동 뱅크 스위칭을 검출 및수행하기 위한 방법 및 시스템 KR100966912B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US39229302P 2002-06-27 2002-06-27
US60/392,293 2002-06-27
PCT/US2003/019940 WO2004004318A1 (en) 2002-06-27 2003-06-26 Method and system for detecting and performing automatic bank switching for a filter coefficient ram

Publications (2)

Publication Number Publication Date
KR20050013254A true KR20050013254A (ko) 2005-02-03
KR100966912B1 KR100966912B1 (ko) 2010-06-30

Family

ID=30000838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047021260A KR100966912B1 (ko) 2002-06-27 2003-06-26 필터 계수 ｒａｍ을 위한 자동 뱅크 스위칭을 검출 및수행하기 위한 방법 및 시스템

Country Status (8)

Country Link
US (1) US7567296B2 (ko)
EP (1) EP1532810A1 (ko)
JP (1) JP4531562B2 (ko)
KR (1) KR100966912B1 (ko)
CN (1) CN1666500A (ko)
AU (1) AU2003253693A1 (ko)
MX (1) MXPA04013004A (ko)
WO (1) WO2004004318A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260369B2 (en) * 2005-08-03 2007-08-21 Kamilo Feher Location finder, tracker, communication and remote control system
US8365238B2 (en) 2006-01-06 2013-01-29 Amimon Ltd Method and apparatus for using the video blanking period for the maintenance of a modem that is used for wireless transmission of video
WO2011104582A1 (en) 2010-02-25 2011-09-01 Nokia Corporation Apparatus, display module and methods for controlling the loading of frames to a display module
CN103164166A (zh) * 2011-12-13 2013-06-19 深圳市天方信安电子科技有限公司 一种通过记忆锁存的开关切换不同数据储存器的方法
KR102137350B1 (ko) 2015-03-02 2020-07-23 닛본 덴끼 가부시끼가이샤 디코딩 장치, 수신기기, 송신기기, 송수신 시스템, 디코딩 방법, 및 디코딩 프로그램이 저장된 저장매체
KR102137349B1 (ko) 2015-03-02 2020-07-23 닛본 덴끼 가부시끼가이샤 디코딩 장치, 수신기기, 송신기기, 송수신 시스템, 디코딩 방법, 및 디코딩 프로그램이 저장된 저장매체

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0444368B1 (en) * 1990-02-28 1997-12-29 Texas Instruments France Digital Filtering with SIMD-processor
KR950012664B1 (ko) * 1993-08-18 1995-10-19 엘지전자주식회사 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
US5883676A (en) * 1994-11-28 1999-03-16 Sanyo Electric Company, Ltd. Image signal outputting apparatus
JPH08250978A (ja) * 1995-03-07 1996-09-27 Mitsubishi Electric Corp 音声用フィルタ装置
US6404458B1 (en) * 1995-06-28 2002-06-11 Lg Electronics Inc. Apparatus for converting screen aspect ratio
GB2307127B (en) * 1995-11-09 2000-01-26 Sony Uk Ltd Controlling signal processing
JP3119161B2 (ja) * 1996-05-20 2000-12-18 ヤマハ株式会社 音楽演奏装置
JP3617573B2 (ja) * 1996-05-27 2005-02-09 三菱電機株式会社 フォーマット変換回路並びに該フォーマット変換回路を備えたテレビジョン受像機
JP3085242B2 (ja) * 1997-04-30 2000-09-04 日本電気株式会社 ビデオデータ転送方式
JP3564961B2 (ja) * 1997-08-21 2004-09-15 株式会社日立製作所 ディジタル放送受信装置
US6313882B1 (en) 1998-01-13 2001-11-06 Samsung Electronics Co., Ltd. TV reception apparatus using same ghost-cancellation circuitry for receiving different types of TV signals
DE19829289C2 (de) * 1998-06-30 2001-12-06 Siemens Ag Verfahren zur Berechnung der Koeffizienten eines nichtrekursiven digitalen Filters
US6411334B1 (en) 1999-03-05 2002-06-25 Teralogic, Inc. Aspect ratio correction using digital filtering
JP4457276B2 (ja) * 2000-04-13 2010-04-28 ソニー株式会社 画像処理装置および画像処理方法、並びに記録媒体
US6411253B1 (en) 2000-06-14 2002-06-25 Raytheon Company Equalization system using general purpose filter architecture
US6963890B2 (en) * 2001-05-31 2005-11-08 Koninklijke Philips Electronics N.V. Reconfigurable digital filter having multiple filtering modes

Also Published As

Publication number Publication date
KR100966912B1 (ko) 2010-06-30
MXPA04013004A (es) 2005-09-12
US20050237430A1 (en) 2005-10-27
JP2005531087A (ja) 2005-10-13
CN1666500A (zh) 2005-09-07
US7567296B2 (en) 2009-07-28
AU2003253693A1 (en) 2004-01-19
WO2004004318A1 (en) 2004-01-08
EP1532810A1 (en) 2005-05-25
JP4531562B2 (ja) 2010-08-25

Similar Documents

Publication Publication Date Title
JP4596485B2 (ja) 第１および第２の形式のプログラムを処理するための装置並びに方法
CN1984291B (zh) 执行时移功能的方法及使用该方法的电视接收机
KR20020008013A (ko) 화상 기록 장치, 화상 기록 방법 및 저장 매체
US20130061279A1 (en) Digital broadcast reception device and digital broadcast reception method
EP1675394B1 (en) Personal video recorder system and method for reproducing a signal in the system
KR100966912B1 (ko) 필터 계수 ｒａｍ을 위한 자동 뱅크 스위칭을 검출 및수행하기 위한 방법 및 시스템
KR100672295B1 (ko) 디지털 티브이의 화면 캡쳐 장치
JP2002271710A (ja) デジタル放送受信装置
KR100773883B1 (ko) 다중 온 스크린 디스플레이 포맷을 포함하는 비디오를 처리하는 방법 및 시스템과, 비디오를 저장하기 위한 온 스크린 디스플레이 메모리
US7173667B2 (en) Digital TV receiver for processing teletext information
JP2002218333A (ja) 番組予約装置及び方法、受信装置及び方法、記録装置、及び記録媒体
JP4777600B2 (ja) 画素を表すデータをバッファ記憶する方法およびシステム
JP2008177935A (ja) 表示装置
KR101007245B1 (ko) Ｖｆｃ 메모리 관리를 위한 방법 및 시스템
JP4893205B2 (ja) デジタル放送受信装置
JP2001309271A (ja) 受信装置、表示装置及び記録装置
JP3573166B2 (ja) テレビジョン受信装置およびテレビジョン受信システム
JP5231758B2 (ja) データ放送表示装置、データ放送表示方法およびデータ放送表示プログラム
JP2010118865A (ja) 録画装置および録画装置の制御方法
JP2004072618A (ja) 映像再生システム
JPH11225296A (ja) 映像表示制御装置
KR100203632B1 (ko) 케이.비.피.에스 정보 표시 장치
JP2007013826A (ja) 映像受信装置
KR20070073363A (ko) 디지털 표시장치에서의 자막 동기 장치 및 그 방법
KR20050059354A (ko) 디지털방송수신기의 방송프로그램 배너정보 표시방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 9