JP4777600B2 - 画素を表すデータをバッファ記憶する方法およびシステム - Google Patents
画素を表すデータをバッファ記憶する方法およびシステム Download PDFInfo
- Publication number
- JP4777600B2 JP4777600B2 JP2002533599A JP2002533599A JP4777600B2 JP 4777600 B2 JP4777600 B2 JP 4777600B2 JP 2002533599 A JP2002533599 A JP 2002533599A JP 2002533599 A JP2002533599 A JP 2002533599A JP 4777600 B2 JP4777600 B2 JP 4777600B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- parallel
- buffer
- pixel
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003139 buffering effect Effects 0.000 title claims description 48
- 238000000034 method Methods 0.000 title claims description 9
- 239000000872 buffer Substances 0.000 claims description 165
- 238000012545 processing Methods 0.000 claims description 19
- 238000007726 management method Methods 0.000 claims description 14
- 238000007906 compression Methods 0.000 claims description 7
- 230000006835 compression Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
（産業上の利用分野）
本発明は、ビデオ処理システムにおける画素を表すデータの処理に関する。
【０００２】
（発明の背景）
典型的なテレビジョン放送局は標準解像度でビデオ信号を送信している。ビデオ信号が受信機で受信されるとき、ビデオ信号受信機のディスプレイの解像度が標準解像度よりも高ければ、その標準解像度は拡張され、ディスプレイの解像度が標準解像度よりも低ければ、その標準解像度は圧縮され、ディスプレイの解像度が標準解像度と同じであれば標準解像度はそのままで変更されない。従来のビデオ信号受信機は、受信されたビデオ信号の解像度を拡張または圧縮するために、主チャンネル・フォーマット変換器（Ｍａｉｎ−ｃｈａｎｎｅｌ Ｆｏｒｍａｔ Ｃｏｎｖｅｒｔｅｒ：ＭＦＣ）を具えている。主チャンネル・フォーマット変換器（ＭＦＣ）には水平方向に解像度の変換を行うための水平フォーマット変換器（Ｈｏｒｉｚｏｎｔａｌ Ｆｏｒｍａｔ Ｃｏｎｖｅｒｔｅｒ：ＨＦＣ）と、垂直方向に解像度の変換を行うための垂直フォーマット変換器（Ｖｅｒｔｉｃａｌ Ｆｏｒｍａｔ Ｃｏｎｖｅｒｔｅｒ：ＶＦＣ）が含まれる。
【０００３】
図１に、従来の水平フォーマット変換器１０を示す。水平フォーマット変換器１０は、循環（ｃｉｒｃｕｌａｒ）バッファまたはＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）バッファ１２、処理回路１６、水平フォーマット変換器フィルタ１８、および水平フォーマット変換器コントローラ１４を具える。動作中、入来するビデオ・ストリームはＦＩＦＯバッファ１２にバッファ（ｂｕｆｆｅｒ）記憶される。ビデオ・ストリームは一連のフレームからなる。各フレームは一連のラインを含み、各ラインは複数の画素を含んでいる。検出回路（図示せず）は、入来するビデオ・ストリームの解像度を検出し、検出された解像度を、ディスプレイの既知の解像度と比較して、適正なズーム比信号を水平フォーマット変換器コントローラ１４に送る。ズーム比は拡張比または圧縮比であって、以下のように表される：
ズーム比 ＝（出力データのサイズ）／（入力データのサイズ）
従って、もしズーム比が１より大きければ、入力データを拡張する（すなわち、ＦＩＦＯバッファ１２によりバッファ記憶される水平画素ラインを拡張する）必要があり、ズーム比が１より小さければ、入力データを圧縮する（ＦＩＦＯバッファ１２によりバッファ記憶される水平画素ラインを圧縮する）必要があり、ズーム比が１であれば、入力データを圧縮／拡張する必要はない。
【０００４】
例えば、ズーム比が１／３であれば、水平フォーマット変換器フィルタ１８は１個の出力画素を発生させるために３個の入力画素を必要とする。従って、所望の出力画素を発生させるために固定シーケンスの入力画素（３、３、３．．．）が必要である。もしズーム比が４／１０であれば、水平フォーマット変換器フィルタは４個の出力画素を発生させるために１０個の入力画素を必要とする。これを達成するためには、第１の出力画素を最初の３個の入力画素から得、第２の出力画素を次の２個の入力画素から得、第３の出力画素を次の３個の入力画素から得、そして第４の出力画素を最後の２個の入力画素から得る。従って、所望の出力画素を発生させるために可変シーケンスの入力画素（３、２、３、２．．．）が必要である。
【０００５】
従来の水平フォーマット変換器１０の場合、ＦＩＦＯバッファ１２は固定されたデータ・サイズを有する。換言すれば、ＦＩＦＯバッファ１２は、水平フォーマット変換器コントローラ１４からの読出し要求に応答して、固定シーケンスの入力画素（例えば、１、２、または３画素）を出力する。もし必要とされる入力画素の数が、ＦＩＦＯバッファ１２から読み出される入力画素の数と異なるなら、水平フォーマット変換器コントローラ１４は複雑な処理回路１６を構成して、所望の出力画素を水平フォーマット変換器フィルタ１８に発生させるために必要な入力画素のシーケンスを水平フォーマット変換器フィルタ１８に供給する。この処理回路１６の使用には幾つかの欠点がある。１つの欠点は、処理回路１６が、固定出力ＦＩＦＯバッファ１２から可変画素シーケンスを発生させるために多数のクロック・サイクルを必要とし、従って、水平フォーマット変換器１０のスループットを遅らせる。別の欠点は、処理回路１６が、他の重要な機能のために利用し得る集積回路上の高価な領域を使い尽くしてしまうことである。
【０００６】
本発明は上述した欠点を解決することに向けられている。
【０００７】
（発明の概要）
本発明のバッファリング（ｂｕｆｆｅｒｉｎｇ）方式並びにシステムは、複雑な処理回路を使用せずに、可変シーケンスの並列画素が、水平フォーマット変換器バッファから水平フォーマット変換器フィルタに読み出されるように水平フォーマット変換器バッファを適合させることによって、画素ラインの圧縮または拡張を容易にするものである。なお、
特許請求の範囲と実施例との対応関係を図面で使われている参照番号で示すと次の通りである。
（１) 水平フォーマット変換器において画素の処理を容易にするためのバッファリング・システム５０であって、
複数の画素を含む入力画素ラインをバッファ記憶するＦＩＦＯバッファ５２と、
ＦＩＦＯバッファ５２から読み出された画素を処理して、出力画素ラインを発生するフィルタ５６と、
可変シーケンスの画素がＦＩＦＯバッファ５２からフィルタ５６に読み出されるように、ＦＩＦＯバッファ５２からフィルタ５６への画素の読出しを適合させるコントローラ５４と、
から成る前記バッファリング・システム５０。
（２) 前記コントローラ５４が、拡張モード、圧縮モード、およびパス・スルー・モードに従って、ＦＩＦＯバッファ５２からフィルタ５６への画素の読出しを適合させる、(１)記載のバッファリング・システム。
（３) 前記ＦＩＦＯバッファ５２は複数のＦＩＦＯバッファ６０、６２、６４を並列に具えており、該複数の並列ＦＩＦＯバッファ６０、６２、６４において前記複数の画素が代わる代わるバッファ記憶される、(２)記載のバッファリング・システム。
（４) 前記コントローラ５４は、拡張モードに従って、前記複数の並列ＦＩＦＯバッファ６０、６２、６４から前に読み出された画素の処理を適合させ、選択された画素がフィルタ５６により反復処理され、拡張された出力画素ラインを発生する、(３)記載のバッファリング・システム。
（５) 前記コントローラ５４は、パス・スルー・モードに従って、前記複数の並列ＦＩＦＯバッファ６０、６２、６４からの画素の読出しを適合させ、前記複数の画素が前記複数のＦＩＦＯバッファ６０、６２、６４によりバッファ記憶されたのと同じように代わる代わる前記複数の画素が前記複数の並列ＦＩＦＯバッファ６０、６２、６４から読み出されるようにする、(３)記載のバッファリング・システム。
（６) 前記コントローラ５４は、圧縮モードに従って、前記複数の並列ＦＩＦＯバッファ６０、６２、６４からの画素の読出しを適合させ、選択された画素が、前記複数のＦＩＦＯバッファ６０、６２、６４のうちの選択されたＦＩＦＯバッファ６０、６２または６４からフィルタ５６に読み出されるようにする、(３)記載のバッファリング・システム。
（７) 前記選択された画素が、選択されたＦＩＦＯバッファ６０、６２または６４から読み出され、可変シーケンスの並列の画素が前記複数のＦＩＦＯバッファ６０、６２、６４からフィルタ５６に読み出されるようにする、(６)記載のバッファリング・システム。
（８) 前記選択されたＦＩＦＯバッファ６０、６２または６４が入力画素ラインをバッファ記憶するために必要でなければ、コントローラ５４は前記複数のＦＩＦＯバッファ６０、６２、６４のうちの選択されたＦＩＦＯバッファ６０、６２または６４を停止させる、(３)記載のバッファリング・システム。
（９) 前記水平フォーマット変換器５０がディジタル・ビデオ受信システムの中に組み込まれている、(１)記載のバッファリング・システム。
（１０) 前記ディジタル・ビデオ受信システムがプラズマ・ディスプレイ内で動作する、(９)記載のバッファリング・システム。
（１１) 循環バッファ５２にバッファ記憶された画素ラインの画素をフィルタ５６に読み出し、前記画素ラインを拡張または圧縮するためのメモリ管理方法であって、
循環バッファ５２にバッファ記憶された画素ラインを圧縮または拡張する必要があるかどうかを判断するステップと、
フィルタ５６が、前記入力画素ラインを圧縮または拡張できるようにするために、前記画素ラインの画素を循環バッファ５２からフィルタ５６に読み出すステップと、
拡張または圧縮された前記画素ラインを、ディスプレイに表示する前にさらに処理するために下方の処理回路へ送るステップと、から成る前記方法。
（１２) 前記循環バッファ５２が複数の並列循環バッファ６０、６２、６４から成り、循環バッファ５２内の画素をフィルタ５６に読み出す前記ステップが、
循環バッファ５２内の画素ラインが圧縮されるときに前記複数の循環バッファ６０、６２、６４のうちの選択されたバッファ６０、６２または６４から画素を読み出すステップを含む、(１１)記載のメモリ管理方法。
（１３) 前記選択された循環バッファ６０、６２または６４から画素が読み出され、可変シーケンスの並列画素が選択された循環バッファ６０、６２、６４からフィルタ５６に読み出されるようにする、(１２)記載のメモリ管理方法。
（１４) 前記循環バッファ５２は、画素ラインをバッファ記憶するのに必要でないときは選択的にオフにできる複数の並列循環バッファ６０、６２、６４から成る、(１１)記載のメモリ管理方法。
（１５) 前記メモリ管理プロセスが、ディジタル・ビデオ受信システムの水平フォーマット変換器５０の動作の中に組み込まれる、(１１)記載のメモリ管理方法。
（１６) 前記ディジタル・ビデオ受信システムがプラズマ・ディスプレイ（表示装置）内で動作する、(１５)記載のメモリ管理方法。
（１７) 複数の画素を含む画素ラインを圧縮または拡張するためのバッファリング・システムであって、
前記画素ラインをバッファ記憶するバッファリング手段５２と、
バッファ記憶された前記画素ラインを拡張または圧縮するフィルタ手段５６と、
バッファ記憶された前記画素ラインの可変数の画素をバッファリング手段５２からフィルタ手段５６に読み出す手段５４と、から成る前記バッファリング・システム。
（１８) 前記バッファリング手段が、
可変シーケンスの並列画素が、フィルタ手段５６に供給されるように選択的に読み出すことができる複数の並列循環バッファ６０、６２、６４を有するらせんコイル循環バッファ５２を含む、(１７)記載のバッファリング・システム。
（１９) 前記バッファリング・システムが水平フォーマット変換器５０の中に組み込まれている、(１７)記載のバッファリング・システム。
（２０) 前記水平フォーマット変換器５０がプラズマ・ディスプレイのディジタル・ビデオ受信システム内で動作する、(１９)記載のバッファリング・システム。
【０００８】
（発明の実施の形態）
本発明の特徴と利点は、以下の説明から一層明らかとなる。
【０００９】
図２に、本発明の原理により動作するディジタル・ビデオ受信システムのブロック図を例示する。このビデオ受信システムには、アンテナ２０、オーディオ、ビデオ、および関連するデータを運ぶ信号により変調される放送搬送波を受信しディジタル化するための入力プロセッサ２２、入力プロセッサ２２からディジタル出力信号を受信して復調するための復調器２４、およびトレリス（ｔｒｅｌｌｉｓ）復号化され、バイト長データ・セグメントの中にマップ（ｍａｐ：写像）され、デインターリーブ（ｄｅ−ｉｎｔｅｒｌｅａｖｅ）され、且つリード・ソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）誤り訂正される信号を出力するデコーダ２８が含まれている。デコーダ２８からの誤り訂正された出力は、ＭＰＥＧと互換性のあるトランスポート・データストリームの形態であり、番組を表す多重化されたオーディオ、ビデオ、およびデータ成分を含んでいる。
【００１０】
プロセッサ２６は、デコーダ２８から出力されるデータを処理し、処理されたデータを、ユーザがリモコン３２から入力する要求によりディジタル・ディスプレイ３０（例えば、ＨＤＴＶプラズマ・ディスプレイ）に表示できるようにする。プロセッサ２６はコントローラ３４を含み、コントローラ３４は、リモコン３２からリモコン・インタフェース３６を経由して受信される要求を解釈し、プロセッサ２６の各要素を構成して、ユーザの要求（例えば、チャンネルおよび／またはＯＳＤ（Ｏｎ−Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ）表示）を実行する。１つの例示的モードにおいて、コントローラ３４はプロセッサ２６の各要素を構成し、ディスプレイ３０に表示するためのＭＰＥＧ復号化データおよびＯＳＤ（画面表示）を供給する。
【００１１】
プロセッサ２６は、デコードＰＩＤ（Ｐａｃｋｅｔ Ｉｄｅｎｔｉｆｉｅｒ：パケット識別子）セレクタ（ｓｅｌｅｃｔｏｒ：選択装置）３８を含み、セレクタ３８は、トランスポート・ストリーム内の選択されたパケットを識別し、それをデコーダ２８からトランスポート・デコーダ４０に転送する。デコーダ２８からのトランスポート・ストリームは、トランスポート・デコーダ４０によって、オーディオ、ビデオ、およびデータ成分にデマルチプレクスされ、プロセッサ２６の他の要素によってさらに処理される（以下に詳しく述べる）。
【００１２】
プロセッサ２６に供給されるトランスポート・ストリームは、番組チャンネルデータ、補助的なシステム・タイミング情報、および番組特定情報（ｐｒｏｇｒａｍ ｓｐｅｃｉｆｉｃ ｉｎｆｏｒｍａｔｉｏｎ）（例えば、番組内容の格付け（ｒａｔｉｎｇ）、および番組ガイド情報）を含むデータ・パケットからなる。トランスポート・デコーダ４０は補助情報パケットをコントローラ３４に送り、コントローラはその補助情報をパース（ｐａｒｓｅ：解析）し、コレート（ｃｏｌｌａｔｅ：照合）し、且つ階層的に配列されたテーブルの中に集める。ユーザが選択した番組チャンネルを含む個々のデータ・パケットは、集められた番組特定情報を使用して、識別され且つ集められる。システムのタイミング情報には、タイム・レファレンス指標、および関連する訂正データ（例えば、夏時間指標、およびタイム・ドリフト、閏年などを調節するオフセット情報）が含まれる。このタイミング情報は番組の放送者が番組を将来送信する時刻と日にちを決定するために、デコーダがタイム・レファレンス指標をタイム・クロック（例えば、米国イーストコーストの時刻と日にち）に変換するのに充分なものである。このタイム・クロックは、予定された番組処理機能、例えば、番組の放送、番組の録画、および番組の再生、を開始するのに使用することができる。さらに、番組特定情報には、条件付きアクセス（ｃｏｎｄｉｔｉｏｎａｌ ａｃｃｅｓｓ）、ネットワーク情報、識別、およびリンキング・データ（ｌｉｎｋｉｎｇ ｄａｔａ）が含まれ、それにより、図２のシステムは所望のチャンネルに同調し、且つデータ・パケットを集めて、完全な番組を形成することができる。番組特定情報には、補助的な番組内容格付け情報（例えば、年齢に基づく適性の格付け）、番組ガイド情報（例えば、電子番組ガイド‐ＥＰＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ））、および放送番組に関する説明的なテキスト、並びにこの補助的情報の識別と集合をサポートするデータも含まれている。
【００１３】
トランスポート・デコーダ４０は、ＭＰＥＧと互換性のあるビデオ、オーディオ、および副画像（サブ‐ピクチャ）ストリームをＭＰＥＧデコーダ４２に供給する。このビデオおよびオーディオ・ストリームには、選択されたチャンネルの番組内容を表す圧縮されたビデオおよびオーディオ・データが含まれている。副画像データには、チャンネルの番組内容に関連する情報（格付け情報、番組説明情報など）が含まれている。
【００１４】
ＭＰＥＧデコーダ４２はランダム・アクセス・メモリ（ＲＡＭ）４４と協働して、デコーダ４０からのＭＰＥＧと互換性のあるパケット化オーディオおよびビデオ・データを復号化し、デコンプレス（ｄｅｃｏｍｐｒｅｓｓ）された番組を表す画素データを得る。以下に詳述するように、ＭＰＥＧデコーダ４２は、本発明のバッファリング・システム（図３〜図７に示す）を利用する水平フォーマット変換器（図３に示す）を含んでいる。また、ＭＰＥＧデコーダ４２は、トランスポート・デコーダ４０から副画像データを集め、コレートし、解釈して、フォーマット化された番組ガイド・データを発生し、内部のＯＳＤモジュールに出力する。ＯＳＤモジュールはＲＡＭ４４と協働して、副画像データおよび他の情報を処理し、サブタイトル、コントロール（ｃｏｎｔｒｏｌ）、および情報メニュー（本発明によりプラズマ・ディスプレイ３０に表示するための選択可能なメニュー・オプションその他の項目を含む）を表す画素マップ・データを発生する。
【００１５】
コントロールおよび情報の表示（ＯＳＤモジュールから発生されるテキストおよびグラフィックスを含む）は、コントローラ３４の制御の下に、オーバレイ（ｏｖｅｒｌａｙ）画素マップ（ｍａｐ）データの形式で発生される。ＯＳＤモジュールからのオーバレイ画素マップ・データは合成され、コントローラ３４の制御の下に、デコーダ４２からのデコンプレスされた画素を表すデータと同期がとられる。選択されたチャンネルに於いて、ビデオ番組を表す合成された画素マップ・データは、関連する副画像データと共に、デコーダ４２により復号化され、ディスプレイ・ドライバ４６を経由してプラズマ・ディスプレイに出力され表示される
【００１６】
図３に、本発明の水平フォーマット変換器５０を示す。水平フォーマット変換器５０は、ＦＩＦＯバッファ５２、水平フォーマット変換器フィルタ５６、および水平フォーマット変換器コントローラ５４を含んでいる。動作を説明すると、ビデオ・ストリームの画素（例えば、輝度またはクロマ画素を表すデータ）は、水平フォーマット変換器コントローラ５４の制御の下に、ＦＩＦＯバッファ５２の中に書き込まれる。水平フォーマット変換器コントローラ５４は、ズーム比信号（上述した）を受け取るとそれに応答して、水平フォーマット変換器フィルタ５６に、選択可能な数の画素をＦＩＦＯバッファ５２から読み出させ、水平フォーマット変換器フィルタ５６が所望の出力画素を発生することができるようにする。さらに、水平フォーマット変換器コントローラ５４は、ＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６への読出しを、（ズーム比が１より大きい場合）拡張モードに従って、（ズーム比が１より小さい場合）圧縮モードに従って、そして（ズーム比が１の場合）パス・スルー（ｐａｓｓ ｔｈｒｏｕｇｈ：素通り）モードに従って、適合させる。
【００１７】
図４〜図７に、圧縮モードの間にＦＩＦＯバッファ５２を通る画素の流れ（コントローラ５４により制御される）を例示する。本例で、コントローラ５４はズーム比４／１０を受けている。
【００１８】
図４に、バッファ記憶された１画素ラインの最初の１２個の画素がＦＩＦＯバッファ５２に示されている。ＦＩＦＯバッファ５２は３個の並列バッファ（６０、６２、６４）に分割されており、画素はバッファ（６０、６２、６４）の中に代わる代わる書き込まれる、第１の画素（画素０）はバッファ６０に書き込まれ、第２の画素（画素１）はバッファ６２に書き込まれ、第３の画素（画素２）はバッファ６４に書き込まれ、第４の画素（画素３）はバッファ６０に書き込まれ、第５の画素（画素４）はバッファ６２に書き込まれる ．．．など、その画素ラインがＦＩＦＯバッファ５２内にバッファ記憶されるまで書き込まれる。画素をバッファ（６０、６２、６４）の中に代わる代わるバッファ記憶するこの方法は以下のアルゴリズムで表される：
入力バッファ＝（以前の入力バッファ＋１）／３
【００１９】
当業者に知られているように、ＦＩＦＯバッファは、ディジタル・ビデオ受信システムの要求に応じて、並列循環（ｐａｒａｌｌｅｌ ｃｉｒｃｕｌａｒ）バッファを付加的に具えることができる。
【００２０】
ズーム比信号を受信後に、水平フォーマット変換器コントローラ５４は、メモリ（図示せず）内に貯えられているアルゴリズムにより、ＦＩＦＯバッファ５２の循環バッファ（６０、６２、６４）から読み出される画素のシーケンスを決定する。もしズーム比が４／１０であれば、上述したように、４個の出力画素を発生させるために１０個の入力画素が必要とされる。これを達成するために、第１の出力画素を最初の３個の入力画素（画素０、１および２）から得、第２の出力画素を次の２個の入力画素（画素３および４）から得、第３の出力画素を次の３個の入力画素（画素５、６および７）から得、第４の出力画素を次の２個の入力画素（画素８および９）から得る。従って、望ましい４個の出力画素を水平フォーマット変換器フィルタ５６が発生するために、可変シーケンスの入力画素（３、２、３、２．．．）をＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６に読み出さなければならないと、水平フォーマット変換器コントローラ５４は判断する。水平フォーマット変換器コントローラ５４は、新しいズーム比が受け取られるまで、その圧縮プロセスを継続する。
【００２１】
ＦＩＦＯバッファ５２からの読出しの開始時に、水平フォーマット変換器コントローラ５４の内部レジスタ（ＲＭＵＸ）は、バッファ記憶された画素ラインの第１の画素（画素０）が入っている循環バッファを指示する。ＦＩＦＯバッファ５２から読み出される第１の組の画素は３個の画素からなるので、水平フォーマット変換器コントローラ５４は、３個の画素がＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６に読み出されることを示す信号ＧＯ＿ＰＩＸＥＬを発生する。循環バッファ６０から始めて、ＦＩＦＯバッファ５２から画素が読み出されることをＲＭＵＸレジスタが示すと、ＧＯ＿ＰＩＸＥＬ信号は、循環バッファ６０から始めて３個の循環バッファをイネーブル（ｅｎａｂｌｅ：作動化）し、循環バッファ６４で終了する。その後、水平フォーマット変換器フィルタ５６は（水平フォーマット変換器コントローラ５４の制御の下に）循環バッファ（６０、６２、６４）から３個の画素（画素０、１、２）を並列に読み出す。
【００２２】
次に、図５に示すように、水平フォーマット変換器コントローラ５４のＲＭＵＸレジスタは、更新され、読み出されていない次の画素（画素３）が入っている循環バッファ６０を指示する。ＦＩＦＯバッファ５２から読み出される第２の組の画素は２個の画素からなるので、水平フォーマット変換器コントローラ５４は、２個の画素がＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６に読み出されることを示す信号ＧＯ＿ＰＩＸＥＬを発生する。循環バッファ６０から始めて、ＦＩＦＯバッファ５２から画素が読み出されることをＲＭＵＸレジスタが示すと、ＧＯ＿ＰＩＸＥＬ信号は、循環バッファ６０から始めて２個の循環バッファをイネーブルし、循環バッファ６２で終了する。その後、水平フォーマット変換器フィルタ５６は（水平フォーマット変換器コントローラ５４の制御の下に）循環バッファ（６０と６２）から並列に２個の画素（画素３と４）を読み出す。
【００２３】
図６で、水平フォーマット変換器コントローラ５４のＲＭＵＸレジスタは更新されて、読み出されていない次の画素（画素５）が入っている循環バッファ６４を指示する。ＦＩＦＯバッファ５２から読み出される第３の組の画素は３個の画素からなるので、水平フォーマット変換器コントローラ５４は、３個の画素がＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６に読み出されることを示すＧＯ＿ＰＩＸＥＬ信号を発生する。循環バッファ６４から始めて、ＦＩＦＯバッファ５２から画素が読み出されることをＲＭＵＸレジスタが示すと、信号ＧＯ＿ＰＩＸＥＬは循環バッファ６４から始めて、３個の循環バッファをイネーブルして、循環バッファ６２で終了する。その後、水平フォーマット変換器フィルタ５６は（水平フォーマット変換器コントローラ５４の制御の下に）循環バッファ（６４、６０、６２）から並列に３個の画素（画素５、６、７）を読み出す。
【００２４】
図７について、水平フォーマット変換器コントローラ５４のＲＭＵＸレジスタは更新され、読み出されていない次の画素（画素８）が入っている循環バッファ６４を指示する。ＦＩＦＯバッファ５２から読み出される第４の組の画素は２個の画素からなるので、水平フォーマット変換器コントローラ５４は、ＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６へ２個の画素が読み出されることを示す信号ＧＯ＿ＰＩＸＥＬを発生する。循環バッファ６４から始めてＦＩＦＯバッファ５２から画素が読み出されることをＲＭＵＸレジスタが示すと、ＧＯ＿ＰＩＸＥＬ信号は、循環バッファ６４から始めて２個の循環バッファをイネーブルし、循環バッファ６０で終了する。その後、水平フォーマット変換器は（水平フォーマット変換器コントローラ５４の制御の下に）循環バッファ（６４と６０）から２個の画素（画素８と９）を読み出す。
【００２５】
拡張モードで、循環バッファ（６０、６２、６４）から以前読み出され選択された画素が水平フォーマット変換器フィルタ６５により反復処理されるように、水平フォーマット変換器コントローラ５４は循環バッファ（６０、６２、６４）からの画素の読出しを適合させる。このように、選択された画素を反復処理することにより、水平フォーマット変換器フィルタ５６は、ＦＩＦＯバッファ５２によりバッファ記憶された画素ラインを拡張することができる。パス・スルー（ｐａｓｓ ｔｈｒｏｕｇｈ）モードにおいて、画素が循環バッファ（６０、６２、６４）によりバッファ記憶されたのと同様に画素が代わる代わる循環バッファ（６０、６２、６４）から水平フォーマット変換器フィルタ５６に読み出されるように水平フォーマット変換器コントローラ５４は循環バッファ（６０、６２、６４）からの画素の読出しを適合させる。換言すれば、画素は以下のアルゴリズムに従って、ＦＩＦＯバッファ５２から読み出される：
出力バッファ ＝ （以前の出力バッファ＋１）／３
【００２６】
水平フォーマット変換器コントローラ５４は、もし画素１ラインをバッファ記憶するために、３個のバッファが必要でなければ、循環バッファ（６０、６２、６４）のうち１個またはそれ以上を選択的に停止させることもできる。本発明のバッファリング方式とシステムがバッテリで動作する装置に組み込まれるなら、不必要なバッファを停止させることにより、電力を節約し、バッテリの寿命を伸ばすことができる。
【００２７】
本発明は、らせんコイル循環バッファと称され、水平フォーマット変換器コントローラ５４により発生される循環バッファへの（Ｒｅａｄ＿Ｅｎａｂｌｅ）（読出し＿イネーブル）信号は、らせんコイルと同様なパターンを有することに注目されたい。
【００２８】
従って、本発明のバッファリング方式とシステムは、複雑な処理回路を使用せずに、可変シーケンスの並列画素が水平フォーマット変換器バッファから水平フォーマット変換器フィルタに読み出されるように水平フォーマット変換器バッファを適合させることにより、水平フォーマット変換器における水平画素ラインの処理を容易にする。
【００２９】
本発明は、好ましい実施例について説明したが、特許請求の範囲で明確にされるように、本発明の精神と範囲から離れることなく種々の変更が実施例において行い得ることは明白である。
【図面の簡単な説明】
【図１】 従来の水平フォーマット変換器のブロック図である。
【図２】 プラズマ・ディスプレイ用のディジタル・ビデオ受信システムを例示する。
【図３】 本発明の水平フォーマット変換器のブロック図である。
【図４】 本発明のバッファリング・システムでのデータの流れをブロック図で例示する。
【図５】 本発明のバッファリング・システムでのデータの流れをブロック図で例示する。
【図６】 本発明のバッファリング・システムでのデータの流れをブロック図で例示する。
【図７】 本発明のバッファリング・システムでのデータの流れをブロック図で例示する。
（産業上の利用分野）
本発明は、ビデオ処理システムにおける画素を表すデータの処理に関する。
【０００２】
（発明の背景）
典型的なテレビジョン放送局は標準解像度でビデオ信号を送信している。ビデオ信号が受信機で受信されるとき、ビデオ信号受信機のディスプレイの解像度が標準解像度よりも高ければ、その標準解像度は拡張され、ディスプレイの解像度が標準解像度よりも低ければ、その標準解像度は圧縮され、ディスプレイの解像度が標準解像度と同じであれば標準解像度はそのままで変更されない。従来のビデオ信号受信機は、受信されたビデオ信号の解像度を拡張または圧縮するために、主チャンネル・フォーマット変換器（Ｍａｉｎ−ｃｈａｎｎｅｌ Ｆｏｒｍａｔ Ｃｏｎｖｅｒｔｅｒ：ＭＦＣ）を具えている。主チャンネル・フォーマット変換器（ＭＦＣ）には水平方向に解像度の変換を行うための水平フォーマット変換器（Ｈｏｒｉｚｏｎｔａｌ Ｆｏｒｍａｔ Ｃｏｎｖｅｒｔｅｒ：ＨＦＣ）と、垂直方向に解像度の変換を行うための垂直フォーマット変換器（Ｖｅｒｔｉｃａｌ Ｆｏｒｍａｔ Ｃｏｎｖｅｒｔｅｒ：ＶＦＣ）が含まれる。
【０００３】
図１に、従来の水平フォーマット変換器１０を示す。水平フォーマット変換器１０は、循環（ｃｉｒｃｕｌａｒ）バッファまたはＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）バッファ１２、処理回路１６、水平フォーマット変換器フィルタ１８、および水平フォーマット変換器コントローラ１４を具える。動作中、入来するビデオ・ストリームはＦＩＦＯバッファ１２にバッファ（ｂｕｆｆｅｒ）記憶される。ビデオ・ストリームは一連のフレームからなる。各フレームは一連のラインを含み、各ラインは複数の画素を含んでいる。検出回路（図示せず）は、入来するビデオ・ストリームの解像度を検出し、検出された解像度を、ディスプレイの既知の解像度と比較して、適正なズーム比信号を水平フォーマット変換器コントローラ１４に送る。ズーム比は拡張比または圧縮比であって、以下のように表される：
ズーム比 ＝（出力データのサイズ）／（入力データのサイズ）
従って、もしズーム比が１より大きければ、入力データを拡張する（すなわち、ＦＩＦＯバッファ１２によりバッファ記憶される水平画素ラインを拡張する）必要があり、ズーム比が１より小さければ、入力データを圧縮する（ＦＩＦＯバッファ１２によりバッファ記憶される水平画素ラインを圧縮する）必要があり、ズーム比が１であれば、入力データを圧縮／拡張する必要はない。
【０００４】
例えば、ズーム比が１／３であれば、水平フォーマット変換器フィルタ１８は１個の出力画素を発生させるために３個の入力画素を必要とする。従って、所望の出力画素を発生させるために固定シーケンスの入力画素（３、３、３．．．）が必要である。もしズーム比が４／１０であれば、水平フォーマット変換器フィルタは４個の出力画素を発生させるために１０個の入力画素を必要とする。これを達成するためには、第１の出力画素を最初の３個の入力画素から得、第２の出力画素を次の２個の入力画素から得、第３の出力画素を次の３個の入力画素から得、そして第４の出力画素を最後の２個の入力画素から得る。従って、所望の出力画素を発生させるために可変シーケンスの入力画素（３、２、３、２．．．）が必要である。
【０００５】
従来の水平フォーマット変換器１０の場合、ＦＩＦＯバッファ１２は固定されたデータ・サイズを有する。換言すれば、ＦＩＦＯバッファ１２は、水平フォーマット変換器コントローラ１４からの読出し要求に応答して、固定シーケンスの入力画素（例えば、１、２、または３画素）を出力する。もし必要とされる入力画素の数が、ＦＩＦＯバッファ１２から読み出される入力画素の数と異なるなら、水平フォーマット変換器コントローラ１４は複雑な処理回路１６を構成して、所望の出力画素を水平フォーマット変換器フィルタ１８に発生させるために必要な入力画素のシーケンスを水平フォーマット変換器フィルタ１８に供給する。この処理回路１６の使用には幾つかの欠点がある。１つの欠点は、処理回路１６が、固定出力ＦＩＦＯバッファ１２から可変画素シーケンスを発生させるために多数のクロック・サイクルを必要とし、従って、水平フォーマット変換器１０のスループットを遅らせる。別の欠点は、処理回路１６が、他の重要な機能のために利用し得る集積回路上の高価な領域を使い尽くしてしまうことである。
【０００６】
本発明は上述した欠点を解決することに向けられている。
【０００７】
（発明の概要）
本発明のバッファリング（ｂｕｆｆｅｒｉｎｇ）方式並びにシステムは、複雑な処理回路を使用せずに、可変シーケンスの並列画素が、水平フォーマット変換器バッファから水平フォーマット変換器フィルタに読み出されるように水平フォーマット変換器バッファを適合させることによって、画素ラインの圧縮または拡張を容易にするものである。なお、
特許請求の範囲と実施例との対応関係を図面で使われている参照番号で示すと次の通りである。
（１) 水平フォーマット変換器において画素の処理を容易にするためのバッファリング・システム５０であって、
複数の画素を含む入力画素ラインをバッファ記憶するＦＩＦＯバッファ５２と、
ＦＩＦＯバッファ５２から読み出された画素を処理して、出力画素ラインを発生するフィルタ５６と、
可変シーケンスの画素がＦＩＦＯバッファ５２からフィルタ５６に読み出されるように、ＦＩＦＯバッファ５２からフィルタ５６への画素の読出しを適合させるコントローラ５４と、
から成る前記バッファリング・システム５０。
（２) 前記コントローラ５４が、拡張モード、圧縮モード、およびパス・スルー・モードに従って、ＦＩＦＯバッファ５２からフィルタ５６への画素の読出しを適合させる、(１)記載のバッファリング・システム。
（３) 前記ＦＩＦＯバッファ５２は複数のＦＩＦＯバッファ６０、６２、６４を並列に具えており、該複数の並列ＦＩＦＯバッファ６０、６２、６４において前記複数の画素が代わる代わるバッファ記憶される、(２)記載のバッファリング・システム。
（４) 前記コントローラ５４は、拡張モードに従って、前記複数の並列ＦＩＦＯバッファ６０、６２、６４から前に読み出された画素の処理を適合させ、選択された画素がフィルタ５６により反復処理され、拡張された出力画素ラインを発生する、(３)記載のバッファリング・システム。
（５) 前記コントローラ５４は、パス・スルー・モードに従って、前記複数の並列ＦＩＦＯバッファ６０、６２、６４からの画素の読出しを適合させ、前記複数の画素が前記複数のＦＩＦＯバッファ６０、６２、６４によりバッファ記憶されたのと同じように代わる代わる前記複数の画素が前記複数の並列ＦＩＦＯバッファ６０、６２、６４から読み出されるようにする、(３)記載のバッファリング・システム。
（６) 前記コントローラ５４は、圧縮モードに従って、前記複数の並列ＦＩＦＯバッファ６０、６２、６４からの画素の読出しを適合させ、選択された画素が、前記複数のＦＩＦＯバッファ６０、６２、６４のうちの選択されたＦＩＦＯバッファ６０、６２または６４からフィルタ５６に読み出されるようにする、(３)記載のバッファリング・システム。
（７) 前記選択された画素が、選択されたＦＩＦＯバッファ６０、６２または６４から読み出され、可変シーケンスの並列の画素が前記複数のＦＩＦＯバッファ６０、６２、６４からフィルタ５６に読み出されるようにする、(６)記載のバッファリング・システム。
（８) 前記選択されたＦＩＦＯバッファ６０、６２または６４が入力画素ラインをバッファ記憶するために必要でなければ、コントローラ５４は前記複数のＦＩＦＯバッファ６０、６２、６４のうちの選択されたＦＩＦＯバッファ６０、６２または６４を停止させる、(３)記載のバッファリング・システム。
（９) 前記水平フォーマット変換器５０がディジタル・ビデオ受信システムの中に組み込まれている、(１)記載のバッファリング・システム。
（１０) 前記ディジタル・ビデオ受信システムがプラズマ・ディスプレイ内で動作する、(９)記載のバッファリング・システム。
（１１) 循環バッファ５２にバッファ記憶された画素ラインの画素をフィルタ５６に読み出し、前記画素ラインを拡張または圧縮するためのメモリ管理方法であって、
循環バッファ５２にバッファ記憶された画素ラインを圧縮または拡張する必要があるかどうかを判断するステップと、
フィルタ５６が、前記入力画素ラインを圧縮または拡張できるようにするために、前記画素ラインの画素を循環バッファ５２からフィルタ５６に読み出すステップと、
拡張または圧縮された前記画素ラインを、ディスプレイに表示する前にさらに処理するために下方の処理回路へ送るステップと、から成る前記方法。
（１２) 前記循環バッファ５２が複数の並列循環バッファ６０、６２、６４から成り、循環バッファ５２内の画素をフィルタ５６に読み出す前記ステップが、
循環バッファ５２内の画素ラインが圧縮されるときに前記複数の循環バッファ６０、６２、６４のうちの選択されたバッファ６０、６２または６４から画素を読み出すステップを含む、(１１)記載のメモリ管理方法。
（１３) 前記選択された循環バッファ６０、６２または６４から画素が読み出され、可変シーケンスの並列画素が選択された循環バッファ６０、６２、６４からフィルタ５６に読み出されるようにする、(１２)記載のメモリ管理方法。
（１４) 前記循環バッファ５２は、画素ラインをバッファ記憶するのに必要でないときは選択的にオフにできる複数の並列循環バッファ６０、６２、６４から成る、(１１)記載のメモリ管理方法。
（１５) 前記メモリ管理プロセスが、ディジタル・ビデオ受信システムの水平フォーマット変換器５０の動作の中に組み込まれる、(１１)記載のメモリ管理方法。
（１６) 前記ディジタル・ビデオ受信システムがプラズマ・ディスプレイ（表示装置）内で動作する、(１５)記載のメモリ管理方法。
（１７) 複数の画素を含む画素ラインを圧縮または拡張するためのバッファリング・システムであって、
前記画素ラインをバッファ記憶するバッファリング手段５２と、
バッファ記憶された前記画素ラインを拡張または圧縮するフィルタ手段５６と、
バッファ記憶された前記画素ラインの可変数の画素をバッファリング手段５２からフィルタ手段５６に読み出す手段５４と、から成る前記バッファリング・システム。
（１８) 前記バッファリング手段が、
可変シーケンスの並列画素が、フィルタ手段５６に供給されるように選択的に読み出すことができる複数の並列循環バッファ６０、６２、６４を有するらせんコイル循環バッファ５２を含む、(１７)記載のバッファリング・システム。
（１９) 前記バッファリング・システムが水平フォーマット変換器５０の中に組み込まれている、(１７)記載のバッファリング・システム。
（２０) 前記水平フォーマット変換器５０がプラズマ・ディスプレイのディジタル・ビデオ受信システム内で動作する、(１９)記載のバッファリング・システム。
【０００８】
（発明の実施の形態）
本発明の特徴と利点は、以下の説明から一層明らかとなる。
【０００９】
図２に、本発明の原理により動作するディジタル・ビデオ受信システムのブロック図を例示する。このビデオ受信システムには、アンテナ２０、オーディオ、ビデオ、および関連するデータを運ぶ信号により変調される放送搬送波を受信しディジタル化するための入力プロセッサ２２、入力プロセッサ２２からディジタル出力信号を受信して復調するための復調器２４、およびトレリス（ｔｒｅｌｌｉｓ）復号化され、バイト長データ・セグメントの中にマップ（ｍａｐ：写像）され、デインターリーブ（ｄｅ−ｉｎｔｅｒｌｅａｖｅ）され、且つリード・ソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）誤り訂正される信号を出力するデコーダ２８が含まれている。デコーダ２８からの誤り訂正された出力は、ＭＰＥＧと互換性のあるトランスポート・データストリームの形態であり、番組を表す多重化されたオーディオ、ビデオ、およびデータ成分を含んでいる。
【００１０】
プロセッサ２６は、デコーダ２８から出力されるデータを処理し、処理されたデータを、ユーザがリモコン３２から入力する要求によりディジタル・ディスプレイ３０（例えば、ＨＤＴＶプラズマ・ディスプレイ）に表示できるようにする。プロセッサ２６はコントローラ３４を含み、コントローラ３４は、リモコン３２からリモコン・インタフェース３６を経由して受信される要求を解釈し、プロセッサ２６の各要素を構成して、ユーザの要求（例えば、チャンネルおよび／またはＯＳＤ（Ｏｎ−Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ）表示）を実行する。１つの例示的モードにおいて、コントローラ３４はプロセッサ２６の各要素を構成し、ディスプレイ３０に表示するためのＭＰＥＧ復号化データおよびＯＳＤ（画面表示）を供給する。
【００１１】
プロセッサ２６は、デコードＰＩＤ（Ｐａｃｋｅｔ Ｉｄｅｎｔｉｆｉｅｒ：パケット識別子）セレクタ（ｓｅｌｅｃｔｏｒ：選択装置）３８を含み、セレクタ３８は、トランスポート・ストリーム内の選択されたパケットを識別し、それをデコーダ２８からトランスポート・デコーダ４０に転送する。デコーダ２８からのトランスポート・ストリームは、トランスポート・デコーダ４０によって、オーディオ、ビデオ、およびデータ成分にデマルチプレクスされ、プロセッサ２６の他の要素によってさらに処理される（以下に詳しく述べる）。
【００１２】
プロセッサ２６に供給されるトランスポート・ストリームは、番組チャンネルデータ、補助的なシステム・タイミング情報、および番組特定情報（ｐｒｏｇｒａｍ ｓｐｅｃｉｆｉｃ ｉｎｆｏｒｍａｔｉｏｎ）（例えば、番組内容の格付け（ｒａｔｉｎｇ）、および番組ガイド情報）を含むデータ・パケットからなる。トランスポート・デコーダ４０は補助情報パケットをコントローラ３４に送り、コントローラはその補助情報をパース（ｐａｒｓｅ：解析）し、コレート（ｃｏｌｌａｔｅ：照合）し、且つ階層的に配列されたテーブルの中に集める。ユーザが選択した番組チャンネルを含む個々のデータ・パケットは、集められた番組特定情報を使用して、識別され且つ集められる。システムのタイミング情報には、タイム・レファレンス指標、および関連する訂正データ（例えば、夏時間指標、およびタイム・ドリフト、閏年などを調節するオフセット情報）が含まれる。このタイミング情報は番組の放送者が番組を将来送信する時刻と日にちを決定するために、デコーダがタイム・レファレンス指標をタイム・クロック（例えば、米国イーストコーストの時刻と日にち）に変換するのに充分なものである。このタイム・クロックは、予定された番組処理機能、例えば、番組の放送、番組の録画、および番組の再生、を開始するのに使用することができる。さらに、番組特定情報には、条件付きアクセス（ｃｏｎｄｉｔｉｏｎａｌ ａｃｃｅｓｓ）、ネットワーク情報、識別、およびリンキング・データ（ｌｉｎｋｉｎｇ ｄａｔａ）が含まれ、それにより、図２のシステムは所望のチャンネルに同調し、且つデータ・パケットを集めて、完全な番組を形成することができる。番組特定情報には、補助的な番組内容格付け情報（例えば、年齢に基づく適性の格付け）、番組ガイド情報（例えば、電子番組ガイド‐ＥＰＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ））、および放送番組に関する説明的なテキスト、並びにこの補助的情報の識別と集合をサポートするデータも含まれている。
【００１３】
トランスポート・デコーダ４０は、ＭＰＥＧと互換性のあるビデオ、オーディオ、および副画像（サブ‐ピクチャ）ストリームをＭＰＥＧデコーダ４２に供給する。このビデオおよびオーディオ・ストリームには、選択されたチャンネルの番組内容を表す圧縮されたビデオおよびオーディオ・データが含まれている。副画像データには、チャンネルの番組内容に関連する情報（格付け情報、番組説明情報など）が含まれている。
【００１４】
ＭＰＥＧデコーダ４２はランダム・アクセス・メモリ（ＲＡＭ）４４と協働して、デコーダ４０からのＭＰＥＧと互換性のあるパケット化オーディオおよびビデオ・データを復号化し、デコンプレス（ｄｅｃｏｍｐｒｅｓｓ）された番組を表す画素データを得る。以下に詳述するように、ＭＰＥＧデコーダ４２は、本発明のバッファリング・システム（図３〜図７に示す）を利用する水平フォーマット変換器（図３に示す）を含んでいる。また、ＭＰＥＧデコーダ４２は、トランスポート・デコーダ４０から副画像データを集め、コレートし、解釈して、フォーマット化された番組ガイド・データを発生し、内部のＯＳＤモジュールに出力する。ＯＳＤモジュールはＲＡＭ４４と協働して、副画像データおよび他の情報を処理し、サブタイトル、コントロール（ｃｏｎｔｒｏｌ）、および情報メニュー（本発明によりプラズマ・ディスプレイ３０に表示するための選択可能なメニュー・オプションその他の項目を含む）を表す画素マップ・データを発生する。
【００１５】
コントロールおよび情報の表示（ＯＳＤモジュールから発生されるテキストおよびグラフィックスを含む）は、コントローラ３４の制御の下に、オーバレイ（ｏｖｅｒｌａｙ）画素マップ（ｍａｐ）データの形式で発生される。ＯＳＤモジュールからのオーバレイ画素マップ・データは合成され、コントローラ３４の制御の下に、デコーダ４２からのデコンプレスされた画素を表すデータと同期がとられる。選択されたチャンネルに於いて、ビデオ番組を表す合成された画素マップ・データは、関連する副画像データと共に、デコーダ４２により復号化され、ディスプレイ・ドライバ４６を経由してプラズマ・ディスプレイに出力され表示される
【００１６】
図３に、本発明の水平フォーマット変換器５０を示す。水平フォーマット変換器５０は、ＦＩＦＯバッファ５２、水平フォーマット変換器フィルタ５６、および水平フォーマット変換器コントローラ５４を含んでいる。動作を説明すると、ビデオ・ストリームの画素（例えば、輝度またはクロマ画素を表すデータ）は、水平フォーマット変換器コントローラ５４の制御の下に、ＦＩＦＯバッファ５２の中に書き込まれる。水平フォーマット変換器コントローラ５４は、ズーム比信号（上述した）を受け取るとそれに応答して、水平フォーマット変換器フィルタ５６に、選択可能な数の画素をＦＩＦＯバッファ５２から読み出させ、水平フォーマット変換器フィルタ５６が所望の出力画素を発生することができるようにする。さらに、水平フォーマット変換器コントローラ５４は、ＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６への読出しを、（ズーム比が１より大きい場合）拡張モードに従って、（ズーム比が１より小さい場合）圧縮モードに従って、そして（ズーム比が１の場合）パス・スルー（ｐａｓｓ ｔｈｒｏｕｇｈ：素通り）モードに従って、適合させる。
【００１７】
図４〜図７に、圧縮モードの間にＦＩＦＯバッファ５２を通る画素の流れ（コントローラ５４により制御される）を例示する。本例で、コントローラ５４はズーム比４／１０を受けている。
【００１８】
図４に、バッファ記憶された１画素ラインの最初の１２個の画素がＦＩＦＯバッファ５２に示されている。ＦＩＦＯバッファ５２は３個の並列バッファ（６０、６２、６４）に分割されており、画素はバッファ（６０、６２、６４）の中に代わる代わる書き込まれる、第１の画素（画素０）はバッファ６０に書き込まれ、第２の画素（画素１）はバッファ６２に書き込まれ、第３の画素（画素２）はバッファ６４に書き込まれ、第４の画素（画素３）はバッファ６０に書き込まれ、第５の画素（画素４）はバッファ６２に書き込まれる ．．．など、その画素ラインがＦＩＦＯバッファ５２内にバッファ記憶されるまで書き込まれる。画素をバッファ（６０、６２、６４）の中に代わる代わるバッファ記憶するこの方法は以下のアルゴリズムで表される：
入力バッファ＝（以前の入力バッファ＋１）／３
【００１９】
当業者に知られているように、ＦＩＦＯバッファは、ディジタル・ビデオ受信システムの要求に応じて、並列循環（ｐａｒａｌｌｅｌ ｃｉｒｃｕｌａｒ）バッファを付加的に具えることができる。
【００２０】
ズーム比信号を受信後に、水平フォーマット変換器コントローラ５４は、メモリ（図示せず）内に貯えられているアルゴリズムにより、ＦＩＦＯバッファ５２の循環バッファ（６０、６２、６４）から読み出される画素のシーケンスを決定する。もしズーム比が４／１０であれば、上述したように、４個の出力画素を発生させるために１０個の入力画素が必要とされる。これを達成するために、第１の出力画素を最初の３個の入力画素（画素０、１および２）から得、第２の出力画素を次の２個の入力画素（画素３および４）から得、第３の出力画素を次の３個の入力画素（画素５、６および７）から得、第４の出力画素を次の２個の入力画素（画素８および９）から得る。従って、望ましい４個の出力画素を水平フォーマット変換器フィルタ５６が発生するために、可変シーケンスの入力画素（３、２、３、２．．．）をＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６に読み出さなければならないと、水平フォーマット変換器コントローラ５４は判断する。水平フォーマット変換器コントローラ５４は、新しいズーム比が受け取られるまで、その圧縮プロセスを継続する。
【００２１】
ＦＩＦＯバッファ５２からの読出しの開始時に、水平フォーマット変換器コントローラ５４の内部レジスタ（ＲＭＵＸ）は、バッファ記憶された画素ラインの第１の画素（画素０）が入っている循環バッファを指示する。ＦＩＦＯバッファ５２から読み出される第１の組の画素は３個の画素からなるので、水平フォーマット変換器コントローラ５４は、３個の画素がＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６に読み出されることを示す信号ＧＯ＿ＰＩＸＥＬを発生する。循環バッファ６０から始めて、ＦＩＦＯバッファ５２から画素が読み出されることをＲＭＵＸレジスタが示すと、ＧＯ＿ＰＩＸＥＬ信号は、循環バッファ６０から始めて３個の循環バッファをイネーブル（ｅｎａｂｌｅ：作動化）し、循環バッファ６４で終了する。その後、水平フォーマット変換器フィルタ５６は（水平フォーマット変換器コントローラ５４の制御の下に）循環バッファ（６０、６２、６４）から３個の画素（画素０、１、２）を並列に読み出す。
【００２２】
次に、図５に示すように、水平フォーマット変換器コントローラ５４のＲＭＵＸレジスタは、更新され、読み出されていない次の画素（画素３）が入っている循環バッファ６０を指示する。ＦＩＦＯバッファ５２から読み出される第２の組の画素は２個の画素からなるので、水平フォーマット変換器コントローラ５４は、２個の画素がＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６に読み出されることを示す信号ＧＯ＿ＰＩＸＥＬを発生する。循環バッファ６０から始めて、ＦＩＦＯバッファ５２から画素が読み出されることをＲＭＵＸレジスタが示すと、ＧＯ＿ＰＩＸＥＬ信号は、循環バッファ６０から始めて２個の循環バッファをイネーブルし、循環バッファ６２で終了する。その後、水平フォーマット変換器フィルタ５６は（水平フォーマット変換器コントローラ５４の制御の下に）循環バッファ（６０と６２）から並列に２個の画素（画素３と４）を読み出す。
【００２３】
図６で、水平フォーマット変換器コントローラ５４のＲＭＵＸレジスタは更新されて、読み出されていない次の画素（画素５）が入っている循環バッファ６４を指示する。ＦＩＦＯバッファ５２から読み出される第３の組の画素は３個の画素からなるので、水平フォーマット変換器コントローラ５４は、３個の画素がＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６に読み出されることを示すＧＯ＿ＰＩＸＥＬ信号を発生する。循環バッファ６４から始めて、ＦＩＦＯバッファ５２から画素が読み出されることをＲＭＵＸレジスタが示すと、信号ＧＯ＿ＰＩＸＥＬは循環バッファ６４から始めて、３個の循環バッファをイネーブルして、循環バッファ６２で終了する。その後、水平フォーマット変換器フィルタ５６は（水平フォーマット変換器コントローラ５４の制御の下に）循環バッファ（６４、６０、６２）から並列に３個の画素（画素５、６、７）を読み出す。
【００２４】
図７について、水平フォーマット変換器コントローラ５４のＲＭＵＸレジスタは更新され、読み出されていない次の画素（画素８）が入っている循環バッファ６４を指示する。ＦＩＦＯバッファ５２から読み出される第４の組の画素は２個の画素からなるので、水平フォーマット変換器コントローラ５４は、ＦＩＦＯバッファ５２から水平フォーマット変換器フィルタ５６へ２個の画素が読み出されることを示す信号ＧＯ＿ＰＩＸＥＬを発生する。循環バッファ６４から始めてＦＩＦＯバッファ５２から画素が読み出されることをＲＭＵＸレジスタが示すと、ＧＯ＿ＰＩＸＥＬ信号は、循環バッファ６４から始めて２個の循環バッファをイネーブルし、循環バッファ６０で終了する。その後、水平フォーマット変換器は（水平フォーマット変換器コントローラ５４の制御の下に）循環バッファ（６４と６０）から２個の画素（画素８と９）を読み出す。
【００２５】
拡張モードで、循環バッファ（６０、６２、６４）から以前読み出され選択された画素が水平フォーマット変換器フィルタ６５により反復処理されるように、水平フォーマット変換器コントローラ５４は循環バッファ（６０、６２、６４）からの画素の読出しを適合させる。このように、選択された画素を反復処理することにより、水平フォーマット変換器フィルタ５６は、ＦＩＦＯバッファ５２によりバッファ記憶された画素ラインを拡張することができる。パス・スルー（ｐａｓｓ ｔｈｒｏｕｇｈ）モードにおいて、画素が循環バッファ（６０、６２、６４）によりバッファ記憶されたのと同様に画素が代わる代わる循環バッファ（６０、６２、６４）から水平フォーマット変換器フィルタ５６に読み出されるように水平フォーマット変換器コントローラ５４は循環バッファ（６０、６２、６４）からの画素の読出しを適合させる。換言すれば、画素は以下のアルゴリズムに従って、ＦＩＦＯバッファ５２から読み出される：
出力バッファ ＝ （以前の出力バッファ＋１）／３
【００２６】
水平フォーマット変換器コントローラ５４は、もし画素１ラインをバッファ記憶するために、３個のバッファが必要でなければ、循環バッファ（６０、６２、６４）のうち１個またはそれ以上を選択的に停止させることもできる。本発明のバッファリング方式とシステムがバッテリで動作する装置に組み込まれるなら、不必要なバッファを停止させることにより、電力を節約し、バッテリの寿命を伸ばすことができる。
【００２７】
本発明は、らせんコイル循環バッファと称され、水平フォーマット変換器コントローラ５４により発生される循環バッファへの（Ｒｅａｄ＿Ｅｎａｂｌｅ）（読出し＿イネーブル）信号は、らせんコイルと同様なパターンを有することに注目されたい。
【００２８】
従って、本発明のバッファリング方式とシステムは、複雑な処理回路を使用せずに、可変シーケンスの並列画素が水平フォーマット変換器バッファから水平フォーマット変換器フィルタに読み出されるように水平フォーマット変換器バッファを適合させることにより、水平フォーマット変換器における水平画素ラインの処理を容易にする。
【００２９】
本発明は、好ましい実施例について説明したが、特許請求の範囲で明確にされるように、本発明の精神と範囲から離れることなく種々の変更が実施例において行い得ることは明白である。
【図面の簡単な説明】
【図１】 従来の水平フォーマット変換器のブロック図である。
【図２】 プラズマ・ディスプレイ用のディジタル・ビデオ受信システムを例示する。
【図３】 本発明の水平フォーマット変換器のブロック図である。
【図４】 本発明のバッファリング・システムでのデータの流れをブロック図で例示する。
【図５】 本発明のバッファリング・システムでのデータの流れをブロック図で例示する。
【図６】 本発明のバッファリング・システムでのデータの流れをブロック図で例示する。
【図７】 本発明のバッファリング・システムでのデータの流れをブロック図で例示する。
Claims (15)
- 水平フォーマット変換器において画素の処理を容易にするためのバッファリング・システムであって、
複数の画素を含む入力画素ラインをバッファ記憶するＦＩＦＯバッファであって、前記ＦＩＦＯバッファは、複数のＦＩＦＯバッファを並列に含み、該複数の並列ＦＩＦＯバッファにおいて前記複数の画素が代わる代わるバッファ記憶される、ＦＩＦＯバッファと、
前記ＦＩＦＯバッファから読み出された画素を処理して、出力画素ラインを発生するフィルタと、
可変シーケンスの画素が前記ＦＩＦＯバッファから前記フィルタに読み出されるように、拡張モード、圧縮モード、およびパス・スルー・モードに従って、前記ＦＩＦＯバッファから前記フィルタへの画素の読出しを適合させるコントローラと
を備え、
前記コントローラは、前記複数の並列ＦＩＦＯバッファからズーム比に応じて異なる数の並列ＦＩＦＯバッファを選択し、該選択された複数の並列ＦＩＦＯバッファから前記フィルタに複数の画素が並列に読み出されるように、前記圧縮モードに従って、前記複数の並列ＦＩＦＯバッファからの画素の読出しを適合させることを特徴とするバッファリング・システム。 - 前記コントローラは、前記拡張モードに従って、前記複数の並列ＦＩＦＯバッファから前に読み出された画素の処理を適合させ、選択された画素が前記フィルタにより反復処理され、拡張された出力画素ラインを発生することを特徴とする請求項１に記載のバッファリング・システム。
- 前記コントローラは、前記パス・スルー・モードに従って、前記複数の並列ＦＩＦＯバッファからの画素の読出しを適合させ、前記複数の画素が前記複数の並列ＦＩＦＯバッファによりバッファ記憶されたのと同じように代わる代わる前記複数の画素が前記複数の並列ＦＩＦＯバッファから読み出されるようにすることを特徴とする請求項１に記載のバッファリング・システム。
- 前記選択された画素が、選択されたＦＩＦＯバッファから読み出され、可変シーケンスの並列の画素が前記複数の並列ＦＩＦＯバッファから前記フィルタに読み出されるようにすることを特徴とする請求項１に記載のバッファリング・システム。
- 前記選択されたＦＩＦＯバッファが入力画素ラインをバッファ記憶するために必要でなければ、前記コントローラは前記複数の並列ＦＩＦＯバッファのうちの選択されたＦＩＦＯバッファを停止させることを特徴とする請求項１に記載のバッファリング・システム。
- 水平フォーマット変換器がディジタル・ビデオ受信システムの中に組み込まれていることを特徴とする請求項１に記載のバッファリング・システム。
- 前記ディジタル・ビデオ受信システムがプラズマ・ディスプレイ内で動作することを特徴とする請求項６に記載のバッファリング・システム。
- 複数の並列循環バッファにバッファ記憶された画素ラインの画素をフィルタに読み出し、前記画素ラインを拡張または圧縮するためのメモリ管理方法であって、
前記複数の並列循環バッファにバッファ記憶された画素ラインを圧縮または拡張する必要があるかどうかを判断するステップと、
前記フィルタが前記入力画素ラインを圧縮または拡張できるようにするために、前記画素ラインの画素を前記複数の並列循環バッファから前記フィルタに読み出すステップと、
拡張または圧縮された前記画素ラインを、ディスプレイに表示する前にさらに処理するために下方の処理回路へ送るステップと
を含み、
前記読み出すステップは、前記複数の並列循環バッファ内の画素ラインが圧縮されるときに、可変シーケンスの並列画素が供給されるように、前記複数の並列循環バッファからズーム比に応じて異なる数の並列循環バッファを選択し、該選択された複数の並列循環バッファから前記フィルタに複数の画素を並列に読み出すステップを含むことを特徴とするメモリ管理方法。 - 前記選択された循環バッファから画素が読み出され、可変シーケンスの並列画素が選択された循環バッファからフィルタに読み出されるようにすることを特徴とする請求項８に記載のメモリ管理方法。
- 前記循環バッファは、画素ラインをバッファ記憶するのに必要でないときは選択的にオフにできる複数の並列循環バッファから成ることを特徴とする請求項８に記載のメモリ管理方法。
- メモリ管理プロセスが、ディジタル・ビデオ受信システムの水平フォーマット変換器の動作の中に組み込まれることを特徴とする請求項８に記載のメモリ管理方法。
- 前記ディジタル・ビデオ受信システムがプラズマ・ディスプレイ内で動作することを特徴とする請求項１１に記載のメモリ管理方法。
- 複数の画素を含む画素ラインを圧縮または拡張するためのバッファリング・システムであって、
前記画素ラインをバッファ記憶するバッファリング手段と、
と、
バッファ記憶された前記画素ラインを拡張または圧縮するフィルタ手段と、
バッファ記憶された前記画素ラインの可変数の画素を前記バッファリング手段から前記フィルタ手段に読み出す手段と
を備え、
前記バッファリング手段は、可変シーケンスの並列画素がフィルタ手段に供給されるように選択的に読み出すことができる複数の並列循環バッファを有するらせんコイル循環バッファを含み、
前記読み出す手段は、前記複数の並列循環バッファからズーム比に応じて異なる数の並列循環バッファを選択し、該選択された複数の並列循環バッファから前記フィルタ手段に複数の画素を並列に読み出すことを特徴とするバッファリング・システム。 - 前記バッファリング・システムが水平フォーマット変換器の中に組み込まれていることを特徴とする請求項１３に記載のバッファリング・システム。
- 前記水平フォーマット変換器がプラズマ・ディスプレイのディジタル・ビデオ受信システム内で動作することを特徴とする請求項１４に記載のバッファリング・システム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2000/027149 WO2001028245A1 (en) | 1999-10-12 | 2000-10-03 | Method and system for eliminating edge effects at the end of lines in video signals |
| USPCT/US00/27149 | 2000-10-03 | ||
| PCT/US2000/033534 WO2002030115A1 (en) | 2000-10-03 | 2000-12-11 | Method and system for buffering pixel data |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004521527A JP2004521527A (ja) | 2004-07-15 |
| JP2004521527A5 JP2004521527A5 (ja) | 2008-02-07 |
| JP4777600B2 true JP4777600B2 (ja) | 2011-09-21 |
Family
ID=21741835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002533599A Expired - Lifetime JP4777600B2 (ja) | 2000-10-03 | 2000-12-11 | 画素を表すデータをバッファ記憶する方法およびシステム |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP1323307B1 (ja) |
| JP (1) | JP4777600B2 (ja) |
| KR (1) | KR100768682B1 (ja) |
| CN (1) | CN1227904C (ja) |
| AU (1) | AU2001220843A1 (ja) |
| DE (1) | DE60030487T2 (ja) |
| MX (1) | MXPA03002784A (ja) |
| WO (1) | WO2002030115A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765622B2 (en) * | 2001-10-26 | 2004-07-20 | Koninklijke Philips Electronics N.V. | Line-buffer reuse in vertical pixel-processing arrangement |
| AU2003233539A1 (en) * | 2002-05-17 | 2003-12-12 | Thomson Licensing S.A. | Method and system for vfc memory management |
| JP4789753B2 (ja) * | 2006-08-28 | 2011-10-12 | 富士通セミコンダクター株式会社 | 画像データバッファ装置、画像転送処理システム、及び画像データバッファ方法 |
| CN101452695B (zh) * | 2007-12-07 | 2013-01-30 | 晨星半导体股份有限公司 | 数据存取装置及方法 |
| CN102340638B (zh) * | 2010-07-27 | 2016-06-29 | 深圳艾科创新微电子有限公司 | 一种视频处理装置中并行处理数据的方法和装置 |
| US8514893B2 (en) * | 2011-01-12 | 2013-08-20 | Videopropulsion Interactive, Inc. | Digital video apparatus for multiplexing single program transport streams into a multiple program transport stream |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000020709A (ja) * | 1998-07-02 | 2000-01-21 | Pioneer Electron Corp | 映像信号処理装置 |
| JP2000023031A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 電子ズーム装置 |
| JP2000209480A (ja) * | 1999-01-20 | 2000-07-28 | Victor Co Of Japan Ltd | 電子ズ―ム回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5584032A (en) * | 1984-10-17 | 1996-12-10 | Hyatt; Gilbert P. | Kernel processor system |
| ATE143758T1 (de) * | 1990-07-11 | 1996-10-15 | Philips Electronics Nv | Vorrichtung zur ableitung eines kompatiblen zeilensprungfernsehsignals mit geringer auflösung und anderen komponenten eines hochauflösenden zeilensprungfernsehsignals sowie vorrichtung zur wiederherstellung des originalsignals |
| JP2618587B2 (ja) * | 1992-06-02 | 1997-06-11 | プロデューサーズ カラー サーヴィス、インコーポレイテッド | フレーム静止モードに有効に適用できる画像フレーム識別システム |
| US5917461A (en) * | 1996-04-26 | 1999-06-29 | Matsushita Electric Industrial Co., Ltd. | Video adapter and digital image display apparatus |
| US6078361A (en) * | 1996-11-18 | 2000-06-20 | Sage, Inc | Video adapter circuit for conversion of an analog video signal to a digital display image |
| WO1998041012A1 (en) * | 1997-03-12 | 1998-09-17 | Matsushita Electric Industrial Co., Ltd. | Mpeg decoder providing multiple standard output signals |
-
2000
- 2000-12-11 EP EP00984175A patent/EP1323307B1/en not_active Expired - Lifetime
- 2000-12-11 AU AU2001220843A patent/AU2001220843A1/en not_active Abandoned
- 2000-12-11 JP JP2002533599A patent/JP4777600B2/ja not_active Expired - Lifetime
- 2000-12-11 KR KR1020037004720A patent/KR100768682B1/ko active IP Right Grant
- 2000-12-11 WO PCT/US2000/033534 patent/WO2002030115A1/en active IP Right Grant
- 2000-12-11 DE DE60030487T patent/DE60030487T2/de not_active Expired - Lifetime
- 2000-12-11 CN CNB008199442A patent/CN1227904C/zh not_active Expired - Lifetime
- 2000-12-11 MX MXPA03002784A patent/MXPA03002784A/es active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000023031A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 電子ズーム装置 |
| JP2000020709A (ja) * | 1998-07-02 | 2000-01-21 | Pioneer Electron Corp | 映像信号処理装置 |
| JP2000209480A (ja) * | 1999-01-20 | 2000-07-28 | Victor Co Of Japan Ltd | 電子ズ―ム回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| MXPA03002784A (es) | 2003-07-28 |
| CN1479997A (zh) | 2004-03-03 |
| KR100768682B1 (ko) | 2007-10-23 |
| CN1227904C (zh) | 2005-11-16 |
| EP1323307B1 (en) | 2006-08-30 |
| DE60030487D1 (de) | 2006-10-12 |
| EP1323307A1 (en) | 2003-07-02 |
| KR20040004390A (ko) | 2004-01-13 |
| AU2001220843A1 (en) | 2002-04-15 |
| JP2004521527A (ja) | 2004-07-15 |
| DE60030487T2 (de) | 2007-08-30 |
| WO2002030115A1 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020140859A1 (en) | Digital broadcast receiving apparatus and control method thereof | |
| JP4304562B2 (ja) | 分離装置及び方法並びに受信装置及び方法 | |
| CN100499762C (zh) | 用于同时记录和显示两个不同的视频节目的方法和装置 | |
| US6727960B2 (en) | Television channel selection method and apparatus | |
| WO2004002145A1 (ja) | 復号装置及び復号方法 | |
| JP2000347638A (ja) | Ｏｓｄ装置及びこれを用いた符号化ビデオ復号装置並びにこの復号装置を用いたディジタル放送受信装置 | |
| JP4777600B2 (ja) | 画素を表すデータをバッファ記憶する方法およびシステム | |
| KR100672295B1 (ko) | 디지털 티브이의 화면 캡쳐 장치 | |
| JP5112576B2 (ja) | 画像を生成し、処理する方法およびｏｓｄ生成方法および画像生成システムおよびｏｓｄメモリ | |
| JP4531562B2 (ja) | フィルタ係数用のランダムアクセスメモリのための自動的なバンク切り替えを検出及び実行する方法及び装置 | |
| US7554612B2 (en) | Method and system for buffering pixel data | |
| KR101007245B1 (ko) | Ｖｆｃ 메모리 관리를 위한 방법 및 시스템 | |
| KR20000051765A (ko) | 티브이 프로그램(ＴＶ ｐｒｏｇｒａｍ)에서의 오브젝트 캡쳐장치 | |
| US6888581B2 (en) | Digital broadcast receiver and control method thereof | |
| JP4635317B2 (ja) | ディジタル放送用受信機 | |
| JP4288442B2 (ja) | 記録再生装置および映像処理方法 | |
| JP3400166B2 (ja) | デジタルデータ処理装置および方法 | |
| JP2001157112A (ja) | テレシネ装置、映像信号処理装置、および映像信号伝送システム | |
| JP2005117679A (ja) | ディジタル放送受信装置及びその半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060725 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071207 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080318 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090206 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100917 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101217 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110630 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4777600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |