DE60030487T2

DE60030487T2 - Verfahren und system von bildpunktdaten

Info

Publication number: DE60030487T2
Application number: DE60030487T
Authority: DE
Inventors: Dinakaran Indianapolis CHIDAMBARAM; Anton Guenter GRIMM
Original assignee: Deutsche Thomson Brandt GmbH; Thomson Licensing SAS
Current assignee: Deutsche Thomson Brandt GmbH
Priority date: 2000-10-03
Filing date: 2000-12-11
Publication date: 2007-08-30
Anticipated expiration: 2020-12-12
Also published as: CN1227904C; EP1323307B1; JP2004521527A; DE60030487D1; WO2002030115A1; MXPA03002784A; CN1479997A; KR100768682B1; KR20040004390A; AU2001220843A1; JP4777600B2; EP1323307A1

Description

Sachgebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf die Verarbeitung von Pixel darstellenden Daten in einem Video-Verarbeitungssystem.
Hintergrund der Erfindung
Eine übliche Fernseh-Sendestation überträgt Videosignale in Normauflösung. Wenn die Videosignale von einem Videosignalempfänger empfangen werden, wird die Normauflösung expandiert, wenn die Auflösung der dem Videosignalempfänger zugeordneten Anzeige höher ist als die Normauflösung, und komprimiert, wenn die Auflösung der Anzeige kleiner als die Normauflösung ist, oder sie bleibt unverändert, wenn die Auflösung der Anzeige gleich der Normauflösung ist. Ein konventioneller Videosignalempfänger enthält einen Hauptkanal-Formatwandler (MFC) zum Expandieren oder Komprimieren der Auflösung des empfangenen Videosignals. Der MFC enthält einen Horizontal-Formatwandler (HFC) zur Ausführung der Auflösungsumwandlung in der horizontalen Richtung und einen Vertikal-Formatwandler (VFC) zur Ausführung der Auflösungsumwandlung in der vertikalen Richtung.
In 1 ist ein konventioneller HFC 10 dargestellt. Der HFC 10 enthält unter anderem einen zirkularen oder FIFO-Puffer 12, eine Verarbeitungsschaltung 16, ein HFC-Filter 18 und eine HFC-Steuereinheit 14. Im Betrieb wird ein ankommender Videostrom im FIFO-Puffer 12 gepuffert. Der Videostrom besteht aus einer Reihe von Vollbildern. Jedes Vollbild enthält eine Reihe von Zeilen, und jede Zeile enthält mehrere Pixel. Eine Feststellungsschaltung (nicht dargestellt) stellt die Auflösung des ankommenden Videostroms fest, vergleicht die festgestellte Auflösung mit der bekannten Auflösung der zugeordneten Anzeige und überträgt ein geeignetes Zoom-Verhältnissignal zu der HFC-Steuereinheit 14. Das Zoom-Verhältnis ist ein Expansions- oder Kompressions-Verhältnis, das wie folgt ausgedrückt werden kann: Zoom-Verhältnis = (Ausgangsdatengröße)/(Eingangsdatengröße).
Wenn somit das Zoom-Verhältnis größer als 1 ist, ist eine Expansion der Eingangsdaten (d.h. eine Expansion der in dem FIFO-Puffer 12 gespeicherten horizontalen Pixelzeile) erforderlich. Wenn das Zoom-Verhältnis kleiner als 1 ist, ist eine Kompression der Eingangsdaten (d.h. eine Kompression der in dem FIFO-Puffer 12 gespeicherten horizontalen Pixelzeile) erforderlich. Wenn das Zoom-Verhältnis gleich 1 ist, ist weder eine Expansion noch eine Kompression der Eingangsdaten erforderlich.
Wenn zum Beispiel das Zoom-Verhältnis 1/3 ist, dann benötigt das HFC-Filter 18 drei Eingangspixel, um ein Ausgangspixel zu erzeugen. Somit ist eine festgelegte Sequenz von Eingangspixeln (3, 3, 3 ...) erforderlich, um die gewünschten Ausgangspixel zu erzeugen. Wenn das Zoom-Verhältnis 4/10 ist, dann benötigt das HFC-Filter zehn Eingangspixel, um vier Ausgangspixel zu erzeugen. Dies wird durch Ableiten des ersten Ausgangspixels von den ersten drei Eingangspixeln, des zweiten Ausgangspixels von den nächsten zwei Eingangspixeln, des dritten Ausgangspixels von den nächsten drei Eingangspixeln und des vierten Ausgangspixels von den letzten zwei Eingangspixeln erreicht. Somit ist eine variable Sequenz von Eingangspixeln (3, 2, 3, 2 ...) erforderlich, um die gewünschten Ausgangspixel zu erzeugen.
Im konventionellen HFC 10 hat der FIFO-Puffer 12 eine festgelegte Datengröße. In anderen Worten gibt der FIFO-Puffer 12 eine feste Sequenz von Eingangspixeln (z.B. 1, 2, oder 3 Pixel) als Reaktion auf eine Leseanforderung von der HFC-Steuereinheit 14 aus. Wenn die gewünschte Zahl von Eingangspixeln sich von der Zahl von aus dem FIFO-Puffer 12 gelesenen Eingangspixeln unterscheidet, konfiguriert die Steuereinheit 14 eine komplizierte Verarbeitungsschaltung 16, um das HFC-Filter 18 mit der notwendigen Sequenz von Eingangspixeln zu versehen, die benötigt werden, damit das HFC-Filter 18 die gewünschten Ausgangspixel erzeugt. Die Verwendung der Verarbeitungsschaltung 16 leidet unter einer Anzahl von Nachteilen. Ein Nachteil besteht darin, dass die Verarbeitungsschaltung 16 mehrere Taktzyklen benötigt, um eine variable Pixelsequenz aus dem festen Ausgangs-FIFO-Puffer 12 zu erzeugen und somit den Durchsatz des HFC 10 verlangsamt. Ein anderer Nachteil besteht darin, dass die Verarbeitungsschaltung 16 teuren Raum auf einer integrierten Schaltung verbraucht, der sonst für andere kritische Funktionen verwendet werden könnte.
WO 98/41011 bezieht sich auf ein HDTV-Abwärts-Umwandlungssystem. In diesem System wird ein RAM-Puffer verwendet, um ganze Vollbilder von Pixeln zu puffern. Ferner ist ein Filter vorgesehen. Es ist aus WO 98/41011 bekannt, eine variable Sequenz von Pixeln aus dem Puffer zu dem Filter zu lesen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die oben diskutierten Nachteile zu überwinden.
Zusammenfassung der Erfindung
Das Pufferungsverfahren und -system der vorliegenden Erfindung erleichtert die Kompression oder Expansion einer Pixelzeile durch Anpassung eines HFC-Puffers derart, dass eine variable Sequenz von parallelen Pixeln aus dem HFC-Puffer zu einem HFC-Filter ohne Verwendung einer komplizierten Verarbeitungsschaltung gelesen werden kann.
Kurze Beschreibung der Zeichnungen
In den Zeichnungen stellen dar:
1 ein Blockschaltbild eines konventionellen Horizontal-Formatwandlers;
2 ein Beispiel eines digitalen Videoempfängersystems für eine Plasma-Anzeige;
3 ein Blockschaltbild des horizontalen Formatwandlers der vorliegenden Erfindung;
4 ein Blockschaltbild, das als Beispiel einen Datenfluss in das Pufferungssystem der vorliegenden Erfindung veranschaulicht;
5 ein Blockschaltbild, das als Beispiel einen Fluss von Daten in das Pufferungssystem der vorliegenden Erfindung veranschaulicht;
6 ein Blockschaltbild, das als Beispiel einen Fluss von Daten in das Pufferungssystem der vorliegenden Erfindung veranschaulicht; und
7 ein Blockschaltbild, das als Beispiel einen Fluss von Daten in das Pufferungssystem der vorliegenden Erfindung veranschaulicht.
Ausführliche Beschreibung der bevorzugten Ausführungsform
Die Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung eines Beispiels ersichtlicher. In 2 ist ein Blockschaltbild für ein Beispiel eines digitalen Videoempfängersystems gezeigt, das gemäß den Prinzipien der Erfindung arbeitet. Das Videoempfängersystem enthält eine Antenne 20 und einen Eingangsprozessor 22 zum Empfangen und Digitalisieren eines Rundfunkträgers, der mit Signalen moduliert ist, die Audio-, Video- und zugeordnete Daten enthalten, einen Demodulator 24 zum Empfang und Demodulieren des digitalen Ausgangssignals vom Eingangsprozessor 22 und einen Dekodierer 28, der ein Signal ausgibt, das trellis-dekosiert, in Byte-Längen-Datensegmenten abgebildet, entschachtelt und einer Reed-Solomon-Korrektur unterworfen worden ist. Die korrigierten Ausgangsdaten von der Dekodierereinheit 28 haben die Form eines mit MPEG kompatiblen Transport-Datenstroms, der ein Programm darstellende gemultiplexte Audio-, Video- und Datenkomponenten enthält.
Ein Prozessor 26 verarbeitet den Datenausgang von dem Dekodierer 28 so, dass die verarbeiteten Daten auf einer digitalen Anzeigeeinheit 30 (z.B. einer HDTV-Plasma-Anzeigeeinheit) gemäß den von einem Benutzer über eine Fernbedienungseinheit 32 eingegebenen Anforderungen angezeigt werden können. Genauer gesagt enthält der Prozessor 26 eine Steuereinheit 34, die Anforderungen interpretiert, die von der Fernbedienung 32 über die Fernbedienungs-Schnittstelle 36 empfangen werden und entsprechend die Elemente des Prozessors 26 konfiguriert, um Benutzeranforderungen auszuführen (z.B. Kanal- und/oder OSD-Anzeige). Bei einer beispielsweisen Betriebsart konfiguriert die Steuereinheit 34 die Elemente des Prozessors 26 so, dass gemäß MPEG dekodierte Daten und eine OSD für die Anzeige auf der Anzeigeeinheit 30 geliefert werden.
Der Prozessor 26 enthält eine Dekodierungs-PID-Auswahleinheit 38, die ausgewählte Pakete in dem Transportstrom identifiziert und vom Dekodierer 28 zum Transport- Dekodierer 40 leitet. Der Transportstrom vom Dekodierer 28 wird in Audio-, Video- und Datenkomponenten durch den Transport-Dekodierer 40 demultiplext und wird weiter von den anderen Elementen des Prozessors 26 verarbeitet, wie nachfolgend in größeren Einzelheiten beschrieben wird.
Der zum Prozessor 26 gelieferte Transportstrom umfasst Datenpakete, die Programmkanaldaten, zusätzliche System-Timing-Informationen und programmspezifische Informationen wie Programminhaltsbewertung und Programmführungs-Informationen enthalten. Der Transport-Dekodierer 40 leitet die Zusatzinformations-Pakete zur Steuereinheit 34, die die Zusatzinformationen analysiert, ordnet und in hierarchisch angeordneten Tabellen zusammenfügt. Individuelle Datenpakete, die den vom Benutzer gewählten Programmkanal umfassen, werden identifiziert und unter Verwendung der zusammengefügten programmspezifischen Informationen zusammengefügt. Die System-Timing-Informationen enthalten einen Zeitreferenz-Indikator und zugeordnete Korrekturdaten (z.B. einen Tageslicht sparenden Zeitindikator und Offset-Informationen zur Nachstellung bei einer Zeitverschiebung, bei Schaltjahren usw.). Diese Timing-Informationen genügen einem Dekodierer, um den Zeit-Bezugsindikator auf eine Zeit, einen Takt umzuwandeln (z.B. Ostküstenzeit der Vereinigten Staaten und Datum), um eine Tageszeit und Datum der zukünftigen Sendung eines Programms durch den Sender des Programms zu errichten. Der Zeittakt ist für die Auslösung von planmäßigen Programmverarbeitungsfunktionen wie Programmspiel, Programmaufzeichnung und Programmwiedergabe verwendbar. Ferner enthalten die programmspezifischen Informationen Informationen über bedingten Zugriff, Netzwerkinformationen sowie Identifizierungs- und Verknüpfungsdaten, die dem System von 2 erlauben, auf einen gewünschten Kanal abzustimmen und Datenpakete zusammenzufügen, um vollständige Programme zu bilden. Die programmspezifischen Informationen enthalten auch zusätzliche Programminhalt-Bewertungsinformationen (z.B. eine Bewertung für die Eignung für ein passendes Alter), Programmführungs-Informationen (z.B. ein elektronischer Programmführer EPG) und beschreibender Text, der auf die Rundfunkprogramme bezogen ist wie auch Daten, die die Identifizierung und Zusammenfügung dieser Zusatzinformationen stützen.
Der Transportdekodierer 40 liefert mit MPEG kompatible Video-, Audio- und Untertitelströme an den MPEG-Dekodierer 42. Die Video- und Audioströme enthalten komprimierte Video- und Audiodaten, die den ausgewählten Kanalprogramminhalt darstellen. Die Unterbilddaten enthalten Informationen, die dem Kanalprogramminhalt zugeordnet sind wie Bewertungsinformationen, Programmbeschreibungs-Informationen und dergleichen.
Der MPEG-Dekodierer 42 arbeitet mit einem Speicher mit wahlweisem Zugriff (RAM) 44 zusammen, um die mit MPEG kompatiblen paketisierten Audio- und Videodaten aus der Einheit 40 zu dekodieren und zu dekomprimieren, und er leitet dekomprimierte programmrepräsentative Pixeldaten ab. Wie nachfolgend in größeren Einzelheiten erläutert wird, enthält der Dekodierer 42 einen HFC (in 3 dargestellt), der das Pufferungssystem (gezeigt in 3 bis 7) der vorliegenden Erfindung verwendet. Der Dekodierer 42 fügt die Daten von der Einheit 40 zusammen, ordnet und interpretiert sie, um formatierte Programmführungsdaten zur Ausgabe an einen internen OSD-Modul zu erzeugen. Der OSD-Modul arbeitet mit dem RAM 44 zusammen, um die Unterbilddaten und andere Informationen zu verarbeiten, um Pixeldaten zu erzeugen, die Untertitel-, Steuer- und Informations-Menü-Anzeigen darstellen, die auswählbare Menü-Optionen und andere Einzelheiten zur Darstellung auf der Plasma- Anzeigevorrichtung 30 gemäß der vorliegenden Erfindung enthalten.
Die Steuer- und Informationsanzeigen einschließlich von dem OSD-Modul erzeugtem Text und Graphiken, werden in Form von Einblend-Pixelzuordnungsdaten unter Weisung der Steuereinheit 34 erzeugt. Die Einblend-Pixelzuordnungsdaten von dem OSD-Modul werden mit den dekomprimierten, Pixel darstellenden Daten von dem Dekodierer 42 unter Weisung der Steuereinheit 34 kombiniert und synchronisiert. Kombinierte Pixelzuordnungsdaten, die ein Videoprogramm auf dem ausgewählten Kanal zusammen mit Unterbilddaten darstellen, werden von dem Dekodierer 42 kodiert und an die Plasma-Anzeigevorrichtung 30 über Anzeigetreiber 46 zur Anzeige ausgegeben.
3 zeigt einen HFC 50 der vorliegenden Erfindung. HFC 50 enthält einen FIFO-Puffer 52, ein HFC-Filter 56 und eine HFC-Steuereinheit 54. Im Betrieb werden Pixel (z.B. Luma- oder Chroma-Pixel darstellende Daten) eines Videostroms in den FIFO-Puffer 52 unter Steuerung der HFC-Steuereinheit 54 geschrieben. Die HFC-Steuereinheit 54 bewirkt als Reaktion auf den Empfang eines Zoom-Verhältnissignals (oben erläutert) dass das HFC-Filter 56 eine auswählbare Zahl von Pixeln aus dem FIFO-Puffer 52 so liest, dass das HFC-Filter 56 die gewünschten Ausgangspixel erzeugen kann. Genauer gesagt passt die HFC-Steuereinheit 54 das Lesen von Pixeln aus dem FIFO-Puffer 52 zum HFC-Filter 56 gemäß einer Expansions-Mode an (wenn das Zoom-Verhältnis größer als 1 ist) gemäß einer Kompressions-Mode (wenn das Zoom-Verhältnis kleiner als 1 ist) und gemäß einer Durchgangs-Mode (wenn das Zoom-Verhältnis gleich 1 ist).
4 bis 7 zeigen Beispiele des Pixelstroms durch den FIFO-Puffer 52 (gesteuert durch die Steuereinheit 54) während der Kompressions-Mode. In dem Beispiel hat die Steuereinheit 54 ein Zoom-Verhältnis von 4/10 empfangen.
In 4 sind die ersten zwölf Pixel einer gepufferten Pixelzeile in FIFO-Puffer 52 gezeigt. FIFO-Puffer 52 ist in drei parallele Puffer 60, 62 und 64 aufgespalten, und die Pixel werden in abwechselnder Weise in die Puffer 60, 62 und 64 geschrieben, wobei das erste Pixel (Pixel 0) zum Puffer 60 geschrieben wird, das zweite Pixel (Pixel 1) zum Puffer 62, und das dritte Pixel (Pixel 2) zum Puffer 64, das vierte Pixel (Pixel 3) zum Puffer 60, das fünfte Pixel (Pixel 4) zum Puffer 52 und so weiter, bis die Pixelzeile im FIFO-Puffer 52 gepuffert ist. Das abwechselnde Verfahren der Pufferung der Pixel in die Puffer 60, 62 und 64 kann als folgender Algorithmus ausgedrücke werden: Eingangspuffer = (vorheriger Eingangspuffer + 1)% 3
Es sei bemerkt, dass der FIFO-Puffer zusätzliche parallele zirkulare Puffer je nach Bedarf in einem digitalen Videoempfangssystem enthalten kann, was dem Fachmann bekannt ist.
Nach Empfangen des Zoom-Verhältnissignals bestimmt die HFC-Steuereinheit über einen in einem Speicher (nicht dargestellt) gespeicherten Algorithmus die Folge von Pixeln, die aus den zirkularen Puffern 60 bis 64 des FIFO-Puffers 52 gelesen werden sollen. Wenn das Zoom-Verhältnis 4/10 ist, werden zehn Eingangspixel benötigt, um vier Ausgangspixel zu erzeugen, wie oben erwähnt wurde. Dies wird durch Ableiten des ersten Ausgangspixels aus den ersten drei Eingangspixeln (Pixel 0, 1 und 2) des zweiten Ausgangspixels aus den nächsten zwei Eingangspixeln (Pixel 3 und 4), des dritten Ausgangspixels von den nächsten drei Eingangspixeln (Pixel 5, 6 und 7) und des vierten Ausgangspixels von den nächsten zwei Eingangspixeln (Pixel 8 und 9) erreicht. Somit bestimmt die HFC-Steuereinheit 54 dass eine variable Sequenz von Eingangspixeln (3, 2, 3, 2 ...) aus dem FIFO-Puffer 52 zum HFC-Filter 56 gelesen werden muss, damit das HFC-Filter 56 die vier gewünschten Ausgangspixel erzeugt. Es sei bemerkt, dass die HFC-Steuereinheit 54 den Kompressionsprozess fortsetzt, bis ein neues Zoom-Verhältnis empfangen wird.
Am Beginn einer Leseoperation vom FIFO-Puffer 52 zeigt ein internes Register (RMUX) der HFC-Steuereinheit 54 zu dem zirkularen Puffer, der das erste Pixel (Pixel 0) der gepufferten Pixelzeile enthält. Da die erste Gruppe von aus dem FIFO-Puffer 52 zu lesenden Pixeln eine Gruppe von drei Pixeln ist, erzeugt die HFC-Steuereinheit 54 ein GO_PIXEL-Signal, das anzeigt, dass drei Pixel aus dem FIFO-Puffer 52 zum HFC-Filter 56 gelesen werden sollen. Genauer gesagt zeigt das RMUX-Register an, dass aus dem FIFO-Puffer 52 zu lesende Pixel beim zirkularen Puffer 60 beginnen, und das GO_PIXEL-Signal macht die drei zirkularen Puffer wirksam, beginnend beim zirkularen Puffer 60 und endend beim zirkularen Puffer 64. Anschließend liest das HFC-Filter 56 (unter der Steuerung der HFC-Steuereinheit 54) die drei Pixel (Pixel 0, 1, 2) parallel aus den zirkularen Puffern 60, 62 und 64.
Danach wird – wie in 5 dargestellt ist – das RMUX-Register der HFC-Steuereinheit 54 aktualisiert, um zum zirkularen Puffer 60 zu zeigen, der das nächste ungelesene Pixel (Pixel 3) enthält. Da die zweite Gruppe von Pixeln, die aus dem FIFO-Puffer 52 gelesen werden soll, eine Gruppe von zwei Pixeln ist, erzeugt die HFC-Steuereinheit 54 ein GO_PIXEL-Signal, das anzeigt, dass zwei Pixel aus dem FIFO-Puffer 52 zum HFC-Filter 56 gelesen werden sollen. Genauer gesagt zeigt das RMUX-Register an, dass aus dem FIFO-Puffer 52 zu lesende Pixel beim zirkularen Puffer 60 beginnen und das GO_PIXEL-Signal seinerseits zwei zirkulare Puffer wirk sam macht, beginnend beim zirkularen Puffer 60 und endend beim zirkularen Puffer 62. Anschließend liest das HFC-Filter 56 (unter der Steuerung der HFC-Steuereinheit 54) zwei Pixel (Pixel 3 und 4) parallel aus den zirkularen Puffern 60 und 62.
In 6 wird das RMUX-Register der HFC-Steuereinheit 54 aktualisiert, um zum zirkularen Puffer 64 zu zeigen, der das nächste ungelesene Pixel (Pixel 5) enthält. Da die dritte Gruppe von Pixeln, die aus dem FIFO-Puffer 52 gelesen werden soll, eine Gruppe von drei Pixeln ist, erzeugt die HFC-Steuereinheit 54 ein GO_PIXEL-Signal, das anzeigt, dass drei Pixel aus dem FIFO-Puffer 52 zum HFC-Filter 56 gelesen werden sollen. Genauer gesagt zeigt das RMUX-Register an, dass Pixel, beginnend beim zirkularen Puffer 64 aus dem FIFO-Puffer 52 gelesen werden sollen und das GO_PIXEL-Signal seinerseits drei Puffer wirksam macht, beginnend beim zirkularen Puffer 64 und endend beim zirkularen Puffer 62. Danach liest das HFC-Filter 56 (unter der Steuerung der HFC-Steuereinheit 54) drei Pixel (Pixel 5, 6 und 7) parallel aus den zirkularen Puffern 64, 60 und 62.
Gemäß 7 wird das RMUX-Register der HFC-Steuereinheit 54 aktualisiert, um auf den zirkularen Puffer zu zeigen, der das nächste ungelesene Pixel (Pixel 8) enthält. Da die vierte Gruppe von Pixeln, die aus dem FiFO-Puffer 52 gelesen werden soll, eine Gruppe von zwei Pixeln ist, erzeugt die HFC-Steuereinheit 54 ein GO_PIXEL-Signal, das anzeigt, dass zwei Pixel aus dem FIFO-Puffer 52 zum HFC-Filter 56 gelesen werden sollen. Genauer gesagt zeigt das RMUX-Register an, dass Pixel vom FIFO-Puffer 52, beginnend beim zirkularen Puffer 64, gelesen werden sollen und das GO_PIXEL-Signal seinerseits zwei zirkulare Puffer wirksam macht, beginnend beim zirkularen Puffer 64 und endend beim zirkularen Puffer 60. Anschließend liest das HFC- Filter 56 (unter der Steuerung der HFC-Steuereinheit 54 zwei Pixel (Pixel 8 und 9) parallel aus den zirkularen Puffern 64 und 60.
Bei der Expansion-Mode passt die HFC-Steuereinheit 54 das Lesen von Pixeln aus den zirkularen Puffern 60, 62 und 64 so an, dass ausgewählte zuvor aus den zirkularen Puffern 60, 62 und 64 gelesene Pixel wiederholt vom HFC-Filter 56 verarbeitet werden. Diese wiederholte Verarbeitung von ausgewählten Pixeln erlaubt, dass das HFC-Filter 56 eine im FIFO-Puffer 52 gepufferte Pixelzeile expandiert. Bei der Durchgangs-Mode passt die Steuereinheit 54 das Lesen von Pixeln aus den zirkularen Puffern 60, 62 und 64 so an, dass die Pixel von den zirkularen Puffern 60, 62 und 64 zum HFC-Filter 56 in derselben abwechselnden Weise gelesen werden, wie die Pixel in den zirkularen Puffern 60, 62 und 64 gespeichert wurden. In anderen Worten werden die Pixel aus dem FIFO-Puffer gemäß dem folgenden Algorithmus gelesen: Ausgangspuffer = (vorheriger Ausgangspuffer + 1)% 3
Die HFC-Steuereinheit 54 kann wahlweise einen oder mehrere zirkulare Puffer 60, 62 und 64 abschalten, wenn drei Puffer nicht erforderlich sind, um eine Pixelzeile zu puffern. Das Abschalten unnötiger Puffer spart Strom und kann die Batterielebensdauer vergrößern, wenn das Pufferungsverfahren und -system der vorliegenden Erfindung bei einer batteriebetriebenen Vorrichtung verwendet wird.
Es sei bemerkt, dass die vorliegende Erfindung als ein Wendelspulen-Zirkularpuffer beschrieben werden kann, bei dem der gelesene zirkulare Puffer von einer HFC-Steuereinheit 54 mit einem Schema ähnlich einer Wendelspule wirksam gemacht wird.
Somit erleichtert das erfindungsgemäße Pufferungsverfahren und -system die Verarbeitung einer horizontalen Pi xelzeile in einem HFC durch Anpassung an HFC-Puffer derart, dass eine variable Sequenz von parallelen Pixeln aus dem HFC-Puffer zu einem HFC-Filter ohne die Verwendung einer komplizierten Verarbeitungsschaltung gelesen werden kann.
Die Erfindung wurde zwar anhand von bevorzugten Ausführungsbeispielen beschrieben, jedoch ist ersichtlich, dass verschiedene Änderungen in den Ausführungsformen vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen, die in dem beigefügten Ansprüchen definiert ist.

Claims

Pufferungssystem (50) zur Erleichterung der Verarbeitung von Pixeln in einem Horizontal-Formatwandler, umfassend: einen FIFO-Puffer (52) zur Pufferung einer Eingangspixelzeile, die mehrere Pixel enthält; ein Filter (56) zur Verarbeitung von Pixeln, die aus dem FIFO-Puffer (52) gelesen werden, um eine Ausgangspixelzeile zu erzeugen, gekennzeichnet durch eine Steuereinheit (54) zur Anpassung des Lesens von Pixeln aus dem FIFO-Puffer (52), wobei die Steuereinheit eine Leseoperation aus dem FIFO-Puffer durch Ausgabe von Signalen startet, die anzeigt, wie viele Pixel der gepufferten Pixelzeile aus dem FIFO-Puffer (52) gelesen und von dem FIFO-Puffer (52) zu dem Filter (56) während der Leseoperation geleitet werden sollen, wobei die Steuereinheit zulässt, dass die Zahl von zu lesenden Pixeln sich von einer Leseoperation zu einer folgenden Leseoperation ändert.
Pufferungssystem nach Anspruch 1, bei dem die Steuereinheit (54) das Lesen von Pixeln aus dem FIFO-Puffer (52) gemäß einer Expansions-Mode, einer Kompressions-Mode und einer Durchgangs-Mode anpasst.
Pufferungssystem nach Anspruch 2, bei dem der FIFO-Puffer (52) mehrere parallele FIFO-Puffer (60, 62, 64) enthält und die mehreren Pixel in den mehreren parallelen FIFO-Puffern (60, 62, 64) in abwechselnder Weise gepuffert werden.
Pufferungssystem nach Anspruch 3, bei dem die Steuereinheit (54) gemäß der Expansions-Mode die Verarbeitung von zuvor aus den mehreren parallelen FIFO-Puffern (60, 62, 64) gelesenen Pixeln so anpasst, dass ausgewählte Pixel wiederholt von dem Filter (56) verarbeitet werden, um eine expandierte Ausgangs-Pixelzeile zu erzeugen.
Pufferungssystem nach Anspruch 3, bei dem die Steuereinheit (54) gemäß der Durchgangs-Mode das Lesen von Pixeln aus den mehreren parallelen FIFO-Puffern (60, 62, 64) so anprasst, dass die Pixel aus den mehreren parallelen FIFO-Puffern (60, 62, 64) zu dem Filter (56) in derselben abwechselnden Weise gelesen werden, wie die mehreren Pixel in den mehreren FIFO-Puffern (60, 62, 64) gepuffert wurden.
Pufferungssystem nach Anspruch 3, bei dem die Steuereinheit (54) gemäß dem Kompressions-Mode das Lesen von Pixeln aus den mehreren parallelen FIFO-Puffern (60, 62, 64) so anpasst, dass ausgewählte Pixel von ausgewählten FIFO-Puffern (60, 62 oder 64) der mehreren FIFO-Puffer (60, 62, 64) zu dem Filter (56) gelesen werden.
Pufferungssystem nach Anspruch 6, bei dem die ausgewählten Pixel von ausgewählten FIFO-Puffern (60, 62 oder 64) so gelesen werden, dass eine variable Zahl von parallelen Pixeln aus mehreren FIFO-Puffern (60, 62, 64) zu dem Filter (56) gelesen werden.
Pufferungssystem nach Anspruch 3, bei dem die Steuereinheit (54) ausgewählte FIFO-Puffer (60, 62 oder 64) der mehreren FIFO-Puffer (60, 62, 64) abschaltet, wenn die ausgewählten FIFO-Puffer (60, 62 oder 64) nicht für die Pufferung der Eingangs-Pixelzeile benötigt werden.
Pufferungssystem nach Anspruch 1, bei dem der Horizontal-Formatwandler (50) in einem digitalen Videoempfangssystem enthalten ist.
Pufferungssystem nach Anspruch 9, bei dem das digitale Videoempfangssystem in einer Plasma-Anzeige arbeitet.
Pufferungssystem nach Anspruch 1, bei dem der FIFO-Puffer (52) enthält: einen Wendelspulen-Zirkularpuffer (52) mit mehreren parallelen zirkularen Puffern (60, 62 und 64), die wahlweise so gelesen werden können, dass eine variable Sequenz von parallelen Pixeln an die Filtermittel (56) geliefert wird.
Pufferungssystem nach Anspruch 1, bei dem der Horizontal-Formatwandler (50) in einem digitalen Videoempfangssystem einer Plasma-Anzeige arbeitet.
Speicher-Management-Prozess zum Lesen von Pixeln einer in einem zirkularen Puffer (52) gespeicherten Pixelzeile zu einem Filter (56) zur Expansion oder Kompression der Pixelzeile, wobei der Prozess die Schritte umfasst: Bestimmen, ob die in dem zirkularen Puffer (52) gespeicherte Pixelzeile komprimiert oder expandiert werden soll; Ausführen von mehreren Leseoperationen, wobei während der Leseoperationen mehrere Pixel der gepufferten Pixelzeile aus dem zirkularen Puffer (52) gelesen und von dem zirkularen Puffer (52) zu dem Filter (56) geleitet werden, so dass das Filter die Pixelzeile komprimieren oder expandieren kann, wobei die Zahl der gelesenen und von dem zirkularen Puffer (52) zu dem Filter geleiteten Pixel sich von einer Leseoperation zu einer folgenden Leseoperation ändert; und Leiten der expandierten oder komprimierten Pixelzeile von dem Filter (56) zu einer stromabwärtigen Verarbeitungsschaltung zur weiteren Verarbeitung der Pixelzeile vor der Anzeige auf einer Anzeigevorrichtung.
Speicher-Management-Prozess nach Anspruch 13, bei dem der Zirkulare Puffer (52) aus mehreren parallelen zirkularen Puffern (60, 62 und 64) besteht und der Schritt des Lesens der Pixel in dem zirkularen Puffer (52) zu dem Filter (56) den Schritt einschließt: Lesen der Pixel von ausgewählten zirkularen Puffern (60, 62 oder 64) der mehreren zirkularen Puffer (60, 62 und 64), wenn die Pixelzeile in dem zirkularen Puffer (52) komprimiert werden soll.
Speicher-Management-Prozess nach Anspruch 14, bei dem die Pixel aus den ausgewählten zirkularen Puffern (60, 62 oder 64) so ausgelesen werden, dass ei ne variable Anzahl von parallelen Pixeln aus den ausgewählten zirkularen Puffern (60, 62 und 64) zu dem Filter (56) gelesen wird.
Speicher-Managemant-Prozess nach Anspruch 13, bei dem der zirkulare Puffer (52) aus mehreren parallelen zirkularen Puffern (60, 62 und 64) besteht, die wahlweise abgeschaltet werden können, wenn sie zur Pufferung der Pixelzeile nicht benötigt werden.
Speicher-Managemant-Prozess nach Anspruch 16, bei dem der Prozess in die Operation eines Horizontal-Formatwandlers (50) eines digitalen Videoempfangssystems einbezogen ist.
Speicher-Managemant-Prozess nach Anspruch 13, bei dem das digitale Videoempfangssystem in einer Plasma-Anzeige arbeitet.