JP5112576B2 - 画像を生成し、処理する方法およびｏｓｄ生成方法および画像生成システムおよびｏｓｄメモリ - Google Patents
画像を生成し、処理する方法およびｏｓｄ生成方法および画像生成システムおよびｏｓｄメモリ Download PDFInfo
- Publication number
- JP5112576B2 JP5112576B2 JP2000212593A JP2000212593A JP5112576B2 JP 5112576 B2 JP5112576 B2 JP 5112576B2 JP 2000212593 A JP2000212593 A JP 2000212593A JP 2000212593 A JP2000212593 A JP 2000212593A JP 5112576 B2 JP5112576 B2 JP 5112576B2
- Authority
- JP
- Japan
- Prior art keywords
- osd
- image
- memory
- display
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42653—Internal components of the client ; Characteristics thereof for processing graphics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4432—Powering on the client, e.g. bootstrap loading using setup parameters being stored locally or received from the server
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Digital Computer Display Output (AREA)
- Editing Of Facsimile Originals (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はビデオデータ処理に関する。
【０００２】
【従来の技術】
パーソナル・コンピュータとテレビジョン機能を組み合わせたホーム・エンタテインメント・システム（ＰＣ／ＴＶシステム）はますます汎用のユーザ・インタラクティブなマルチ・ソース（複数素材）の、およびマルチ・デスティネーション（複数用途）の通信装置になりつつある。そのようなマルチメディア・システムは、ユーザの要求に応動して様々な適用分野で多数のロケーション間を異なるデータ・フォーマットで通信することが必要である。たとえば、ＰＣ／ＴＶシステムは、高解像度テレビジョン（ＨＤＴＶ）放送、マルチポイント・マイクロ波配信システム（ＭＭＤＳ）放送およびディジタル・ビデオ放送（ＤＶＢ）を含む衛星または地上ソースからデータを受信することができる。また、ＰＣ／ＴＶシステムは、ディジタルビデオディスク（ＤＶＤ）、ＣＤＲＯＭ、ＶＨＳおよびディジタルＶＨＳ（ＤＶＨＳ（商標））タイプのプレーヤ、およびＰＣなどのリモートおよびローカルソースからデータを受信できるだけでなく、電話（たとえば、インターネット）および同軸回線（たとえば、ケーブルＴＶ）を介してデータを送受信できる。
【０００３】
【発明が解決しようとする課題】
そのような汎用のＰＣ／ＴＶエンタテインメント・システムは種々のソースからのビデオ・プログラム内容で使用する、または種々の適用分野のための様々な個別のオン・スクリーン・ディスプレイ（ＯＳＤ）を必要とする。テレビジョンまたはマルチメディア・システム内の多数の種々のＯＳＤの処理は時間、メモリサイズ、およびその他の実際の制限事項によって制約される。本発明によるシステムはデータ処理の制約に効率的に対処するＯＳＤ管理および制御システムを提供する。
【０００４】
【課題を解決するための手段】
対応するＯＳＤ内容に関連付けられた多数の種々のヘッダを使用するデータ・フォーマットは、効率的で柔軟なＯＳＤ管理および制御システムを容易にする。各ヘッダは関連付けられたＯＳＤピクセル・マップの解釈と提示のための唯一のディスプレイ特性またはディスプレイ特性の集合を含む。このシステムを使用する場合、ＯＳＤの提示または変更はＯＳＤに関連付けられたヘッダの選択を含み、このヘッダは、ＯＳＤを提示または変更するのに使用する所望のディスプレイ特性を有している。
【０００５】
【発明の実施の形態】
本発明の特性および利点は以下の例示的な説明によってより明らかになろう。
【０００６】
図１を参照すると、本発明の原理にしたがって動作する例示のディジタル・ビデオ受像システムのブロック図が示されている。ビデオ受信機システムは、音声、画像、および関連するデータを搬送する信号で変調される放送搬送波を受信してディジタル化するアンテナ１０および入力プロセッサ１５と、入力プロセッサ１５からディジタル出力信号を受信して復調する復調装置２０と、トレリス復号化され、バイト長データセグメントにマッピングされ、インタリーブ解除され、リードソロモン符号でエラー訂正された信号を出力するデコーダ３０を含む。デコーダユニット３０からの訂正された出力データは、プログラムを表す多重化された音声、画像、およびデータ要素を含むＭＰＥＧ互換のトランスポート・データストリームの形式をとる。
【０００７】
ビデオ受信機システムは、様々なフォーマット（たとえば、ＭＰＥＧ、ＨＴＭＬ、および／またはＪＡＶＡ）のデータが電話回線を介してビデオ受信機システムによって受信できるように、電話回線を介してサーバ８３または接続サービス８７に接続することができるモデム８０をさらに含む。
【０００８】
プロセッサ２５は、リモート・コントロール・ユニット１２５を介してユーザによって入力された要求にしたがって、デコーダ３０および／またはモデム８０から出力されたデータを処理して、処理されたデータがディスプレイ・ユニット７５に表示でき、または記録媒体１０５に格納できるようにする。より詳細に言えば、プロセッサ２５はリモート・ユニット・インタフェース１２０を介してリモート・コントロール・ユニット１２５から受信した要求を解釈し、ユーザ要求（たとえば、チャネル、ウェブサイト、および／またはＯＳＤディスプレイ）を実行するようにプロセッサ２５の構成要素を適当にシステム構成するコントローラ１１５を含む。一実施例では、コントローラ１１５はプロセッサ２５の構成要素をシステム構成して、ＭＰＥＧ復号化データとディスプレイ・ユニット７５上に表示するＯＳＤを提供する。別の実施例では、コントローラ１１５はプロセッサ２５の構成要素をシステム構成して蓄積装置９０および格納インタフェース９５を介して記録媒体１０５に格納するＭＰＥＧ互換データストリームを提供する。別の実施例では、コントローラ１１５は、サーバ８３または接続サービス８７を介して双方向（たとえば、インターネット）通信を受信するなどの他の通信形態用にプロセッサ２５の構成要素をシステム構成する。
【０００９】
プロセッサ２５は、識別してデコーダ３０からのトランスポート・ストリーム内の選択されたパケットをトランスポート・デコーダ５５へ送るデコードＰＩＤ選択ユニット４５を含む。デコーダ３０からのトランスポート・ストリームは、トランスポート・デコーダ５５によって音声、画像、およびデータ構成要素に多重化解除され、以下に詳述するプロセッサ２５の他の構成要素によってさらに処理される。
【００１０】
プロセッサ２５に提供されるトランスポート・ストリームはプログラムチャネル・データ、付随システム・タイミング情報、およびプログラム内容格付けおよびプログラムガイド情報などのプログラム特定情報を含むデータ・パケットを含んでいる。トランスポート・デコーダ５５は付随情報パケットをコントローラ１１５に送り、コントローラ１１５は付随情報を解析し（ｐａｒｓｅ）、照合し（ｃｏｌｌａｔｅ）、階層的に構成されたテーブルに組み合わせる。ユーザが選択したプログラムチャネルを含む個々のデータ・パケットが、組み合わせられたプログラム特定情報を用いて識別され組み合わせられる。システム・タイミング情報は時間参照標識とそれに関連する訂正データ（たとえば、夏時間標識および時間のずれ、閏年などを調整するオフセット情報など）を含んでいる。このタイミング情報は、デコーダが時間基準標識をプログラムの放送業者による将来のプログラムの送信の時刻と日付を設定するためのタイム・クロック（例えば、米国東海岸時刻および日付）に変換するのに十分な情報である。タイム・クロックはプログラムの受信、プログラムの録画、およびプログラムの再生などのスケジュール化されたプログラム処理を開始するために使用できる。さらに、プログラム特定情報は、限定受信（ＣＡ；ｃｏｎｄｉｔｉｏｎａｌ ａｃｃｅｓｓ）、ネットワーク情報、そして図１のシステムが所望のチャネルに同調してデータ・パケットを組み合わせて完全なプログラムを形成することを可能にする識別およびリンクのデータを含む。プログラム特定情報は、また付加的なプログラム内容格付け情報（たとえば、年齢別の適性格付け）、プログラムガイド情報（たとえば、電子プログラムガイド−ＥＰＧ）ならびにこの付随情報の識別と組み立てをサポートするデータだけでなく放送プログラムに関係する記述テキストを含んでいる。
【００１１】
トランスポート・デコーダ５５はＭＰＥＧ互換の画像、音声、およびサブピクチャ・ストリームをＭＰＥＧデコーダ６５に送信する。ビデオおよび音声ストリームは選択されたチャネルプログラム内容を表す圧縮ビデオおよび音声データを含む。サブピクチャ・データは格付け情報、プログラム記述情報などのチャネルプログラム内容に関連付けられた情報を含む。
【００１２】
ＭＰＥＧデコーダ６５はランダム・アクセス・メモリ（ＲＡＭ）６７と協働してユニット５５からのＭＰＥＧ互換のパケット化された音声およびビデオデータを復号して圧縮解除し、ピクセルデータを表す圧縮解除されたプログラムをディスプレイ・プロセッサ７０に提供する。またデコーダ６５はユニット５５からのサブピクチャ・データを組み合わせ、照合し、解釈して、内蔵ＯＳＤモジュールに出力するフォーマット化されたプログラムガイドを生成する（図２、図３、および図６を参照）。ＯＳＤモジュールはＲＡＭ６７と協働してサブピクチャ・データとその他の情報を処理して、本発明によるディスプレイ７５に表示される選択可能なメニューオプションとその他の項目を含むサブタイトル、制御、および情報メニューを表すピクセル・マッピングされたデータを生成する。表示される制御および情報メニューを用いて、ユーザはプログラムを選択して、視聴のために選択したプログラムを受信するための同調と、記録媒体１０５へのプログラムの録画と、記録媒体１０５からのプログラムの再生を含む将来のプログラム処理機能を表示してスケジューリングできる。
【００１３】
ＯＳＤモジュールによって生成されたテキストおよびグラフィックスを含む制御および情報表示はコントローラ１１５の指令によって、オーバレイ・ピクセル・マップ・データの形式で生成される。ＯＳＤモジュールからのオーバレイ・ピクセル・マップ・データは、コントローラ１１５の指令によって、ＭＰＥＧデコーダ６５から受信した圧縮解除されたピクセルを表すデータと組み合わされて同期化される。選択したチャネル上のビデオ・プログラムを表す組み合わされたピクセル・マップ・データとそれに関連するサブピクチャ・データはディスプレイ・プロセッサ７０によって符号化され、ディスプレイ７５に出力される。
【００１４】
本発明の原理は、符号化タイプまたは変調フォーマットが様々な地上、ケーブル、衛星、インターネット、またはコンピュータネットワーク放送システムに適用できる。そのようなシステムはたとえば、他のタイプの符号化データストリームおよびプログラム特定情報を搬送するその他の方法を含む非ＭＰＥＧ互換システムを含む。さらに、開示されたシステムは、放送プログラムの処理方法として記載されているが、これは例示にすぎない「プログラム」という用語は、音声データ、電話メッセージ、コンピュータプログラム、インターネットデータまたはその他の通信などの任意の形式のパケット化されたデータを表すために使用される。
【００１５】
図１のアーキテクチャは限定的なものではない。本発明の原理にしたがってその他のアーキテクチャを得て同じ目的を達成することができる。さらに、図１のプロセッサ２５の構成要素の機能はマイクロプロセッサのプログラミングされた命令内で全部または一部を実施できる。さらに、本発明の原理は任意の形式のＭＰＥＧまたは非ＭＰＥＧ互換の電子プログラムガイドに適用される。
【００１６】
図２を参照すると、ＭＰＥＧデコーダ６５およびビデオＲＡＭ６７の詳細が示されている。デコーダ６５はトランスポート・デコーダ５５からオン・デマンドでビデオ・データ・パケットを小セグメントで受信し、メモリ・コントローラ１３２を介して比較的大きいセグメントに入れて復号および圧縮解除用に予約されたＲＡＭ６７のセクション１３４に結合する。ビデオＲＡＭ６７はメモリ・コントローラ１３２の制御下で扱われる。ＲＡＭ６７のセクション１３４は受信したビデオ・データ・パケットを記憶するレート・バッファ部と復号化および圧縮解除中にビデオ情報のフレームを記憶するフレーム記憶部を含む。ビデオ・ディスプレイ・ユニット１４０は記憶されたビデオ・データ・パケットを復号化および圧縮解除して一連のビデオ画像構成要素を形成する。このため、ビデオ・ディスプレイ・ユニット１４０は適宜メモリ・コントローラ１３２を介してセクション１３４の復号化および圧縮解除部分にデータを要求する。ビデオ画像構成要素のシーケンスは、ディスプレイ・プロセッサ７０によって生成されるフィールド、ライン、およびピクセルレートの信号と同期化される。コントローラ１１５によって生成される制御データは制御インタフェースユニット１４２によって受信され、内部制御バスを介してＭＰＥＧデコーダ６５の様々な構成要素に結合される。
【００１７】
ＭＰＥＧデコーダ６５のＯＳＤ部分は、以下に詳述するように、メモリ・コントローラ１３２を介して、ＲＡＭ６７のＯＳＤヘッダ・メモリ・ブロック１３６およびＯＳＤピクセル・マップまたはビットマップメモリブロック１３８と通信するＯＳＤディスプレイ・ユニット１４４を含む。ビデオ受信機が初期化されると、コントローラ１１５は複数のピクセル・マップとそれに関連するピクセルマップヘッダを生成し、制御インタフェース１４２およびメモリ・コントローラ１３２を介してそれらをメモリ１３８および１３６のＯＳＤピクセル・マップおよびＯＳＤヘッダ・ブロックに格納する。
【００１８】
出力多重化装置（Ｍｕｘ；マルチプレクサ）１４６は、ＯＳＤ・ディスプレイ・ユニット１４４の制御下で、ビデオ・ディスプレイ・ユニット１４０（ビデオ画像構成要素）の出力とＯＳＤディスプレイ・ユニット１４４（グラフィック画像構成要素）の出力を組み合わせ、ディスプレイ・ユニット７５で表示するためにビデオとグラフィックの組み合わせをディスプレイ・プロセッサ７０に渡す。
【００１９】
図３を参照すると、従来のＯＳＤ管理および制御構成が示されている。メモリ・コントローラ１３２は、とりわけ、メモリ６７のＯＳＤヘッダ・ブロック１３６とＯＳＤピクセル・マップ・ブロック１３８内へのＯＳＤデータの記憶と取出しを容易にするＯＳＤヘッダポインタ（ＯＨＰ）レジスタ１４８とメモリ・アクセス・ファイル（ＭＡＦ）レジスタ１５０を含む。メモリ・コントローラ１３２はＯＳＤディスプレイ・ユニット１４４の要求に応動してメモリ６７内へのＯＳＤデータの記憶と取出しを管理する。ビデオ受信機が初期化されると、複数のＯＳＤデータ構造体がメモリ６７に格納される。各ＯＳＤデータ構造体は、メモリ６７のヘッダ・ブロック１３６に記憶されたＯＳＤヘッダ（たとえば、「ＯＳＤ１」、「ＯＳＤ２」、および「ＯＳＤ３」ヘッダ）およびメモリ６７ピクセル・マップ・ブロック１３８に記憶されたＯＳＤピクセル・マップ（たとえば、「ＯＳＤ１」、「ＯＳＤ２」、および「ＯＳＤ３」ピクセル・マップ）を含む。従来のＯＳＤバッファリング技法によれば、ピクセル・マップ・ブロック１３８内に記憶されたＯＳＤピクセル・マップごとにヘッダ・ブロック１３６内に記憶された単一のＯＳＤヘッダがある。各ＯＳＤヘッダはピクセル・マップ・ブロック１３８内の関連付けられたピクセル・マップのメモリ位置と、その関連付けられたピクセル・マップをディスプレイ・プロセッサ７０でどの様に処理し、ディスプレイ・ユニット７５に表示するかを規定する１組のディスプレイ特性を含む。たとえば、「ＯＳＤ１」ヘッダは「ＯＳＤ１」ピクセル・マップのメモリ位置と「ＯＳＤ１」ピクセル・マップを処理して表示する方法を定義するディスプレイ特性の集合を含む。ディスプレイ特性は、これに限定されないが、ＯＳＤサイドパネルの有無、ピクセル圧縮の使用、ピクセルあたりのビット数、ＹＵＶまたはＹＩＱのカラーリメトリ（ｃｏｌｏｒｉｍｅｔｒｙ）、透明度、ＯＳＤのサイズ、ＯＳＤフォーマット（たとえば、インタレースまたは順次走査）、ＯＳＤ色配列、ＯＳＤ混合比、ＯＳＤ解像度、縦横比、水平方向ピクセル重複、垂直方向ピクセル重複、ＯＳＤ画面位置を含む。いくつかの例示のＯＳＤヘッダおよびＯＳＤピクセル・マップ・データ構造体が図５に示されている。上述したように、各ＯＳＤヘッダ１６７は異なるＯＳＤピクセル・マップ１６８に関連付けられている。
【００２０】
図３に関連して図４を参照すると、従来のＯＳＤ取り出し処理１５１が示されている。最初、ＯＳＤディスプレイ・ユニット１４４は、ステップ１５２で、ディスプレイ・ユニット７５上にＯＳＤ（たとえば、図５に示されるグラフィカル画像）を表示するためのＯＳＤディスプレイ要求をコントローラ１１５から受信する。コントローラの要求に応動して、ＯＳＤディスプレイ・ユニット１４４は、ステップ１５４でメモリ・アクセス要求をＯＨＰレジスタ１４８に送信する。ＯＨＰレジスタ１４８はステップ１５６で所望のＯＳＤピクセル・マップに対応するＯＳＤヘッダをＭＡＦレジスタ１５０に書き込むことで要求を処理する。ＯＳＤディスプレイ・ユニット１４４は、ステップ１５８で、ＯＳＤヘッダを読み出してピクセル・マップ・ブロック１３８内のＯＳＤピクセル・マップの位置を決定する。ピクセル・マップの位置が決定されると、ＯＳＤディスプレイ・ユニット１４４はＯＳＤアドレスをメモリ・コントローラ１３２内に設定し、設定されたアドレスで画像をＭＡＦレジスタ１５０内に読み込むようにメモリ・コントローラ１３２に要求する。その後、ＯＳＤディスプレイ・ユニット１４４は、ステップ１６０で、取り出されたＯＳＤヘッダ内のディスプレイ特性がＯＳＤディスプレイ要求のディスプレイ特性と一致するか否かを判定する。たとえば、要求されたディスプレイ特性はディスプレイ７５の下部に緑の画像で表示される関連付けられたピクセル・マップのためのものであるに対して、取り出されたヘッダのディスプレイ特性は、関連付けられたピクセル・マップ値がディスプレイ７５の上部に青の画像で表示され、要求された表示特性はディスプレイ７５の下部に緑の画像で表示される関連するピクセルマップのためのものであることを示すかも知れない。ＯＳＤヘッダのディスプレイ特性が要求されたＯＳＤディスプレイ特性と一致する場合、ＯＳＤディスプレイ・ユニット１４４は、ステップ１６２で、ＯＳＤピクセル・マップとそれに関連するディスプレイ特性（ＯＳＤヘッダ内に提供されている）をディスプレイ・プロセッサ７０に渡す。ＯＳＤヘッダのディスプレイ特性が要求されたＯＳＤディスプレイ特性と一致しない場合、ＯＳＤディスプレイ・ユニット１４４は、ステップ１６４で、次ぎに進む前に取り出されたＯＳＤヘッダ内のディスプレイ特性を再度書き込みし、かつ／または要求されたディスプレイ特性を含むＯＳＤピクセル・マップを再度描画し、ステップ１６６でＯＳＤピクセル・マップ（再描画された）とそれに関連するヘッダ（再書込みされた）をディスプレイ・プロセッサ７０に渡す。ＯＳＤヘッダの再書込みおよび／またはＯＳＤピクセル・マップの再描画の結果、コントローラ１１５からのＯＳＤ要求と所望のディスプレイ特性を有するＯＳＤの表示の間に遅延が発生する。言い換えれば、ＯＳＤヘッダおよびそれに関連付けられたＯＳＤピクセル・マップの変更に必要な多数のメモリ命令の結果として、ＯＳＤの表示が遅延する。ビデオ受信機がタイムクリティカルな処理（たとえば、ビデオ・プログラムの表示）を実行中にＯＳＤディスプレイ要求がなされた場合、ＯＳＤの表示の遅延の結果、ユーザに表示されべき画像が乱れたり歪むことがある（たとえば、画像異状が発生する）。
【００２１】
図６を参照すると、本発明の改良型ＯＳＤ管理および制御構成が示されている。本発明の改良型ＯＳＤ管理および制御構成によって、図３の従来のＯＳＤ管理および制御構成を用いた場合に遭遇する遅延が大幅に減少する。本発明の構成によれば、ビデオ受信機が初期化されると複数のＯＳＤデータ構造体がメモリ６７内に格納される。より詳細に言えば、本発明の各ＯＳＤデータ構造帯はメモリ６７のピクセル・マップ・ブロック１３８に格納されたＯＳＤピクセル・マップと、メモリ６７のヘッダ・ブロック１３６に格納された関連付けられた複数のＯＳＤヘッダを含む。したがって、本発明のＯＳＤバッファリング技法によれば、ピクセル・マップ・ブロック１３８内に格納された各ＯＳＤピクセル・マップ（たとえば、「ＯＳＤ１」ピクセル・マップ）についてヘッダ・ブロック１３６内に格納された複数のＯＳＤヘッダ（たとえば、「ＯＳＤ１ａ」、「ＯＳＤ１ｂ」、および「ＯＳＤ１ｃ」ヘッダ）が存在する。各ＯＳＤヘッダは関連付けられたＯＳＤピクセル・マップのメモリ位置と、ＯＳＤピクセル・マップをディスプレイ・ユニット７５に表示する方法を規定する唯一のディスプレイ特性またはディスプレイ特性の集合を含む。例示の多数のＯＳＤヘッダ１９２と単一のＯＳＤピクセル・マップ１９４のデータ構造体１９０が図８に示されている。
【００２２】
図６に関連して図７を参照すると、本発明のＯＳＤ取り出し処理１７０が示されている。最初、ＯＳＤディスプレイ・ユニット１４４は、ステップ１７２で、ＯＳＤディスプレイ要求をコントローラ１１５から受信する。コントローラの要求に応答して、ＯＳＤディスプレイ・ユニット１４４は、ステップ１７４でメモリ・アクセス要求をＯＨＰレジスタ１４８に送信する。ＯＨＰレジスタ１４８はステップ１７６で所望のＯＳＤビットマップに対応し、要求されたディスプレイ特性と一致するＯＳＤヘッダをＭＡＦレジスタ１５０に書き込むことで要求を処理する。ＯＳＤディスプレイ・ユニット１４４は、ステップ１７８で、ＯＳＤヘッダを読み出してピクセル・マップ・ブロック１３８内のＯＳＤピクセル・マップの位置を決定する。ピクセル・マップの位置が決定されると、ＯＳＤディスプレイ・ユニット１４４はＯＳＤアドレスをメモリ・コントローラ１３２内に設定し、設定されたアドレスで画像をＭＡＦレジスタ１５０に読み込むようにメモリ・コントローラ１３２に要求する。その後、ＯＳＤディスプレイ・ユニット１４４は、ステップ１８０で、ＯＳＤピクセル・マップとそれに関連付けられたディスプレイ特性（ＯＳＤヘッダ内に提供されている）をディスプレイ・プロセッサ７０に渡す。ピクセル・マップごとに多数のヘッダが提供されているので、ＯＳＤヘッダの再書込みやＯＳＤピクセル・マップの再描画は実行されないことに留意する必要がある。関連付けられたピクセル・マップのディスプレイ特性の組み合わせと同じ数だけヘッダがあることが好ましい。こうして、ＯＳＤはＯＳＤディスプレイ・ユニット１４４の単一のメモリ命令を用いてメモリ７６から取り出すことができる（ただし、不正確なディスプレイ特性を有するＯＳＤヘッダの場合、取出しと再書込みには多数の命令が必要である）。さらに、ピクセル・マップごとに複数のヘッダ（各ヘッダが唯一のディスプレイ特性またはディスプレイディスプレイ特性の集合を有する）を提供することで再書込みおよび／または再描画による遅延なしにＯＳＤの選択、ＯＳＤの変更、およびＯＳＤの表示を容易に効率化することができる。
【００２３】
以上、本発明について好ましい実施形態に関して説明してきたが、首記の特許請求の範囲に記載する本発明の精神と範囲を逸脱することなしに本発明に様々な変更を加えることができるのは明らかである。
【００２４】
【発明の効果】
以上説明したように本発明によれば、各ヘッダが一意的な表示特性または表示特性の組を有する複数のヘッダをピクセルマップ毎に設け、ＯＳＤ表示要求に際して、ＯＳＤヘッダの再書込みやＯＳＤピクセルマップの再描画は実行されないので、ＯＳＤ要求と所望の表示特性を有するＯＳＤの表示の間の遅延が大幅に減少し、ＯＳＤの表示の遅延の結果、ユーザに表示されている画像が乱れたり歪むことがない。ピクセルマップ毎に複数のヘッダを提供することで再書込みおよび／または再描画による遅延なしにＯＳＤの選択、ＯＳＤの変更、およびＯＳＤの表示を容易に効率化することができる。
【図面の簡単な説明】
【図１】本発明によるＯＳＤヘッダおよび内容データを処理する例示のホーム・エンタテインメント・システムを示す図である。
【図２】図１に示す例示のホーム・エンターテインメント・デコーダ・システムのＭＰＥＧデコーダおよびビデオ・メモリを示す図である。
【図３】従来のＭＰＥＧデコーダおよびビデオ・メモリの構成を示す図である。
【図４】従来のＯＳＤ取り出し処理を示すフローチャートである。
【図５】従来のＯＳＤデータ・フォーマットを示す図である。
【図６】本発明のＭＰＥＧデコーダおよびビデオ・メモリの構成を示す図である。
【図７】本発明のＯＳＤ取り出し処理を示すフローチャートである。
【図８】本発明のＯＳＤデータ・フォーマットを示す図である。
【符号の説明】
１５ 入力プロセッサ
２０ 復調装置
２５ プロセッサ
３０ デコーダ
４５ デコードＰＩＤ選択ユニット
５５ トランスポート・デコーダ
６５ ＭＰＥＧデコーダ
６７ ランダム・アクセス・メモリ（ＲＡＭ）
７０ ディスプレイ・プロセッサ
７５ ディスプレイ
８０ モデム
８３ サーバ
８７ 接続サービス
９０ 蓄積装置
９５ 格納インタフェース
１０５ 記録媒体
１１５ コントローラ
１２０ リモート・ユニット・インタフェース
１２５ リモート・コントロール・ユニット
１３２ メモリ・コントローラ
１３４ ＲＡＭ６７のセクション
１３６ ＯＳＤヘッダ・メモリ・ブロック
１３８ ピクセル・マップ・ブロック、ビットマップメモリブロック
１４０ ビデオ・ディスプレイ・ユニット
１４２ 制御インタフェース
１４４ ＯＳＤディスプレイ・ユニット
１４６ 出力多重化装置
１４８ ＯＨＰ（ＯＳＤヘッダ・ポインタ・レジスタ）
１５０ ＭＡＦ（メモリ・アクセス・ファイル）
１６７ ＯＳＤヘッダ
１６８ ＯＳＤピクセル・マップ
１９０ データ構造体
１９２ ＯＳＤヘッダ
１９４ ＯＳＤピクセル・マップ
【発明の属する技術分野】
本発明はビデオデータ処理に関する。
【０００２】
【従来の技術】
パーソナル・コンピュータとテレビジョン機能を組み合わせたホーム・エンタテインメント・システム（ＰＣ／ＴＶシステム）はますます汎用のユーザ・インタラクティブなマルチ・ソース（複数素材）の、およびマルチ・デスティネーション（複数用途）の通信装置になりつつある。そのようなマルチメディア・システムは、ユーザの要求に応動して様々な適用分野で多数のロケーション間を異なるデータ・フォーマットで通信することが必要である。たとえば、ＰＣ／ＴＶシステムは、高解像度テレビジョン（ＨＤＴＶ）放送、マルチポイント・マイクロ波配信システム（ＭＭＤＳ）放送およびディジタル・ビデオ放送（ＤＶＢ）を含む衛星または地上ソースからデータを受信することができる。また、ＰＣ／ＴＶシステムは、ディジタルビデオディスク（ＤＶＤ）、ＣＤＲＯＭ、ＶＨＳおよびディジタルＶＨＳ（ＤＶＨＳ（商標））タイプのプレーヤ、およびＰＣなどのリモートおよびローカルソースからデータを受信できるだけでなく、電話（たとえば、インターネット）および同軸回線（たとえば、ケーブルＴＶ）を介してデータを送受信できる。
【０００３】
【発明が解決しようとする課題】
そのような汎用のＰＣ／ＴＶエンタテインメント・システムは種々のソースからのビデオ・プログラム内容で使用する、または種々の適用分野のための様々な個別のオン・スクリーン・ディスプレイ（ＯＳＤ）を必要とする。テレビジョンまたはマルチメディア・システム内の多数の種々のＯＳＤの処理は時間、メモリサイズ、およびその他の実際の制限事項によって制約される。本発明によるシステムはデータ処理の制約に効率的に対処するＯＳＤ管理および制御システムを提供する。
【０００４】
【課題を解決するための手段】
対応するＯＳＤ内容に関連付けられた多数の種々のヘッダを使用するデータ・フォーマットは、効率的で柔軟なＯＳＤ管理および制御システムを容易にする。各ヘッダは関連付けられたＯＳＤピクセル・マップの解釈と提示のための唯一のディスプレイ特性またはディスプレイ特性の集合を含む。このシステムを使用する場合、ＯＳＤの提示または変更はＯＳＤに関連付けられたヘッダの選択を含み、このヘッダは、ＯＳＤを提示または変更するのに使用する所望のディスプレイ特性を有している。
【０００５】
【発明の実施の形態】
本発明の特性および利点は以下の例示的な説明によってより明らかになろう。
【０００６】
図１を参照すると、本発明の原理にしたがって動作する例示のディジタル・ビデオ受像システムのブロック図が示されている。ビデオ受信機システムは、音声、画像、および関連するデータを搬送する信号で変調される放送搬送波を受信してディジタル化するアンテナ１０および入力プロセッサ１５と、入力プロセッサ１５からディジタル出力信号を受信して復調する復調装置２０と、トレリス復号化され、バイト長データセグメントにマッピングされ、インタリーブ解除され、リードソロモン符号でエラー訂正された信号を出力するデコーダ３０を含む。デコーダユニット３０からの訂正された出力データは、プログラムを表す多重化された音声、画像、およびデータ要素を含むＭＰＥＧ互換のトランスポート・データストリームの形式をとる。
【０００７】
ビデオ受信機システムは、様々なフォーマット（たとえば、ＭＰＥＧ、ＨＴＭＬ、および／またはＪＡＶＡ）のデータが電話回線を介してビデオ受信機システムによって受信できるように、電話回線を介してサーバ８３または接続サービス８７に接続することができるモデム８０をさらに含む。
【０００８】
プロセッサ２５は、リモート・コントロール・ユニット１２５を介してユーザによって入力された要求にしたがって、デコーダ３０および／またはモデム８０から出力されたデータを処理して、処理されたデータがディスプレイ・ユニット７５に表示でき、または記録媒体１０５に格納できるようにする。より詳細に言えば、プロセッサ２５はリモート・ユニット・インタフェース１２０を介してリモート・コントロール・ユニット１２５から受信した要求を解釈し、ユーザ要求（たとえば、チャネル、ウェブサイト、および／またはＯＳＤディスプレイ）を実行するようにプロセッサ２５の構成要素を適当にシステム構成するコントローラ１１５を含む。一実施例では、コントローラ１１５はプロセッサ２５の構成要素をシステム構成して、ＭＰＥＧ復号化データとディスプレイ・ユニット７５上に表示するＯＳＤを提供する。別の実施例では、コントローラ１１５はプロセッサ２５の構成要素をシステム構成して蓄積装置９０および格納インタフェース９５を介して記録媒体１０５に格納するＭＰＥＧ互換データストリームを提供する。別の実施例では、コントローラ１１５は、サーバ８３または接続サービス８７を介して双方向（たとえば、インターネット）通信を受信するなどの他の通信形態用にプロセッサ２５の構成要素をシステム構成する。
【０００９】
プロセッサ２５は、識別してデコーダ３０からのトランスポート・ストリーム内の選択されたパケットをトランスポート・デコーダ５５へ送るデコードＰＩＤ選択ユニット４５を含む。デコーダ３０からのトランスポート・ストリームは、トランスポート・デコーダ５５によって音声、画像、およびデータ構成要素に多重化解除され、以下に詳述するプロセッサ２５の他の構成要素によってさらに処理される。
【００１０】
プロセッサ２５に提供されるトランスポート・ストリームはプログラムチャネル・データ、付随システム・タイミング情報、およびプログラム内容格付けおよびプログラムガイド情報などのプログラム特定情報を含むデータ・パケットを含んでいる。トランスポート・デコーダ５５は付随情報パケットをコントローラ１１５に送り、コントローラ１１５は付随情報を解析し（ｐａｒｓｅ）、照合し（ｃｏｌｌａｔｅ）、階層的に構成されたテーブルに組み合わせる。ユーザが選択したプログラムチャネルを含む個々のデータ・パケットが、組み合わせられたプログラム特定情報を用いて識別され組み合わせられる。システム・タイミング情報は時間参照標識とそれに関連する訂正データ（たとえば、夏時間標識および時間のずれ、閏年などを調整するオフセット情報など）を含んでいる。このタイミング情報は、デコーダが時間基準標識をプログラムの放送業者による将来のプログラムの送信の時刻と日付を設定するためのタイム・クロック（例えば、米国東海岸時刻および日付）に変換するのに十分な情報である。タイム・クロックはプログラムの受信、プログラムの録画、およびプログラムの再生などのスケジュール化されたプログラム処理を開始するために使用できる。さらに、プログラム特定情報は、限定受信（ＣＡ；ｃｏｎｄｉｔｉｏｎａｌ ａｃｃｅｓｓ）、ネットワーク情報、そして図１のシステムが所望のチャネルに同調してデータ・パケットを組み合わせて完全なプログラムを形成することを可能にする識別およびリンクのデータを含む。プログラム特定情報は、また付加的なプログラム内容格付け情報（たとえば、年齢別の適性格付け）、プログラムガイド情報（たとえば、電子プログラムガイド−ＥＰＧ）ならびにこの付随情報の識別と組み立てをサポートするデータだけでなく放送プログラムに関係する記述テキストを含んでいる。
【００１１】
トランスポート・デコーダ５５はＭＰＥＧ互換の画像、音声、およびサブピクチャ・ストリームをＭＰＥＧデコーダ６５に送信する。ビデオおよび音声ストリームは選択されたチャネルプログラム内容を表す圧縮ビデオおよび音声データを含む。サブピクチャ・データは格付け情報、プログラム記述情報などのチャネルプログラム内容に関連付けられた情報を含む。
【００１２】
ＭＰＥＧデコーダ６５はランダム・アクセス・メモリ（ＲＡＭ）６７と協働してユニット５５からのＭＰＥＧ互換のパケット化された音声およびビデオデータを復号して圧縮解除し、ピクセルデータを表す圧縮解除されたプログラムをディスプレイ・プロセッサ７０に提供する。またデコーダ６５はユニット５５からのサブピクチャ・データを組み合わせ、照合し、解釈して、内蔵ＯＳＤモジュールに出力するフォーマット化されたプログラムガイドを生成する（図２、図３、および図６を参照）。ＯＳＤモジュールはＲＡＭ６７と協働してサブピクチャ・データとその他の情報を処理して、本発明によるディスプレイ７５に表示される選択可能なメニューオプションとその他の項目を含むサブタイトル、制御、および情報メニューを表すピクセル・マッピングされたデータを生成する。表示される制御および情報メニューを用いて、ユーザはプログラムを選択して、視聴のために選択したプログラムを受信するための同調と、記録媒体１０５へのプログラムの録画と、記録媒体１０５からのプログラムの再生を含む将来のプログラム処理機能を表示してスケジューリングできる。
【００１３】
ＯＳＤモジュールによって生成されたテキストおよびグラフィックスを含む制御および情報表示はコントローラ１１５の指令によって、オーバレイ・ピクセル・マップ・データの形式で生成される。ＯＳＤモジュールからのオーバレイ・ピクセル・マップ・データは、コントローラ１１５の指令によって、ＭＰＥＧデコーダ６５から受信した圧縮解除されたピクセルを表すデータと組み合わされて同期化される。選択したチャネル上のビデオ・プログラムを表す組み合わされたピクセル・マップ・データとそれに関連するサブピクチャ・データはディスプレイ・プロセッサ７０によって符号化され、ディスプレイ７５に出力される。
【００１４】
本発明の原理は、符号化タイプまたは変調フォーマットが様々な地上、ケーブル、衛星、インターネット、またはコンピュータネットワーク放送システムに適用できる。そのようなシステムはたとえば、他のタイプの符号化データストリームおよびプログラム特定情報を搬送するその他の方法を含む非ＭＰＥＧ互換システムを含む。さらに、開示されたシステムは、放送プログラムの処理方法として記載されているが、これは例示にすぎない「プログラム」という用語は、音声データ、電話メッセージ、コンピュータプログラム、インターネットデータまたはその他の通信などの任意の形式のパケット化されたデータを表すために使用される。
【００１５】
図１のアーキテクチャは限定的なものではない。本発明の原理にしたがってその他のアーキテクチャを得て同じ目的を達成することができる。さらに、図１のプロセッサ２５の構成要素の機能はマイクロプロセッサのプログラミングされた命令内で全部または一部を実施できる。さらに、本発明の原理は任意の形式のＭＰＥＧまたは非ＭＰＥＧ互換の電子プログラムガイドに適用される。
【００１６】
図２を参照すると、ＭＰＥＧデコーダ６５およびビデオＲＡＭ６７の詳細が示されている。デコーダ６５はトランスポート・デコーダ５５からオン・デマンドでビデオ・データ・パケットを小セグメントで受信し、メモリ・コントローラ１３２を介して比較的大きいセグメントに入れて復号および圧縮解除用に予約されたＲＡＭ６７のセクション１３４に結合する。ビデオＲＡＭ６７はメモリ・コントローラ１３２の制御下で扱われる。ＲＡＭ６７のセクション１３４は受信したビデオ・データ・パケットを記憶するレート・バッファ部と復号化および圧縮解除中にビデオ情報のフレームを記憶するフレーム記憶部を含む。ビデオ・ディスプレイ・ユニット１４０は記憶されたビデオ・データ・パケットを復号化および圧縮解除して一連のビデオ画像構成要素を形成する。このため、ビデオ・ディスプレイ・ユニット１４０は適宜メモリ・コントローラ１３２を介してセクション１３４の復号化および圧縮解除部分にデータを要求する。ビデオ画像構成要素のシーケンスは、ディスプレイ・プロセッサ７０によって生成されるフィールド、ライン、およびピクセルレートの信号と同期化される。コントローラ１１５によって生成される制御データは制御インタフェースユニット１４２によって受信され、内部制御バスを介してＭＰＥＧデコーダ６５の様々な構成要素に結合される。
【００１７】
ＭＰＥＧデコーダ６５のＯＳＤ部分は、以下に詳述するように、メモリ・コントローラ１３２を介して、ＲＡＭ６７のＯＳＤヘッダ・メモリ・ブロック１３６およびＯＳＤピクセル・マップまたはビットマップメモリブロック１３８と通信するＯＳＤディスプレイ・ユニット１４４を含む。ビデオ受信機が初期化されると、コントローラ１１５は複数のピクセル・マップとそれに関連するピクセルマップヘッダを生成し、制御インタフェース１４２およびメモリ・コントローラ１３２を介してそれらをメモリ１３８および１３６のＯＳＤピクセル・マップおよびＯＳＤヘッダ・ブロックに格納する。
【００１８】
出力多重化装置（Ｍｕｘ；マルチプレクサ）１４６は、ＯＳＤ・ディスプレイ・ユニット１４４の制御下で、ビデオ・ディスプレイ・ユニット１４０（ビデオ画像構成要素）の出力とＯＳＤディスプレイ・ユニット１４４（グラフィック画像構成要素）の出力を組み合わせ、ディスプレイ・ユニット７５で表示するためにビデオとグラフィックの組み合わせをディスプレイ・プロセッサ７０に渡す。
【００１９】
図３を参照すると、従来のＯＳＤ管理および制御構成が示されている。メモリ・コントローラ１３２は、とりわけ、メモリ６７のＯＳＤヘッダ・ブロック１３６とＯＳＤピクセル・マップ・ブロック１３８内へのＯＳＤデータの記憶と取出しを容易にするＯＳＤヘッダポインタ（ＯＨＰ）レジスタ１４８とメモリ・アクセス・ファイル（ＭＡＦ）レジスタ１５０を含む。メモリ・コントローラ１３２はＯＳＤディスプレイ・ユニット１４４の要求に応動してメモリ６７内へのＯＳＤデータの記憶と取出しを管理する。ビデオ受信機が初期化されると、複数のＯＳＤデータ構造体がメモリ６７に格納される。各ＯＳＤデータ構造体は、メモリ６７のヘッダ・ブロック１３６に記憶されたＯＳＤヘッダ（たとえば、「ＯＳＤ１」、「ＯＳＤ２」、および「ＯＳＤ３」ヘッダ）およびメモリ６７ピクセル・マップ・ブロック１３８に記憶されたＯＳＤピクセル・マップ（たとえば、「ＯＳＤ１」、「ＯＳＤ２」、および「ＯＳＤ３」ピクセル・マップ）を含む。従来のＯＳＤバッファリング技法によれば、ピクセル・マップ・ブロック１３８内に記憶されたＯＳＤピクセル・マップごとにヘッダ・ブロック１３６内に記憶された単一のＯＳＤヘッダがある。各ＯＳＤヘッダはピクセル・マップ・ブロック１３８内の関連付けられたピクセル・マップのメモリ位置と、その関連付けられたピクセル・マップをディスプレイ・プロセッサ７０でどの様に処理し、ディスプレイ・ユニット７５に表示するかを規定する１組のディスプレイ特性を含む。たとえば、「ＯＳＤ１」ヘッダは「ＯＳＤ１」ピクセル・マップのメモリ位置と「ＯＳＤ１」ピクセル・マップを処理して表示する方法を定義するディスプレイ特性の集合を含む。ディスプレイ特性は、これに限定されないが、ＯＳＤサイドパネルの有無、ピクセル圧縮の使用、ピクセルあたりのビット数、ＹＵＶまたはＹＩＱのカラーリメトリ（ｃｏｌｏｒｉｍｅｔｒｙ）、透明度、ＯＳＤのサイズ、ＯＳＤフォーマット（たとえば、インタレースまたは順次走査）、ＯＳＤ色配列、ＯＳＤ混合比、ＯＳＤ解像度、縦横比、水平方向ピクセル重複、垂直方向ピクセル重複、ＯＳＤ画面位置を含む。いくつかの例示のＯＳＤヘッダおよびＯＳＤピクセル・マップ・データ構造体が図５に示されている。上述したように、各ＯＳＤヘッダ１６７は異なるＯＳＤピクセル・マップ１６８に関連付けられている。
【００２０】
図３に関連して図４を参照すると、従来のＯＳＤ取り出し処理１５１が示されている。最初、ＯＳＤディスプレイ・ユニット１４４は、ステップ１５２で、ディスプレイ・ユニット７５上にＯＳＤ（たとえば、図５に示されるグラフィカル画像）を表示するためのＯＳＤディスプレイ要求をコントローラ１１５から受信する。コントローラの要求に応動して、ＯＳＤディスプレイ・ユニット１４４は、ステップ１５４でメモリ・アクセス要求をＯＨＰレジスタ１４８に送信する。ＯＨＰレジスタ１４８はステップ１５６で所望のＯＳＤピクセル・マップに対応するＯＳＤヘッダをＭＡＦレジスタ１５０に書き込むことで要求を処理する。ＯＳＤディスプレイ・ユニット１４４は、ステップ１５８で、ＯＳＤヘッダを読み出してピクセル・マップ・ブロック１３８内のＯＳＤピクセル・マップの位置を決定する。ピクセル・マップの位置が決定されると、ＯＳＤディスプレイ・ユニット１４４はＯＳＤアドレスをメモリ・コントローラ１３２内に設定し、設定されたアドレスで画像をＭＡＦレジスタ１５０内に読み込むようにメモリ・コントローラ１３２に要求する。その後、ＯＳＤディスプレイ・ユニット１４４は、ステップ１６０で、取り出されたＯＳＤヘッダ内のディスプレイ特性がＯＳＤディスプレイ要求のディスプレイ特性と一致するか否かを判定する。たとえば、要求されたディスプレイ特性はディスプレイ７５の下部に緑の画像で表示される関連付けられたピクセル・マップのためのものであるに対して、取り出されたヘッダのディスプレイ特性は、関連付けられたピクセル・マップ値がディスプレイ７５の上部に青の画像で表示され、要求された表示特性はディスプレイ７５の下部に緑の画像で表示される関連するピクセルマップのためのものであることを示すかも知れない。ＯＳＤヘッダのディスプレイ特性が要求されたＯＳＤディスプレイ特性と一致する場合、ＯＳＤディスプレイ・ユニット１４４は、ステップ１６２で、ＯＳＤピクセル・マップとそれに関連するディスプレイ特性（ＯＳＤヘッダ内に提供されている）をディスプレイ・プロセッサ７０に渡す。ＯＳＤヘッダのディスプレイ特性が要求されたＯＳＤディスプレイ特性と一致しない場合、ＯＳＤディスプレイ・ユニット１４４は、ステップ１６４で、次ぎに進む前に取り出されたＯＳＤヘッダ内のディスプレイ特性を再度書き込みし、かつ／または要求されたディスプレイ特性を含むＯＳＤピクセル・マップを再度描画し、ステップ１６６でＯＳＤピクセル・マップ（再描画された）とそれに関連するヘッダ（再書込みされた）をディスプレイ・プロセッサ７０に渡す。ＯＳＤヘッダの再書込みおよび／またはＯＳＤピクセル・マップの再描画の結果、コントローラ１１５からのＯＳＤ要求と所望のディスプレイ特性を有するＯＳＤの表示の間に遅延が発生する。言い換えれば、ＯＳＤヘッダおよびそれに関連付けられたＯＳＤピクセル・マップの変更に必要な多数のメモリ命令の結果として、ＯＳＤの表示が遅延する。ビデオ受信機がタイムクリティカルな処理（たとえば、ビデオ・プログラムの表示）を実行中にＯＳＤディスプレイ要求がなされた場合、ＯＳＤの表示の遅延の結果、ユーザに表示されべき画像が乱れたり歪むことがある（たとえば、画像異状が発生する）。
【００２１】
図６を参照すると、本発明の改良型ＯＳＤ管理および制御構成が示されている。本発明の改良型ＯＳＤ管理および制御構成によって、図３の従来のＯＳＤ管理および制御構成を用いた場合に遭遇する遅延が大幅に減少する。本発明の構成によれば、ビデオ受信機が初期化されると複数のＯＳＤデータ構造体がメモリ６７内に格納される。より詳細に言えば、本発明の各ＯＳＤデータ構造帯はメモリ６７のピクセル・マップ・ブロック１３８に格納されたＯＳＤピクセル・マップと、メモリ６７のヘッダ・ブロック１３６に格納された関連付けられた複数のＯＳＤヘッダを含む。したがって、本発明のＯＳＤバッファリング技法によれば、ピクセル・マップ・ブロック１３８内に格納された各ＯＳＤピクセル・マップ（たとえば、「ＯＳＤ１」ピクセル・マップ）についてヘッダ・ブロック１３６内に格納された複数のＯＳＤヘッダ（たとえば、「ＯＳＤ１ａ」、「ＯＳＤ１ｂ」、および「ＯＳＤ１ｃ」ヘッダ）が存在する。各ＯＳＤヘッダは関連付けられたＯＳＤピクセル・マップのメモリ位置と、ＯＳＤピクセル・マップをディスプレイ・ユニット７５に表示する方法を規定する唯一のディスプレイ特性またはディスプレイ特性の集合を含む。例示の多数のＯＳＤヘッダ１９２と単一のＯＳＤピクセル・マップ１９４のデータ構造体１９０が図８に示されている。
【００２２】
図６に関連して図７を参照すると、本発明のＯＳＤ取り出し処理１７０が示されている。最初、ＯＳＤディスプレイ・ユニット１４４は、ステップ１７２で、ＯＳＤディスプレイ要求をコントローラ１１５から受信する。コントローラの要求に応答して、ＯＳＤディスプレイ・ユニット１４４は、ステップ１７４でメモリ・アクセス要求をＯＨＰレジスタ１４８に送信する。ＯＨＰレジスタ１４８はステップ１７６で所望のＯＳＤビットマップに対応し、要求されたディスプレイ特性と一致するＯＳＤヘッダをＭＡＦレジスタ１５０に書き込むことで要求を処理する。ＯＳＤディスプレイ・ユニット１４４は、ステップ１７８で、ＯＳＤヘッダを読み出してピクセル・マップ・ブロック１３８内のＯＳＤピクセル・マップの位置を決定する。ピクセル・マップの位置が決定されると、ＯＳＤディスプレイ・ユニット１４４はＯＳＤアドレスをメモリ・コントローラ１３２内に設定し、設定されたアドレスで画像をＭＡＦレジスタ１５０に読み込むようにメモリ・コントローラ１３２に要求する。その後、ＯＳＤディスプレイ・ユニット１４４は、ステップ１８０で、ＯＳＤピクセル・マップとそれに関連付けられたディスプレイ特性（ＯＳＤヘッダ内に提供されている）をディスプレイ・プロセッサ７０に渡す。ピクセル・マップごとに多数のヘッダが提供されているので、ＯＳＤヘッダの再書込みやＯＳＤピクセル・マップの再描画は実行されないことに留意する必要がある。関連付けられたピクセル・マップのディスプレイ特性の組み合わせと同じ数だけヘッダがあることが好ましい。こうして、ＯＳＤはＯＳＤディスプレイ・ユニット１４４の単一のメモリ命令を用いてメモリ７６から取り出すことができる（ただし、不正確なディスプレイ特性を有するＯＳＤヘッダの場合、取出しと再書込みには多数の命令が必要である）。さらに、ピクセル・マップごとに複数のヘッダ（各ヘッダが唯一のディスプレイ特性またはディスプレイディスプレイ特性の集合を有する）を提供することで再書込みおよび／または再描画による遅延なしにＯＳＤの選択、ＯＳＤの変更、およびＯＳＤの表示を容易に効率化することができる。
【００２３】
以上、本発明について好ましい実施形態に関して説明してきたが、首記の特許請求の範囲に記載する本発明の精神と範囲を逸脱することなしに本発明に様々な変更を加えることができるのは明らかである。
【００２４】
【発明の効果】
以上説明したように本発明によれば、各ヘッダが一意的な表示特性または表示特性の組を有する複数のヘッダをピクセルマップ毎に設け、ＯＳＤ表示要求に際して、ＯＳＤヘッダの再書込みやＯＳＤピクセルマップの再描画は実行されないので、ＯＳＤ要求と所望の表示特性を有するＯＳＤの表示の間の遅延が大幅に減少し、ＯＳＤの表示の遅延の結果、ユーザに表示されている画像が乱れたり歪むことがない。ピクセルマップ毎に複数のヘッダを提供することで再書込みおよび／または再描画による遅延なしにＯＳＤの選択、ＯＳＤの変更、およびＯＳＤの表示を容易に効率化することができる。
【図面の簡単な説明】
【図１】本発明によるＯＳＤヘッダおよび内容データを処理する例示のホーム・エンタテインメント・システムを示す図である。
【図２】図１に示す例示のホーム・エンターテインメント・デコーダ・システムのＭＰＥＧデコーダおよびビデオ・メモリを示す図である。
【図３】従来のＭＰＥＧデコーダおよびビデオ・メモリの構成を示す図である。
【図４】従来のＯＳＤ取り出し処理を示すフローチャートである。
【図５】従来のＯＳＤデータ・フォーマットを示す図である。
【図６】本発明のＭＰＥＧデコーダおよびビデオ・メモリの構成を示す図である。
【図７】本発明のＯＳＤ取り出し処理を示すフローチャートである。
【図８】本発明のＯＳＤデータ・フォーマットを示す図である。
【符号の説明】
１５ 入力プロセッサ
２０ 復調装置
２５ プロセッサ
３０ デコーダ
４５ デコードＰＩＤ選択ユニット
５５ トランスポート・デコーダ
６５ ＭＰＥＧデコーダ
６７ ランダム・アクセス・メモリ（ＲＡＭ）
７０ ディスプレイ・プロセッサ
７５ ディスプレイ
８０ モデム
８３ サーバ
８７ 接続サービス
９０ 蓄積装置
９５ 格納インタフェース
１０５ 記録媒体
１１５ コントローラ
１２０ リモート・ユニット・インタフェース
１２５ リモート・コントロール・ユニット
１３２ メモリ・コントローラ
１３４ ＲＡＭ６７のセクション
１３６ ＯＳＤヘッダ・メモリ・ブロック
１３８ ピクセル・マップ・ブロック、ビットマップメモリブロック
１４０ ビデオ・ディスプレイ・ユニット
１４２ 制御インタフェース
１４４ ＯＳＤディスプレイ・ユニット
１４６ 出力多重化装置
１４８ ＯＨＰ（ＯＳＤヘッダ・ポインタ・レジスタ）
１５０ ＭＡＦ（メモリ・アクセス・ファイル）
１６７ ＯＳＤヘッダ
１６８ ＯＳＤピクセル・マップ
１９０ データ構造体
１９２ ＯＳＤヘッダ
１９４ ＯＳＤピクセル・マップ
Claims (2)
- 表示する画像データを処理する方法であって、
メモリ内の所定のメモリ位置にピクセル・マップを記憶するステップと、
前記メモリ内の前記所定のメモリ位置に記憶された同一のピクセル・マップに関連付けられた複数の種々のヘッダを記憶するステップであって、各ヘッダが該同一の関連付けられたピクセル・マップの前記所定のメモリ位置及び固有のディスプレイ特性を含む、ステップと、
前記複数の種々のヘッダから、前記同一のピクセル・マップに対応し且つ表示に用いられるディスプレイ特性に適合するディスプレイ特性を含んでいる、前記メモリにストアされたヘッダを選択するステップと
を含む、前記方法。 - 画像を生成するシステムであって、
画像要求元に結合された入力であって、各画像要求が表示に用いられる画像及び表示に用いられる画像特性を含む入力と、
複数の画像データ構造体を記憶するメモリであって、各画像データ構造体が該メモリ内の所定のメモリ位置に記憶された１つの画像セグメント及び複数の関連付けられたヘッダ・セグメントを含み、各ヘッダ・セグメントが同一の画像セグメントの前記所定のメモリ位置及び固有の画像特性を含むメモリと、
前記入力及び前記メモリに結合されたコントローラであって、該コントローラが前記入力から受信した画像要求に応答して前記複数の画像データ構造体のうち１つの画像データ構造体にアクセスし、及び、該コントローラが、前記表示に用いられる画像に対応し前記メモリ内の所定のメモリ位置に記憶された前記画像セグメント、及び、前記メモリにストアされた前記複数の関連付けられたヘッダ・セグメントからの、前記表示に用いられる画像特性に対応するヘッダ・セグメントが前記メモリから取り出されるように前記画像データ構造体にアクセスするコントローラと、
前記コントローラに結合された処理回路であって、前記取り出された画像セグメント及ヘッダ・セグメントを前記コントローラから受信し、該ヘッダ・セグメントにしたがって該画像セグメントを処理して前記画像要求に対応する画像を生成するための処理回路と
を含む、前記システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14361099P | 1999-07-13 | 1999-07-13 | |
| US60/143610 | 1999-07-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001083951A JP2001083951A (ja) | 2001-03-30 |
| JP5112576B2 true JP5112576B2 (ja) | 2013-01-09 |
Family
ID=22504818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212593A Expired - Lifetime JP5112576B2 (ja) | 1999-07-13 | 2000-07-13 | 画像を生成し、処理する方法およびｏｓｄ生成方法および画像生成システムおよびｏｓｄメモリ |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1069770B1 (ja) |
| JP (1) | JP5112576B2 (ja) |
| KR (1) | KR100773883B1 (ja) |
| CN (1) | CN1202657C (ja) |
| DE (1) | DE60024174T2 (ja) |
| MX (1) | MXPA00006886A (ja) |
| MY (1) | MY126771A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750918B2 (en) | 2000-05-12 | 2004-06-15 | Thomson Licensing S.A. | Method and system for using single OSD pixmap across multiple video raster sizes by using multiple headers |
| US7202912B2 (en) | 2000-05-12 | 2007-04-10 | Thomson Licensing | Method and system for using single OSD pixmap across multiple video raster sizes by chaining OSD headers |
| KR100669401B1 (ko) * | 2000-07-25 | 2007-01-15 | 삼성전자주식회사 | 비디오신호와 ｏｓｄ데이터의 논리적 합성/변환 시스템 |
| JP4951833B2 (ja) * | 2001-09-10 | 2012-06-13 | ソニー株式会社 | 表示装置および方法 |
| EP1647137A4 (en) * | 2003-07-21 | 2008-03-12 | Thomson Licensing | SYSTEM AND METHOD FOR PREVENTING ON-SCREEN FLUCTUATIONS CAUSED BY INPUT SIGNAL VARIATIONS WHEN THE SYSTEM IS IN GRAPHIC OR OSD CENTRAL MODE |
| KR100739676B1 (ko) | 2003-07-31 | 2007-07-13 | 삼성전자주식회사 | 그래픽 데이터를 포함하는 정보저장매체, 그 처리장치 및처리방법 |
| DE102004038210A1 (de) | 2004-08-05 | 2006-03-16 | Robert Bosch Gmbh | Verfahren zur Speicherung von Botschaften in einem Botschaftsspeicher und Botschaftsspeicher |
| EP2002653A2 (en) | 2004-12-08 | 2008-12-17 | Imagine Communications Ltd., | Distributed statistical multiplexing of multi-media |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5534942A (en) * | 1994-06-17 | 1996-07-09 | Thomson Consumer Electronics, Inc. | On screen display arrangement for digital video signal processing system |
| AU7431096A (en) * | 1996-10-16 | 1998-05-11 | Thomson Consumer Electronics, Inc | Apparatus and method for generating on-screen-display messages using one-bit pixels |
| ES2180803T3 (es) * | 1996-10-16 | 2003-02-16 | Thomson Multimedia Inc | Aparato y metodo para generar mensajes de presentacion en pantalla (osd) que usan duplicacion de linea. |
| KR100244227B1 (ko) * | 1997-12-01 | 2000-02-01 | 구자홍 | 에이치디티브이의 디스플레이용 영상 처리장치 |
-
2000
- 2000-07-10 EP EP00114751A patent/EP1069770B1/en not_active Expired - Lifetime
- 2000-07-10 DE DE60024174T patent/DE60024174T2/de not_active Expired - Lifetime
- 2000-07-11 KR KR1020000039465A patent/KR100773883B1/ko active IP Right Grant
- 2000-07-11 MY MYPI20003164 patent/MY126771A/en unknown
- 2000-07-13 CN CNB001201352A patent/CN1202657C/zh not_active Expired - Lifetime
- 2000-07-13 JP JP2000212593A patent/JP5112576B2/ja not_active Expired - Lifetime
- 2000-07-13 MX MXPA00006886A patent/MXPA00006886A/es active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN1202657C (zh) | 2005-05-18 |
| KR100773883B1 (ko) | 2007-11-07 |
| EP1069770A3 (en) | 2004-03-31 |
| MXPA00006886A (es) | 2004-10-28 |
| CN1287445A (zh) | 2001-03-14 |
| EP1069770A2 (en) | 2001-01-17 |
| MY126771A (en) | 2006-10-31 |
| KR20010015271A (ko) | 2001-02-26 |
| DE60024174D1 (de) | 2005-12-29 |
| DE60024174T2 (de) | 2006-07-06 |
| EP1069770B1 (en) | 2005-11-23 |
| JP2001083951A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750938B2 (en) | Method and system for maintaining even tube burn-in | |
| US7202912B2 (en) | Method and system for using single OSD pixmap across multiple video raster sizes by chaining OSD headers | |
| JP4468489B2 (ja) | 第１および第２の形式のプログラムを処理するための装置並びに方法 | |
| JP3805253B2 (ja) | 複数のテレビチャンネルおよび電子番組ガイドコンテンツの同時視聴を可能にする装置および方法 | |
| US8091106B1 (en) | Method and apparatus for using DVD subpicture information in a television receiver | |
| JP2001520491A (ja) | マルチメディアプログラムデータおよびプログラムガイド情報をフォーマットして処理するためのシステム | |
| US6750918B2 (en) | Method and system for using single OSD pixmap across multiple video raster sizes by using multiple headers | |
| JP5112576B2 (ja) | 画像を生成し、処理する方法およびｏｓｄ生成方法および画像生成システムおよびｏｓｄメモリ | |
| US6911986B1 (en) | Method and system for processing video incorporating multiple on screen display formats | |
| US7567296B2 (en) | Method and system for detecting and performing automatic bank switching for a filter coefficient ram | |
| WO2002030115A1 (en) | Method and system for buffering pixel data | |
| US7554612B2 (en) | Method and system for buffering pixel data | |
| US20050128350A1 (en) | Display apparatus displaying caption information and a method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101029 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110422 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110722 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20120606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120606 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120626 |
|
| RD15 | Notification of revocation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7435 Effective date: 20120803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5112576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |