KR20050010770A - 제조 중인 반도체 기판의 가장자리영역 부근에 박막을형성시키는 방법 및 장치 - Google Patents

제조 중인 반도체 기판의 가장자리영역 부근에 박막을형성시키는 방법 및 장치 Download PDF

Info

Publication number
KR20050010770A
KR20050010770A KR10-2004-7017253A KR20047017253A KR20050010770A KR 20050010770 A KR20050010770 A KR 20050010770A KR 20047017253 A KR20047017253 A KR 20047017253A KR 20050010770 A KR20050010770 A KR 20050010770A
Authority
KR
South Korea
Prior art keywords
wafer
gas
housing
flow
thin film
Prior art date
Application number
KR10-2004-7017253A
Other languages
English (en)
Inventor
마이클디.로빈스
Original Assignee
에크리텍 유에스에이 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에크리텍 유에스에이 인크 filed Critical 에크리텍 유에스에이 인크
Publication of KR20050010770A publication Critical patent/KR20050010770A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 제조 중인 반도체 기판의 가장자리영역 내에 박막을 형성시키는 방법 및 장치에 관한 것으로서, 웨이퍼를 홀딩하기 위한 회전가능한 처크(chuck), 상기 처크 상에 있는 웨이퍼의 가장자리를 수납하기 위한 슬롯(slot)을 갖는 하우징, 반응가스의 흐름을 발생시키기 위하여 상기 하우징 상에 장착되는 최소한 하나 이상의 플라즈마 소오스, 상기 하우징의 슬롯에 있는 웨이퍼의 가장자리쪽으로 반응가스의 흐름을 유도하기 위하여 상기 플라즈마 소오스와 교통하는 상기 하우징의 제1 채널, 반응가스를 받아들이기 위한 상기 하우징 내의 배출공간부, 상기 배출공간부로부터 반응가스를 취출하기 위하여 상기 배출공간부에서 연장되어 교통하는 배출라인, 웨이퍼 상에 희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 유도하기 위해서 상기 제1 채널 내에 방사상으로 위치한 상기 하우징의 최소한 하나 이상의 제2 채널 및 상기 희석 또는 소멸(diluent/quenching)시켜주는 가스와 반응가스를 상기 제1 및 제2 채널로부터 배출시키기 위하여 상기 제1 및 제2 채널 사이에 있는 상기 하우징의 최소한 하나 이상의 배출채널을 포함하며, 웨이퍼 상에 박막을 형성하기 위한 장치를 제공한다.

Description

제조 중인 반도체 기판의 가장자리영역 부근에 박막을 형성시키는 방법 및 장치{Method And Apparatus For Shaping Thin Films In The Near-Edge Regions Of In-Process Semiconductor Substrates}
집적회로의 제조공정에 있어서 앞으로의 추세는 엔지니어들에게 오염의 근원에 대하여 보다더 주의깊게 다룰 것을 요구한다. 집적회로 제조업계에서는 기판 가장자리의 노출영역 및 그 표면을 오염의 근원지로서 인식하기 시작했다. 이들 가장자리영역에서 발생하는 오염문제는 부분적으로 얇은 조각으로 갈라져 있고 표면으로부터 갈라져 나와 있는 엷은 점착막의 결과이다. 이들 필름 조각 또는 박편들이 능동소자가 형성되는 웨이퍼 중심쪽으로 모이게 되면 결정적인 결함을 일으킬 수 있다.
또한, 이러한 조각난 필름을 치유하는 방법으로서 현재 EBR(Edge Bead Removal)이 있지만, 이는 결국 가장자리 부근에 대한 토포그라피로서 즉시 세정하는 것이 불가능하며 파티클들(particles)을 붙잡아 두는 문제점이 있다.
본 발명은 제조 중인 반도체 기판 상에 박막을 형성시키는 방법 및 장치에 관한 것이다. 특히, 본 발명은 플라즈마 기술을 이용하여 제조되는 반도체 기판의 가장자리영역 부근에 박막을 형성시키는 방법 및 장치에 관한 것이다.
본 발명은 아래에 수반하는 도면과 실시예를 통하여 보다 상세히 이해될 수 있다.
도 1A는 가장자리영역 주위의 떨어져나간 필름 조각들을 갖는 웨이퍼 일부의 단면도이다.
도 1B는 떨어져나간 필름을 치유하기 위한 종래기술에 따른 포토레지스트 코팅 후의 도 1A 상의 웨이퍼의 단면도이다.
도 1C는 선행기술에 따른 포토레지스트 노광 후의 도 1B 상의 웨이퍼의 단면도이다.
도 1D는 선행기술에 따른 포토레지스트 현상 후의 도 1C 상의 웨이퍼의 단면도이다.
도 1E는 선행기술에 따른 습식 또는 건식 박막 에칭 후의 도 1D 상의 웨이퍼의 단면도이다.
도 1F는 선행기술에 따른 포토레지스트 제거 및 세정 후의 도 1E 상의 웨이퍼의 단면도이다.
도 2A는 가장자리영역 주위에 있는 떨어져나간 필름조각들을 갖는 웨이퍼 일부의 단면도이다.
도 2B는 본 발명에 따라 떨어져나간 필름조각들의 제거 및 남아 있는 필름 토포그라피 형성 후의 도 2A 상의 웨이퍼 일부의 단면도이다.
도 2C는 본 발명에 따른 공정을 거친 표면의 인켑슐레이션 후의 도 2B 상의 웨이퍼의 단면도이다.
도 3은 본 발명에 따른 웨이퍼의 가장자리영역 주위를 에칭하는 장치에 대한 개략적인 측면도이다.
도 4는 도 3의 장치에 대한 평면도이다.
도 5는 본 발명에 따라 에칭시 웨이퍼의 가장자리영역 주위에 대한 확대도이다.
도 6은 본 발명에 따른 웨이퍼의 가장자리영역 주위로 박막증착하기 위한 장치에 대한 개략적인 측면도이다.
도 7은 본 발명에 따라 필름 증착시 웨이퍼의 가장자리영역 주위에 대한 확대도이다.
따라서, 본 발명의 목적은 웨이퍼의 제작 중에 조각난 필름들을 상대적으로 간단히 제거할 수 있게 하는 것이다.
본 발명의 또 다른 목적은 제조되는 웨이퍼 상에 필름의 형상을 제어하는 것이다.
또한, 본 발명의 목적은 제조 중에 가장자리를 경제적으로 성형하는 기법을 제공하는 것이다.
간단히 말해서, 본 발명은 웨이퍼 상에 박막을 형성시키는 장치 및 방법을 제공한다.
본 발명은 웨이퍼를 홀딩하기 위한 회전가능한 처크(chuck), 처크 상에 있는 웨이퍼의 가장자리를 수납하기 위한 슬롯(slot)을 갖는 하우징, 반응가스의 흐름을 발생시키기 위하여 하우징 상에 장착되는 최소한 하나 이상의 플라즈마 소오스 및 하우징의 슬롯에 있는 웨이퍼의 가장자리쪽으로 반응가스의 흐름을 유도하기 위하여 상기 플라즈마 소오스와 교통하는 하우징의 채널을 사용하고 있다.
또한, 배출공간부(exhaust plenum)는 반응가스를 수납하기 위해 하우징 내에 위치하며 배출라인은 배출공간부로부터 반응가스를 취출하기 위해 배출공간부와 교통하며 배출공간부로부터 연장되어 있다.
또한, 희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 웨이퍼 상으로 유도하기 위하여 제1 채널 내에 방사상으로 위치한 하우징의 최소한 하나 이상의 부가 채널; 희석 또는 소멸(diluent/quenching)시켜주는 가스와 반응가스를부가 및 제1 채널로부터 배출시키기 위하여 부가 및 제1 채널 사이에 있는 하우징의 최소한 하나 이상의 배출채널이 존재한다.
일반적으로, 하우징은 처크 상의 웨이퍼 주요부를 슬롯 내에 수납하기 위하여 반원형이다.
또한, 본 장치는 다수의 입구채널 및 배출채널 세트와 다스의 플라즈마 소오스, 예컨대, 선택적으로 웨이퍼 상의 폴리머를 에칭하고, 웨이퍼 상의 실리콘 다이옥싸이드를 에칭하며, 웨이퍼 상에 캡슐 실리콘다이옥싸이드층을 증착하기 위하여 하우징의 원주면 위에 이격되어 있는 3개의 플라즈마 소오스로 구성될 수도 있다.
본 발명에 의한 방법은 회전가능한 처크(chuck) 상에 박막을 갖는 웨이퍼를 장착하는 단계; 웨이퍼 상의 희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 방사상 외부 방향으로 유도하는 단계; 희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 웨이퍼로부터 희석 또는 소멸(diluent/quenching)시켜주는 가스의 하류쪽으로 배출하는 단계; 웨이퍼를 향한 반응가스들의 흐름을 웨이퍼와 반응하도록 희석 또는 소멸(diluent/quenching)시켜주는 가스의 방사상 외부방향으로 유도하는 단계; 및 필름조각들을 웨이퍼의 가장자리로부터 제거하기 위하여 반응가스의 흐름에 맞추어 웨이퍼를 회전시켜주는 단계를 포함한다.
회전 중에, 웨이퍼는 미리 정해진 모양으로 박막을 형성하는 동안 웨이퍼 상의 박막으로부터 물질이 제거되도록 반응가스의 흐름에 대하여 수직방향으로 이동된다. 그리고 나서, 웨이퍼 상에 형성된 박막 위로 얇은 보호막을 증착하기 위하여 웨이퍼가 회전되는 동안 반응가스의 제2 가스 흐름이 웨이퍼와 반응하도록 희석또는 소멸(diluent/quenching)시켜주는 가스의 방사상 외부쪽으로 유도되어 웨이퍼 위에 증착된다.
본 명세서에서 설명되는 방법과 장치에 의하면 조각필름을 제거하고 공정 후 남게 되는 필름의 형상을 제어할 수 있게 해준다. 필름의 성형은 파티클들(particles)을 붙잡아두지 않고 종래의 공정을 통해 세정할 수 있게 해준다.
본 발명에 따르면, 제조 중인 반도체 기판(웨이퍼)은 플래튼(platen)(예컨대, 진공) 상에 적절히 유지된다. 플래튼은 웨이퍼보다 직경이 충분히 작아, 웨이퍼 가장자리 표면 모든 곳에 접근할 수가 있다. 플래튼은 스핀들에 부착되며, 스핀들은 다시 회전 전자기계장치에 연결되어 있다. 전자기계장치는 공정 중 웨이퍼의 회전운동을 컴퓨터로 제어할 수가 있다. 또한, 플래튼 어셈블리 전체가 3개 축(X, Y, Z) 선형전자기계 위치지정장치 위에 탑재된다. 미국 특허 5,961,772에 설명된 것과 유사하게, 플라즈마 소오스는 웨이퍼 가장자리 부근에 위치한다. 플라즈마 소오스(flame)에서 나오는 출력 가스의 흐름은 가스 흐름 하드웨어장치 및 전자위치지정장치에 의하여 가장자리 표면 상에서 충돌하게 된다.
입력 가스의 적절한 선택은 웨이퍼 상에서 수행되는 공정의 성질을 결정시켜줄 것이다. 어떤 혼합가스는 반응 부산물이 작동 압력에서 휘발성이 되도록 웨이퍼 상의 물질을 플레임 내 성분과 반응하게 할 것이다. 그와 같은 경우는 감법 공정에 해당하며, 통상, 에칭이라 칭한다. 그러나 다른 혼합가스의 경우 플레임의 성분들이 서로 반응하여 웨이퍼 상에 물질을 증착시킨다. 그와 같은 경우는 가법 공정에 해당하며, 통상, 화학 증기 증착(CVD)이라 칭한다.
반응가스 흐름이 임의의 웨이퍼 가장자리 표면에 머무르는 시간은 전자위치지정장치에 의해 컴퓨터로 제어된다. 에칭공정을 이용한 로컬 토포그라피 형성의 경우, 물질의 제거가 많이 요구되는 영역에서는 좀더 오랫동안 머무르도록 하며, 물질의 제거가 조금 요구되는 곳에서는 보다 짧게 머무르도록 플레임에 명령하게 된다. CVD 공정의 경우는, 필름이 두꺼워야 하는 곳에서는 오래 머무르며, 박막이 바람직한 곳에서는 짧은 시간동안 머무르도록 플레임에 명령한다.
에칭 및 CVD 공정 모두, 공정영역과 비공정영역 사이의 경계가 명확하게 정의되는 것이 중요하다. 이러한 목적을 위해, 희석 또는 소멸(diluent/quenching)시켜주는 가스가 제공될 것이다. 희석 또는 소멸(diluent/quenching)시켜주는 가스 흐름은 공정이 요구되지 않는 웨이퍼 상의 영역에 반응가스의 확산이 영향을 미치게 되는 것을 억제시키도록 되어 있다. 또한, 공정을 요하지 않는 영역으로부터 반응가스 흐름을 유도하기 위하여 조절가능한 배출포트들이 사용될 것이다.
이들 및 이외의 목적과 장점이 첨부한 도면과 관련하여 제공되는 이하의 상세한 설명으로부터 보다 분명해질 것이다.
본 출원은 미국에 2002.4.26 출원된 가출원번호 60/376,154 및 2003.3.27 출원된 특허출원번호 10/401,074의 우선권의 이익을 청구하고 있다.
도 1A 내지 도 1F를 참조하면, EBR을 위한 종래의 기술은 결국 빈번히 즉시 세정하는 것이 불가능하며 파티클들(particles)을 붙잡는 웨이퍼(10) 가장자리 부근에 대한 토포그라피이다.
선행기술에 따르면, 웨이퍼(10)는 임의의 적합한 물질로 코팅된다. 지적한 대로, 조각들(12)이 박막조각들 형태로 떨어져나갈 수가 있다.
이어서, 도 1B에 도시된 바와 같이, 포토레지스트 코팅(13)이 도포된다. 도 1B에 도시된 바와 같이, 통상의 기술을 이용하여 포토레지스트 코팅부분(13)이 노광되고 나서, 도 1D에 도시된 바와 같이, 현상된 후, 코팅부분(11)과 웨이퍼(10)의 가장자리 주위에 있는 조각들(12)이 다시 노출된다. 이어서, 도 1E(습식 에칭 프로파일을 도시함)에 도시된 바와 같이, 코팅(11)과 웨이퍼(10)의 가장자리 주위에 있는 조각들(12)을 제거하기 위하여 건식 또는 습식 박막 에칭 단계가 실행될 수 있다. 마지막으로, 포토레지스트(13)가 제거되며 표면은 도 1F에 도시된 바와 같이 세정된다. 그러나, 작은 파티클들(14)이 웨이퍼(10) 상에서 코팅(11)이 끝나는영역에 붙들려 있게 된다.
도 2A 내지 도 2C를 참조하면, 본 발명은 필름조각들을 제거하고 남아 있는 필름 포토그라피를 도시된 방식으로 형성함으로써 도 2A에 도시된 코팅 웨이퍼를 처리하는 것을 목적으로 하고 있다. 도 2B에 도시된 예의 경우, 코팅(11)의 가장자리 주위가 웨이퍼(10)의 맨 바깥쪽 부근으로 (+)반경방향으로 테이퍼링되어 있다. 아래 도 2C에 도시된 바와 같이, 코팅(11) 처리된 표면은 레이어(15) 내에 인캡슐레이션되어 있다.
도 3을 참조하면, 웨이퍼(10)는 X축과 Y축 상에서 수평으로 이동할 수 있고 또한 Z축 상에서는 수직으로 이동가능한 진공처크(16) 위에 탑재된다. 또한, 진공처크(16)는, 도시된 바와 같이, 회전축에 대하여 각 θ로 회전하도록 구성되어 있다. 진공처크는 통상적으로 4개의 자유도(X, Y, Z, θ)로 진공처크(16)를 이동시키는 수단을 구비하는 전자기계장치(미도시)로 구현된다.
도 3을 참조하면, 3개의 플라즈마 소오스들(17)은 반응가스 흐름을 웨이퍼(10)의 3개의 표면쪽으로 공급하기 위하여 각각 웨이퍼의 상부, 가장자리 및 바닥 근처에 위치한다. 미국 특허 5,961,772에 설명된 대기압 플라즈마 제트와 같이, 각 플라즈마가 구성되어 있다. 3개의 플라즈마에 대한 이러한 정렬은 다음과 같은 프로세싱 옵션에 있어 최고의 융통성을 제공한다:
·웨이퍼(10)의 상부, 바닥 및 가장자리 면에 대한 독립적인 프로세싱
·위에서 언급한 웨이퍼(10)면들 중 임의의 2개에 대한 동시 프로세싱
·위에서 언급한 웨이퍼(10)면들 중 3개 모두에 대한 동시 프로세싱
도 3 및 도 5를 참조하면, 각 플라즈마 소오스(17)와 연관된 한 쌍의 플로채널(19,20)은 프로세싱이 요구되지 않는 웨이퍼(10)부로 반응가스가 흘러 불필요한 확산을 제어하는 수단들을 제공한다. 채널(19)은 웨이퍼쪽으로 희석 또는 소멸(diluent/quenching)시켜주는 가스 흐름을 공급하며, 가스 흐름은 웨이퍼(10) 가장자리쪽으로 (+)반경방향으로 유도된다. 미세 배출채널(20)은 웨이퍼(10)면으로부터 바깥쪽으로 유도된 배출흐름을 제공한다. 전도성(conductance) 조절밸브(21)는 채널(19)의 희석 또는 소멸(diluent/quenching)시켜주는 가스 유속과 정합되도록 조정된다. 웨이퍼 중심쪽으로 확산하는 플라즈마 소오스의 반응가스들은 중화되고, 배출 흐름 속에서 운반되어 미세 배출채널(20)에 의하여 제거된다. 이 기법은 공정 및 비공정 영역간의 명확한 경계를 제공해준다.
도 3 및 도 4를 참조하면, 플라즈마 소오스들(17)은 반원형 하우징(18)에 장착된다. 하우징은 도 3에 도시된 바와 같이 웨이퍼(10)를 수납하는 슬롯(22)을 구비한다. 하우징은 또한 조절가능한 전도성 제어밸브(24)에 의하여 배출소오스(미도시)와 연결되어 있는 배출공간부(exhaust plenum)(23)를 구비한다.
도 4에 도시된 바와 같이, 플라즈마 소오스(17), 소멸(quenching) 가스라인(19) 및 배출 전도성 제어밸브(21, 24)의 세 세트가, 도시된 대로, 하우징(18) 근처에 정렬될 수 있다. 이러한 정렬에서 각 세트는 공정화학과 관련하여 서로 독립적으로 동작할 수 있다. 예컨대, 17', 19', 21', 24'로 표시된 한 세트가 폴리머의 에칭을 수행하고 있는 동안, 17, 19, 21, 24로 표시된 다른 세트는 SiO2의 에칭을 수행하며, 17", 19", 21", 24"로 표시된 세번째 세트는 캡슐 SiO2레이어를 증착한다.
공정에 관한 예를 표 1에 나타냈다. 제1열은 입력 가스를 담고 있다. 제2열은 활성 출력의 종류를 담고 있다. 제3열은 수행된 공정의 유형을 담고 있으며 제 4열은 공정에 의해 처리된 박막을 담고 있다.
<표 1>
입력가스 활성 출력의 종류 공정유형 박막
He, CF4, O2 Atomic Fluorine Etch Si, SiO2,Si3N4,W, Ta
He, O2 Atomic Oxygen Etch Organic Polymers
He, O3, TEOS (O-Si-O)* CVD SiO2
도 2A, 2B, 2C에 도시된 바와 같이 SiO2CVD 인켑슐레이션 공정이 뒤따르는 웨이퍼의 상부면에 SiO2박막을 형성시키는 통상적인 일련의 이벤트는 이하에서 설명된다:
1.중심이 명확한 웨이퍼(10)가 진공웨이퍼플래튼(16)에 장착된다.
2.진공웨이퍼플래튼이 웨이퍼가 슬롯(22)에서 중심에 위치하도록 X,Y,Z축 상에서 이동되며, 웨이퍼의 가장자리부는 즉시 희석 또는 소멸(diluent/quenching)시켜주는 가스공급채널(19t, 19b) 부근에 위치된다.
3.희석 또는 소멸(diluent/quenching)시켜주는 가스 유속 셋포인트들(setpoints)이 MFC(Mass Flow Controllers)로 보내지며 희석 또는 소멸(diluent/quenching)시켜주는 가스 정지밸브들(26t, 26b)은 개방하도록 명령을 받는다. 가스는 희석 또는 소멸(diluent/quenching)시켜주는 가스 공급채널(19t,19b)을 흘러내려가 웨이퍼(10)의 가장자리 위에서 충돌하게 된다.
4.미세 배출채널 전도성 제어밸브(21t)는 미리 정해진 위치로 개방하도록 명령을 받는다. (전도성 제어밸브(21b)는 개방되지 않는다. 이는 채널(19b)의 희석 또는 소멸(diluent/quenching)시켜주는 가스 흐름이 웨이퍼(10)의 후면에 반응가스가 불필요하게 확산되는 것을 막아준다).
5.하우징의 배출공간부(23)의 전도성 제어밸브(24)는 미리 정해진 위치로 명령을 받는다.
7.순방향 전력 셋포인트는 RF 전원장치(29t)로 보내지며 RF 전원장치는 동작 명령을 받는다. 플라즈마는 플라즈마 소오스(17t) 내에 형성되며 반응가스는 채널(30t)을 지나 하우징의 배출공간부(23)로 흐르기 시작하여 전도성 제어밸브(24)를 지나 배출장치(미도시)쪽으로 빠져나간다.
8.임피던스 정합 네트워크(28t)는 RF 전원장치(29t)의 출력임피던스를 정합시키기 위하여 부하임피던스를 조정한다. 제어장치(미도시)는 전원장치(29t)로 반사된 전력의 크기를 미리 정해진 임계값과 비교한다. 제어장치(미도시)는 반사 전력 비교에 기초하여 공정을 중단시킬지 아니면 계속할지를 결정한다. 성공적인 비교가 이루어지면 플라즈마 소오스(17t) 내에 안정적인 플라즈마를 형성시킬 수가 있다.
9.결정이 계속되어야 하는 경우, 진공웨이퍼플래튼(16)은 미리 정해진 각속도로 회전하기 시작하도록 명령을 받는다.
10.진공웨이퍼플래튼(16)은 X,Y,Z축 상에서 이동하도록 명령을 받아, 가장자리면이 반응가스채널(30t)로부터 배출되는 반응가스 흐름쪽으로 위치하도록 해준다.
11.박막의 형성은 진공웨이퍼플래튼(16)의 역학, 즉 이하에서와 같은 운동에 의하여 제어된다.
12.도 3 및 도 5를 참조하면, 웨이퍼(10)는 서서히 가속운동하여 X축 방향으로 이동된다. 웨이퍼의 가장자리가 반응가스채널(30t) 아래로 이동함에 따라 SiO2박막은 아래 화학방정식에 따라 반응가스 흐름 내 플루오르와 반응하여 휘발성 부산물을 생성하기 시작한다:
SiO2+ 4F → SiF4+ O2
반응 유출물, 즉 'SiF4+ O2'가 생성됨에 따라, 배출공간부(23)는 전도성 제어밸브(24)의 제어에 의하여 유출된 흐름을 배출장치(미도시)쪽으로 유도한다. 웨이퍼를 X축 양의 방향으로 계속 이동시키면 박막(11)의 주요부는 채널(30t)을 통해 흐르는 반응가스와 접촉하게 되며 위 화학반응은 박막(11)의 일부를 계속하여 제거하게 된다. 미리 프로그램되어 있는 가장자리 노출 한계에 이르면 진공웨이퍼플래튼(16)은 방향을 바꾸고 서서히 속도를 줄여 초기 위치로 돌아올 때까지 이동하도록 명령을 받는다. 전술한 운동은, 도 2A에 도시된 박막 형상(11, 12)에 도포되면, 도 2B에 도시된 모양의 박막(11)이 될 SiO2제거 프로파일을 생성할 것이다.
13.박막 제거 성형이 완료되면 RF 전원장치(29t)가 작동정지 명령을 받는다.
14.공정 입력가스 정지밸브(27t)가 닫힌다.
15.희석 또는 소멸(diluent/quenching)시켜주는 가스 정지밸브들(26t, 26b)이 닫힌다.
16.희석 또는 소멸(diluent/quenching)시켜주는 가스 공급채널 전도성 제어밸브(21t)가 닫힌다.
17.하우징 배출공간부의 전도성 제어밸브(24)가 닫힌다.
애플리케이션에 따라, 어떤 금속막들은 옥싸이드 제거단계 중에 노출되어질 수도 있다. 이러한 금속막들이 조각나는 것을 막기 위하여, 캡슐 SiO2박막(15)은 이하에서와 같이 증착될 수 있다.
18.도 6 및 도 7을 참조하면, 희석 또는 소멸(diluent/quenching)시켜주는 가스 유속 셋포인트는 MFC(25t", 25b")로 보내지며 희석 또는 소멸(diluent/quenching)시켜주는 가스 정지밸브(26t", 26b")는 개방하도록 명령을 받는다. 가스는 희석 또는 소멸(diluent/quenching)시켜주는 가스 공급채널(19t", 19b") 아래로 이동하여 웨이퍼(10)의 가장자리 위에서 충돌한다.
19.미세 배출채널 전도성 제어밸브(21t")는 미리 정해진 위치로 개방하도록 명령을 받는다. (전도성 제어밸브(21b")는 개방되지 않는다. 이는 채널(19b")의 희석 또는 소멸(diluent/quenching)시켜주는 가스 흐름이 웨이퍼(10)의 후면에 반응가스가 불필요하게 확산되는 것을 막아준다).
20.공정 가스 흐름 셋포인트는 공정 입력 가스 MFC(미도시)로 보내지며 공정 입력 가스 정지밸브(27t")는 개방하도록 명령을 받는다. 공정 입력 가스 He, TEOS및 O3는 채널(30t")을 통해 흐르기 시작한다.
21.하우징의 배출공간부(23)의 전도성 제어밸브(24")는 미리 정해진 위치로 명령을 받는다.
22.순방향 전력 셋포인트는 RF 전원장치(29t")로 보내지며 RF 전원장치는 동작 명령을 받는다. 플라즈마는 플라즈마 소오스(17t") 내에 형성되며 반응가스는 채널(30t")을 지나 하우징의 배출공간부(23)로 흐르기 시작하여 전도성 제어밸브(24")를 지나 배출장치(미도시)쪽으로 빠져나간다.
23.임피던스 정합 네트워크(28t")는 RF 전원장치(29t")의 출력임피던스를 정합시키기 위하여 부하임피던스를 조정한다. 제어장치(미도시)는 전원장치(29t")로 반사된 전력의 크기를 미리 정해진 임계값과 비교한다. 제어장치(미도시)는 반사 전력 비교에 기초하여 공정을 중단시킬지 아니면 계속할지를 결정한다. 성공적인 비교가 이루어지면 플라즈마 소오스(17t") 내에서 안정적인 플라즈마를 형성시킬 수가 있다.
24.결정이 계속되어야 하는 경우, 진공웨이퍼플래튼(16)은 미리 정해진 각속도로 회전하기 시작하도록 명령을 받는다.
25.진공웨이퍼플래튼(16)은 X,Y,Z축 상에서 이동하도록 명령을 받아, 가장자리면이 반응가스채널(30t")로부터 배출되는 반응가스 흐름쪽으로 위치하도록 해준다.
26.박막의 형성은 진공웨이퍼플래튼(16)의 역학, 즉 이하에서와 같은 운동에의하여 제어된다.
27.네트 방향벡터가 플라즈마 소오스(17t") 방향으로 가리키도록 웨이퍼(10)는 초기 위치로부터 X 및 Y축 방향으로 이동된다. 서서히 가속시킨다. 다음의 화학방정식에 따르면, 웨이퍼의 가장자리가 반응가스 채널(30t") 아래로 이동함에 따라 SiO2박막은 웨이퍼 상에서 증착되기 시작한다:
Si(OC2H5) + 8O3→ SiO2+ 10H2O+8CO2
반응 유출물, 즉 '10H2O+8CO2'가 생성됨에 따라, 배출공간부(23)는 전도성 제어밸브(24")의 제어에 의하여 유출된 흐름을 배출장치(미도시)쪽으로 유도한다. 웨이퍼를 X축 양의 방향으로 계속 이동시키면 이전에 에칭된 박막(11)의 더 많은 부분이 반응가스와 접촉하게 되며 위 화학반응은 박막(15)을 계속하여 증착하게 된다. 미리 프로그램되어 있는 가장자리 노출 한계에 이르면 진공웨이퍼플래튼(16)은 방향을 바꾸고 서서히 속도를 줄여 초기 위치로 돌아올 때까지 이동하도록 명령을 받는다. 전술한 운동은, 도 2B에 도시된 박막 형상(11, 12)에 도포되면, 도 2C에 도시된 모양의 증착 박막(11)이 될 SiO2박막 증착 프로파일을 생성할 것이다.
28.박막 증착 성형이 완료되면 RF 전원장치(29t")가 작동정지 명령을 받는다.
29.공정 입력가스 정지밸브(27t")가 닫힌다.
30.희석 또는 소멸(diluent/quenching)시켜주는 가스 정지밸브들(26t", 26b")이 닫힌다.
31.희석 또는 소멸(diluent/quenching)시켜주는 가스 공급채널 전도성 제어밸브(21t")가 닫힌다.
32.하우징 배출공간부의 전도성 제어밸브(24")가 닫힌다.
33.일련의 공정이 완료되면, 웨이퍼(10)는 진공웨이퍼플래튼(16)에서 제거될 수 있다.
에칭된 표면의 모양은 어느 것이라도 될 수 있다. 제한 요인들은 반응가스의 자국 형태와 서보장치(servo system)의 역학적 응답에 대한 공간상의 주파수 능력들(spatial frequency capabilities)이다. 관심이 되는 다른 형상은 볼록하거나 오목한 형상 또는 웨이퍼 상부 평면을 가장자리로부터 교차하는 형상을 포함할 수도 있다.
얇은 보호막(15)은 어떠한 적합한 두께라도 좋다. 통상적으로, 필름(15)은 필름(15)층의 어느 부분도 남아 있는 필름(11)면 위로 연장되지 않도록 충분히 얇고 보호막(15)이 덮고 있는 필름(11)에 의한 장력을 견딜 수 있을 만큼 기계적으로도 강할 정도로 두껍다. 예컨대, 0.1 내지 0.3μm 정도의 두께면 충분할 것이다. 필름(15)층의 두께는, 반응가스의 자국 정지시간에 대한 공간상의 편차에 의하여, 에칭 공정 프로파일의 다양한 방식과 마찬가지로 이에 따라 다양할 수 있다.
따라서, 본 발명은 경제적이면서 상대적으로 간단하고 효율적인 제조 중인 반도체 기판의 가장자리영역 내에 박막을 형성시키는 방법 및 장치를 제공한다.
또한, 본 발명은 반도체 기판 및 공정을 거친 기판의 가장자리영역으로부터조각들이 즉시 제거되어 요구되는 형상으로 만들어질 수 있는 방법을 제공한다.

Claims (14)

  1. 웨이퍼를 홀딩하기 위한 회전가능한 처크(chuck);
    상기 처크 상에 있는 웨이퍼의 가장자리를 수납하기 위한 슬롯(slot)을 갖는 하우징;
    반응가스의 흐름을 발생시키기 위하여 상기 하우징 상에 장착되는 최소한 하나 이상의 플라즈마 소오스;
    상기 하우징의 슬롯에 있는 웨이퍼의 가장자리쪽으로 반응가스의 흐름을 유도하기 위하여 상기 플라즈마 소오스와 교통하는 상기 하우징의 제1 채널;
    반응가스를 받아들이기 위한 상기 하우징 내의 배출공간부;
    상기 배출공간부로부터 반응가스를 취출하기 위하여 상기 배출공간부에서 연장되어 교통하는 배출라인;
    웨이퍼 상에 희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 유도하기 위해서 상기 제1 채널 내에 방사상으로 위치한 상기 하우징의 최소한 하나 이상의 제2 채널; 및
    상기 희석 또는 소멸(diluent/quenching)시켜주는 가스와 반응가스를 상기 제1 및 제2 채널로부터 배출시키기 위하여 상기 제1 및 제2 채널 사이에 있는 상기 하우징의 최소한 하나 이상의 배출채널; 을 포함하며, 웨이퍼 상에 박막을 형성하기 위한 장치.
  2. 제1항에 있어서,
    상기 하우징은, 상기 처크 상의 웨이퍼 주요부를 상기 슬롯 내에 수납하기 위하여 반원형인 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    상기 배출채널은 상기 플라즈마 소오스와 상기 하나의 채널 사이에 배치되어 있는 것을 특징으로 하는 장치.
  4. 웨이퍼를 홀딩하기 위한 회전가능한 처크(chuck);
    상기 처크 상의 웨이퍼의 가장자리를 내측에 수납하기 위한 슬롯을 포함하는 하우징;
    상기 하우징의 상기 슬롯 내에 있는 웨이퍼의 가장자리쪽과 방사상 바깥쪽으로 반응가스의 흐름을 선택적으로 발생시키고 유도하기 위하여 상기 하우징 상에 장착하는 다수의 플라즈마 소오스;
    반응가스가 흐르는 방향으로 웨이퍼 상의 희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 유도하기 위한 상기 하우징 내의 다수의 채널; 및
    상기 희석 또는 소멸(diluent/quenching)시켜주는 가스와 반응가스를 현재의 위치로부터 배출하기 위해서 상기 다수의 채널과 상기 플라즈마 소오스 사이에 있는 상기 하우징 내의 다수의 배출채널; 을 포함하며, 웨이퍼 상에 박막을 형성하기 위한 장치
  5. 제4항에 있어서,
    상기 하우징은, 상기 슬롯 내에 있는 상기 처크 상의 웨이퍼 주요부를 수납하기 위해서 반원형인 것을 특징으로 하는 장치.
  6. 제4항에 있어서,
    상기 다수의 플라즈마 소오스는 선택적으로 웨이퍼 상의 폴리머를 에칭하고, 웨이퍼 상의 실리콘다이옥싸이드를 에칭하고, 상기 하우징 내의 웨이퍼 위에 캡슐 실리콘다이옥싸이드층을 증착하기 위하여 상기 하우징의 원주면 위에 이격되어 있는 3개의 플라즈마 소오스를 포함하는 것을 특징으로 하는 장치.
  7. 제4항에 있어서,
    반응가스를 수납하기 위해 상기 하우징 내에 배출공간부와 상기 배출공간부로부터 반응가스를 취출하기 위해 배출공간부와 교통하며 배출공간부로부터 연장되어 있는 배출라인을 더 포함하는 것을 특징으로 하는 장치.
  8. 회전가능한 처크(chuck) 상에 박막을 갖는 웨이퍼를 장착하는 단계;
    웨이퍼 상의 희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 방사상 외부 방향으로 유도하는 단계;
    희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 웨이퍼로부터 희석 또는 소멸(diluent/quenching)시켜주는 가스의 하류쪽으로 배출하는 단계;
    웨이퍼를 향한 반응가스들의 흐름을 웨이퍼와 반응하도록 희석 또는 소멸(diluent/quenching)시켜주는 가스의 방사상 외부방향으로 유도하는 단계; 및
    필름조각들을 웨이퍼의 가장자리로부터 제거하기 위하여 반응가스의 흐름에 맞추어 웨이퍼를 회전시켜주는 단계; 를 포함하며, 웨이퍼 상에 박막을 형성하는 방법.
  9. 제8항에 있어서,
    박막을 미리 정해진 모양으로 형성하는 동안에, 웨이퍼 상의 박막으로부터 물질을 제거하기 위하여 반응가스의 흐름에 대하여 수직방향으로 웨이퍼를 회전시키고 이동시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서,
    웨이퍼를 향한 반응가스의 제2 가스 흐름을, 그 위에 물질을 증착시키기 위하여 웨이퍼와 반응하도록 희석 또는 소멸(diluent/quenching)시켜주는 가스의 방사상 외부쪽으로 유도하고, 웨이퍼 위에 성형된 박막 위에 물질의 얇은 보호막을 증착시키기 위하여 반응가스의 제2 흐름에 상대적으로 웨이퍼를 회전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서,
    상기 엷은 보호막은 0.1 ㎛ 에서 0.3 ㎛범위 내의 두께를 갖는 것을 특징으로 하는 방법.
  12. 제10항에 있어서,
    웨이퍼의 가장자리에 위치하고 있는 공간부에 반응가스를 수집하는 단계와 상기 공간부로부터 반응가스를 배출시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 회전가능한 처크(chuck) 상에 박막을 갖는 웨이퍼를 장착하는 단계;
    웨이퍼 상의 희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 방사상 외부 방향으로 유도하는 단계;
    희석 또는 소멸(diluent/quenching)시켜주는 가스의 흐름을 웨이퍼로부터 희석 또는 소멸(diluent/quenching)시켜주는 가스의 하류쪽으로 배출하는 단계;
    웨이퍼를 향한 반응가스의 흐름을, 웨이퍼와 반응하도록 상기 희석 또는 소멸(diluent/quenching)시켜주는 가스의 방사상 외부 방향으로 유도하는 단계; 및
    웨이퍼의 가장자리에 물질의 엷은 보호막을 증착시키기 위하여 반응가스의 흐름에 상대적으로 웨이퍼를 회전시키는 단계; 를 포함하며, 웨이퍼 상에 박막을 형성하는 방법.
  14. 제13항에 있어서,
    상기 엷은 보호막은 0.1 ㎛ 에서 0.3 ㎛범위 내의 두께를 갖는 것을 특징으로 하는 방법.
KR10-2004-7017253A 2002-04-26 2003-04-24 제조 중인 반도체 기판의 가장자리영역 부근에 박막을형성시키는 방법 및 장치 KR20050010770A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37615402P 2002-04-26 2002-04-26
US60/376,154 2002-04-26
US10/401,074 US6936546B2 (en) 2002-04-26 2003-03-27 Apparatus for shaping thin films in the near-edge regions of in-process semiconductor substrates
US10/401,074 2003-03-27
PCT/US2003/012615 WO2003092337A2 (en) 2002-04-26 2003-04-24 Method and apparatus for shaping thin films in the near-edge regions of in-process semiconductor substrates

Publications (1)

Publication Number Publication Date
KR20050010770A true KR20050010770A (ko) 2005-01-28

Family

ID=29254649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7017253A KR20050010770A (ko) 2002-04-26 2003-04-24 제조 중인 반도체 기판의 가장자리영역 부근에 박막을형성시키는 방법 및 장치

Country Status (6)

Country Link
US (2) US6936546B2 (ko)
EP (1) EP1500129A4 (ko)
JP (1) JP2005524235A (ko)
KR (1) KR20050010770A (ko)
AU (1) AU2003225127A1 (ko)
WO (1) WO2003092337A2 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070066076A1 (en) * 2005-09-19 2007-03-22 Bailey Joel B Substrate processing method and apparatus using a combustion flame
US20070062647A1 (en) * 2005-09-19 2007-03-22 Bailey Joel B Method and apparatus for isolative substrate edge area processing
US20060172526A1 (en) * 2003-10-16 2006-08-03 United Microelectronics Corp. Method for preventing edge peeling defect
KR100625309B1 (ko) * 2004-05-04 2006-09-20 세메스 주식회사 상압 플라즈마 발생기 및 이를 사용한 기판 가장자리 식각장치
US7090782B1 (en) * 2004-09-03 2006-08-15 Lam Research Corporation Etch with uniformity control
JP4815801B2 (ja) * 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP4594767B2 (ja) * 2005-03-09 2010-12-08 積水化学工業株式会社 基材外周処理装置
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
US7256148B2 (en) * 2005-05-12 2007-08-14 International Business Machines Corporation Method for treating a wafer edge
KR101218114B1 (ko) * 2005-08-04 2013-01-18 주성엔지니어링(주) 플라즈마 식각 장치
US7651585B2 (en) * 2005-09-26 2010-01-26 Lam Research Corporation Apparatus for the removal of an edge polymer from a substrate and methods therefor
US7662253B2 (en) * 2005-09-27 2010-02-16 Lam Research Corporation Apparatus for the removal of a metal oxide from a substrate and methods therefor
US7691278B2 (en) * 2005-09-27 2010-04-06 Lam Research Corporation Apparatus for the removal of a fluorinated polymer from a substrate and methods therefor
WO2007107176A1 (en) * 2006-03-17 2007-09-27 Freescale Semiconductor, Inc. Method of reducing risk of delamination of a layer of a semiconductor device
US20080179287A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal with wafer front side gas purge
US20080179288A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal and wafer front side scavenger plasma
US20080179008A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Reactor for wafer backside polymer removal using an etch plasma feeding a lower process zone and a scavenger plasma feeding an upper process zone
US7967996B2 (en) * 2007-01-30 2011-06-28 Applied Materials, Inc. Process for wafer backside polymer removal and wafer front side photoresist removal
US20080289651A1 (en) * 2007-05-25 2008-11-27 International Business Machines Corporation Method and apparatus for wafer edge cleaning
US20090004865A1 (en) * 2007-06-29 2009-01-01 Kastenmeier Bernd E E Method for treating a wafer edge
FR2928641B1 (fr) * 2008-03-14 2010-03-26 Centre Nat Rech Scient Procede de purification de silicium pour applications photovoltaiques
US8986558B2 (en) * 2008-09-01 2015-03-24 Japan Science And Technology Agency Plasma etching method, plasma etching device, and method for producing photonic crystal
TWI407842B (zh) * 2008-12-31 2013-09-01 Ind Tech Res Inst 大氣電漿大幅寬處理裝置
US9111729B2 (en) * 2009-12-03 2015-08-18 Lam Research Corporation Small plasma chamber systems and methods
US9190289B2 (en) * 2010-02-26 2015-11-17 Lam Research Corporation System, method and apparatus for plasma etch having independent control of ion generation and dissociation of process gas
WO2011139852A2 (en) 2010-04-29 2011-11-10 Skyline Solar, Inc. Thin film coating pinning arrangement
US9967965B2 (en) 2010-08-06 2018-05-08 Lam Research Corporation Distributed, concentric multi-zone plasma source systems, methods and apparatus
US9449793B2 (en) 2010-08-06 2016-09-20 Lam Research Corporation Systems, methods and apparatus for choked flow element extraction
US9155181B2 (en) 2010-08-06 2015-10-06 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
US8999104B2 (en) 2010-08-06 2015-04-07 Lam Research Corporation Systems, methods and apparatus for separate plasma source control
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
US20130098390A1 (en) * 2011-10-25 2013-04-25 Infineon Technologies Ag Device for processing a carrier and a method for processing a carrier
US9177762B2 (en) 2011-11-16 2015-11-03 Lam Research Corporation System, method and apparatus of a wedge-shaped parallel plate plasma reactor for substrate processing
US10283325B2 (en) 2012-10-10 2019-05-07 Lam Research Corporation Distributed multi-zone plasma source systems, methods and apparatus
JP6472760B2 (ja) * 2014-02-13 2019-02-20 三菱電機株式会社 レジスト等のウエハ周縁部からの溶解除去方法
US9633862B2 (en) 2015-08-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus and semiconductor manufacturing method
TWI674475B (zh) * 2015-10-22 2019-10-11 特銓股份有限公司 微塵檢測機構

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762941A (en) 1971-05-12 1973-10-02 Celanese Corp Modification of carbon fiber surface characteristics
US4012307A (en) 1975-12-05 1977-03-15 General Dynamics Corporation Method for conditioning drilled holes in multilayer wiring boards
JPS5562734A (en) 1978-11-01 1980-05-12 Toshiba Corp Ion source and ion etching method
JPS6056431B2 (ja) 1980-10-09 1985-12-10 三菱電機株式会社 プラズマエツチング装置
US4510176A (en) 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
JPS60198822A (ja) 1984-03-23 1985-10-08 Anelva Corp ドライエツチング装置
US4555303A (en) 1984-10-02 1985-11-26 Motorola, Inc. Oxidation of material in high pressure oxygen plasma
GB8516984D0 (en) 1985-07-04 1985-08-07 British Telecomm Etching method
US4749440A (en) 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
US4708766A (en) 1986-11-07 1987-11-24 Texas Instruments Incorporated Hydrogen iodide etch of tin oxide
GB8713986D0 (en) 1987-06-16 1987-07-22 Shell Int Research Apparatus for plasma surface treating
US4872938A (en) 1987-07-16 1989-10-10 Texas Instruments Incorporated Processing apparatus
US4857382A (en) 1988-04-26 1989-08-15 General Electric Company Apparatus and method for photoetching of polyimides, polycarbonates and polyetherimides
EP0346055B1 (en) 1988-06-06 1995-04-19 Research Development Corporation Of Japan Method for causing plasma reaction under atmospheric pressure
US5178682A (en) 1988-06-21 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method for forming a thin layer on a semiconductor substrate and apparatus therefor
GB8827933D0 (en) 1988-11-30 1989-01-05 Plessey Co Plc Improvements relating to soldering processes
US4875989A (en) 1988-12-05 1989-10-24 Texas Instruments Incorporated Wafer processing apparatus
US4921157A (en) 1989-03-15 1990-05-01 Microelectronics Center Of North Carolina Fluxless soldering process
JPH03257182A (ja) 1990-03-07 1991-11-15 Hitachi Ltd 表面加工装置
JP2897055B2 (ja) 1990-03-14 1999-05-31 株式会社ブリヂストン ゴム系複合材料の製造方法
US5045166A (en) 1990-05-21 1991-09-03 Mcnc Magnetron method and apparatus for producing high density ionic gas discharge
US5549780A (en) 1990-10-23 1996-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for plasma processing and apparatus for plasma processing
US5147520A (en) 1991-02-15 1992-09-15 Mcnc Apparatus and method for controlling processing uniformity in a magnetron
JP3206095B2 (ja) 1991-04-12 2001-09-04 株式会社ブリヂストン 表面処理方法及びその装置
US5391885A (en) * 1991-04-26 1995-02-21 Sharp Kabushiki Kaisha Method of detecting and analyzing defective portion of semiconductor element and apparatus for detecting and analyzing the same
JPH04329640A (ja) 1991-05-01 1992-11-18 Mitsubishi Electric Corp 配線層のドライエッチング方法
RU2030811C1 (ru) 1991-05-24 1995-03-10 Инженерный центр "Плазмодинамика" Установка для плазменной обработки твердого тела
JP3283889B2 (ja) 1991-07-24 2002-05-20 株式会社きもと 防錆処理方法
US5391855A (en) 1991-08-01 1995-02-21 Komoto Tech, Inc. Apparatus for atmospheric plasma treatment of a sheet-like structure
GB2259185B (en) 1991-08-20 1995-08-16 Bridgestone Corp Method and apparatus for surface treatment
JP3024317B2 (ja) 1991-10-25 2000-03-21 日本電気株式会社 半導体装置の製造方法
US5290382A (en) 1991-12-13 1994-03-01 Hughes Aircraft Company Methods and apparatus for generating a plasma for "downstream" rapid shaping of surfaces of substrates and films
US5201995A (en) 1992-03-16 1993-04-13 Mcnc Alternating cyclic pressure modulation process for selective area deposition
US5368685A (en) 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
US5308447A (en) 1992-06-09 1994-05-03 Luxtron Corporation Endpoint and uniformity determinations in material layer processing through monitoring multiple surface regions across the layer
US5292370A (en) 1992-08-14 1994-03-08 Martin Marietta Energy Systems, Inc. Coupled microwave ECR and radio-frequency plasma source for plasma processing
JP2572924B2 (ja) 1992-09-04 1997-01-16 醇 西脇 大気圧プラズマによる金属の表面処理法
JPH06224154A (ja) 1993-01-25 1994-08-12 Mitsubishi Electric Corp プラズマ処理装置
US5372674A (en) 1993-05-14 1994-12-13 Hughes Aircraft Company Electrode for use in a plasma assisted chemical etching process
US5474640A (en) 1993-07-19 1995-12-12 Applied Materials, Inc. Apparatus for marking a substrate using ionized gas
US5608943A (en) * 1993-08-23 1997-03-11 Tokyo Electron Limited Apparatus for removing process liquid
US5449432A (en) 1993-10-25 1995-09-12 Applied Materials, Inc. Method of treating a workpiece with a plasma and processing reactor having plasma igniter and inductive coupler for semiconductor fabrication
US5407121A (en) 1993-11-19 1995-04-18 Mcnc Fluxless soldering of copper
US5499754A (en) 1993-11-19 1996-03-19 Mcnc Fluxless soldering sample pretreating system
JP3521587B2 (ja) 1995-02-07 2004-04-19 セイコーエプソン株式会社 基板周縁の不要物除去方法及び装置並びにそれを用いた塗布方法
FR2735053B1 (fr) 1995-06-09 1997-07-25 Air Liquide Procede et dispositif de brasage a la vague integrant une operation de fluxage par voie seche
WO1997003456A1 (de) 1995-07-12 1997-01-30 Sez Semiconductor-Equipment Zubehör Für Die Halbleiterfertigung Gesellschaft Mbh Träger für scheibenförmige gegenstände, insbesondere siliziumscheiben
US5597438A (en) 1995-09-14 1997-01-28 Siemens Aktiengesellschaft Etch chamber having three independently controlled electrodes
DE19622015A1 (de) 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
US5688555A (en) 1996-06-03 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Gas barrier during edge rinse of SOG coating process to prevent SOG hump formation
US5693241A (en) 1996-06-18 1997-12-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Atmospheric pressure method and apparatus for removal of organic matter with atomic and ionic oxygen
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
JP3629862B2 (ja) * 1996-12-24 2005-03-16 セイコーエプソン株式会社 基板周縁の不要物除去方法およびその装置
US5961772A (en) 1997-01-23 1999-10-05 The Regents Of The University Of California Atmospheric-pressure plasma jet
US5908566A (en) * 1997-09-17 1999-06-01 The United States Of America As Represented By The Secretary Of The Navy Modified plasma torch design for introducing sample air into inductively coupled plasma
US6027760A (en) * 1997-12-08 2000-02-22 Gurer; Emir Photoresist coating process control with solvent vapor sensor
US5897379A (en) 1997-12-19 1999-04-27 Sharp Microelectronics Technology, Inc. Low temperature system and method for CVD copper removal
US6265328B1 (en) * 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
US6218640B1 (en) * 1999-07-19 2001-04-17 Timedomain Cvd, Inc. Atmospheric pressure inductive plasma apparatus
US6103099A (en) * 1998-09-04 2000-08-15 Exxon Research And Engineering Company Production of synthetic lubricant and lubricant base stock without dewaxing
JP2000186000A (ja) 1998-12-22 2000-07-04 Speedfam-Ipec Co Ltd シリコンウェーハ加工方法およびその装置
EP1052682B1 (de) * 1999-04-28 2002-01-09 SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG Vorrichtung und Verfahren zur Flüssigkeitsbehandlung von scheibenförmigen Gegenständen
US6309981B1 (en) 1999-10-01 2001-10-30 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
JP3405312B2 (ja) * 2000-02-25 2003-05-12 日本電気株式会社 塗布膜除去装置
US6531069B1 (en) * 2000-06-22 2003-03-11 International Business Machines Corporation Reactive Ion Etching chamber design for flip chip interconnections

Also Published As

Publication number Publication date
AU2003225127A8 (en) 2003-11-10
JP2005524235A (ja) 2005-08-11
EP1500129A4 (en) 2009-01-21
EP1500129A2 (en) 2005-01-26
US20050205518A1 (en) 2005-09-22
WO2003092337A3 (en) 2004-02-12
US20030203650A1 (en) 2003-10-30
WO2003092337A2 (en) 2003-11-06
AU2003225127A1 (en) 2003-11-10
US6936546B2 (en) 2005-08-30

Similar Documents

Publication Publication Date Title
KR20050010770A (ko) 제조 중인 반도체 기판의 가장자리영역 부근에 박막을형성시키는 방법 및 장치
TWI680509B (zh) 用於高深寬比圓筒狀物蝕刻的側壁鈍化層之沉積技術
US10741407B2 (en) Reduction of sidewall notching for high aspect ratio 3D NAND etch
US5928963A (en) Plasma etching method
US7862683B2 (en) Chamber dry cleaning
US6624082B2 (en) Systems and methods for two-sided etch of a semiconductor substrate
US20150214066A1 (en) Method for material removal in dry etch reactor
US10847377B2 (en) Method of achieving high selectivity for high aspect ratio dielectric etch
WO2015026506A1 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
KR20160111508A (ko) 듀얼 다마신 구조에서 유전체 배리어 층을 에칭하기 위한 방법들
KR100967458B1 (ko) 에칭 방법 및 에칭 장치
WO2004012235A2 (en) Atmospheric pressure plasma processing reactor
EP0945896B1 (en) Plasma etching method
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
KR20180028015A (ko) 저-산소 분위기에서 vuv 광에 대한 제어된 노출에 의한 표면 전하 및 임베딩된 기판 전하의 감소
US20010009177A1 (en) Systems and methods for two-sided etch of a semiconductor substrate
TWI751326B (zh) 自對準通孔處理流程
KR20220148253A (ko) 고 종횡비 3D NAND 에칭을 위한 측벽 노칭 (notching) 감소
WO2020028119A1 (en) Non-selective and selective etching through alternating layers of materials
KR970000203B1 (ko) 집적회로 및 다른 전자장치를 제조하기 위한 장치 및 방법
TW201903834A (zh) 自對準觸點與閘極處理流程
KR102577288B1 (ko) 기판 처리 장치 및 방법
US20220351980A1 (en) Waterborne dispersion composition
TWI281199B (en) Method and apparatus for shaping thin films in the near-edge regions of in-process semiconductor substrates
TW202219644A (zh) 用於在euv圖案化中減少缺陷的多層硬遮罩

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
NORF Unpaid initial registration fee