KR200468034Y1 - Pallet table for loading semiconductor devices - Google Patents

Pallet table for loading semiconductor devices Download PDF

Info

Publication number
KR200468034Y1
KR200468034Y1 KR2020110006679U KR20110006679U KR200468034Y1 KR 200468034 Y1 KR200468034 Y1 KR 200468034Y1 KR 2020110006679 U KR2020110006679 U KR 2020110006679U KR 20110006679 U KR20110006679 U KR 20110006679U KR 200468034 Y1 KR200468034 Y1 KR 200468034Y1
Authority
KR
South Korea
Prior art keywords
plate
pallet
recess
holes
loading
Prior art date
Application number
KR2020110006679U
Other languages
Korean (ko)
Other versions
KR20130000739U (en
Inventor
김정수
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR2020110006679U priority Critical patent/KR200468034Y1/en
Publication of KR20130000739U publication Critical patent/KR20130000739U/en
Application granted granted Critical
Publication of KR200468034Y1 publication Critical patent/KR200468034Y1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

반도체 소자들을 적재하기 위한 팔레트 테이블에 있어서, 팔레트 플레이트는 다수의 관통홀들을 갖고, 인서트 플레이트는 상기 팔레트 플레이트의 저면 부위에 장착되며 상기 관통홀들에 삽입되는 다수의 돌출부들을 갖는다. 상기 반도체 소자들은 상기 관통홀들의 내측면들과 상기 돌출부들의 상부면들에 의해 한정되는 다수의 적재홈들 내에 적재되며, 상기 돌출부들을 관통하는 진공홀들을 통해 제공되는 진공에 의해 상기 적재홈들 내부에서 상기 돌출부들의 상부면에 흡착된다. 상기 인서트 플레이트와 돌출부들이 일체로 형성되므로 상기 팔레트 테이블을 제조하는데 소요되는 시간이 크게 단축될 수 있다.In a pallet table for loading semiconductor elements, the pallet plate has a plurality of through holes, and the insert plate has a plurality of protrusions mounted in the bottom portion of the pallet plate and inserted into the through holes. The semiconductor devices are loaded in a plurality of loading grooves defined by the inner surfaces of the through holes and the upper surfaces of the protrusions, and inside the loading grooves by a vacuum provided through the vacuum holes penetrating the protrusions. In the upper surface of the protrusions. Since the insert plate and the protrusions are integrally formed, the time required to manufacture the pallet table can be greatly shortened.

Description

반도체 소자들을 적재하기 위한 팔레트 테이블{Pallet table for loading semiconductor devices}Pallet table for loading semiconductor devices

본 고안의 실시예들은 반도체 소자들을 적재하기 위한 팔레트 테이블에 관한 것이다. 보다 상세하게는 절단 공정에 의해 개별화된 반도체 소자들을 적재하여 운반하기 위한 팔레트 테이블에 관한 것이다.Embodiments of the present invention relate to a pallet table for loading semiconductor elements. More particularly, the present invention relates to a pallet table for loading and transporting semiconductor elements individualized by a cutting process.

일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정 및 다이 본딩 공정을 통해 다수의 반도체 소자들이 본딩된 반도체 스트립으로 제조될 수 있다.In general, semiconductor devices can be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes, and the semiconductor devices formed as described above can be bonded to a plurality of semiconductor devices through a dicing process and a die- Lt; / RTI > semiconductor strips.

상기와 같이 제조된 반도체 스트립은 절단 및 분류(Sawing & Sorting) 공정을 통해 개별화되고 양품 또는 불량품 판정에 따라 분류될 수 있다. 상기 절단 및 분류 공정은 상기 반도체 스트립을 척 테이블 상에 로드한 후 절단 블레이드를 이용하여 다수의 반도체 소자들로 개별화하며, 상기 개별화된 반도체 소자들은 픽업 장치에 의해 일괄적으로 픽업되어 세척 및 건조된다.The semiconductor strips fabricated as described above may be individualized through a sawing and sorting process and classified according to good or defective product judgment. The cutting and sorting process loads the semiconductor strip onto a chuck table and then individualizes the plurality of semiconductor elements using a cutting blade, and the individual semiconductor elements are collectively picked up by a pick-up device and cleaned and dried .

상기와 같이 세척 및 건조된 반도체 소자들은 검사 및 이송을 위하여 팔레트 테이블에 적재될 수 있으며, 상기 팔레트 테이블에 적재된 반도체 소자들은 비전 장치를 통해 양품 및 불량품 판정이 이루어지며 그 결과에 따라 양품 트레이 및 불량품 트레이로 이송될 수 있다.The semiconductor devices cleaned and dried as described above may be loaded on a pallet table for inspection and transport, and the semiconductor devices loaded on the pallet table may be judged as good or bad through a vision device. Can be transported to defective trays.

한편, 상기 팔레트 테이블은 상기 반도체 소자들이 삽입 및 적재되는 다수의 적재홈들을 가질 수 있다. 상기 적재홈들에는 고무 재질의 인서트 부재가 각각 삽입될 수 있으며, 상기 인서트 부재들의 상부면이 상기 적재홈들의 바닥면으로 기능할 수 있다. 또한, 상기 팔레트 테이블과 상기 인서트 부재들에는 진공홀이 각각 구비될 수 있다. 상기 진공홀들은 상기 인서트 부재들의 상부면을 통하여 형성될 수 있으며, 상기 반도체 소자들은 상기 적재홈들 내부에서 진공압에 의해 흡착 고정될 수 있다. 상기 인서트 부재들은 상기 반도체 소자들을 안정적으로 흡착하며 또한 상기 팔레트 테이블의 이동 중 반도체 소자들이 손상되는 것을 방지하기 위하여 구비될 수 있다.Meanwhile, the pallet table may have a plurality of loading grooves into which the semiconductor elements are inserted and stacked. Insert members made of rubber may be inserted into the loading grooves, and upper surfaces of the insert members may function as bottom surfaces of the loading grooves. In addition, a vacuum hole may be provided in the pallet table and the insert members, respectively. The vacuum holes may be formed through upper surfaces of the insert members, and the semiconductor devices may be fixed and fixed by vacuum pressure inside the loading grooves. The insert members may be provided to stably absorb the semiconductor elements and to prevent the semiconductor elements from being damaged during the movement of the pallet table.

그러나, 크기가 상대적으로 작은 반도체 소자들의 경우 이에 대응하는 팔레트 테이블의 제조가 어려운 문제점이 있다. 예를 들면, 발광 다이오드와 같은 반도체 소자들이 하나의 반도체 스트립으로부터 개별화되는 경우 그 수량이 수천개 이상이며 각각의 가로 세로 길이가 약 20 내지 30 밀리미터 정도에 불과하므로 인서트 부재들의 제조 및 조립이 매우 어려운 문제점이 있다.However, in the case of semiconductor devices having a relatively small size, it is difficult to manufacture a pallet table corresponding thereto. For example, when semiconductor devices such as light emitting diodes are individualized from one semiconductor strip, the quantity is more than thousands and the width and length of each is only about 20 to 30 millimeters, making manufacturing and assembly of insert members very difficult. There is a problem.

상기와 같은 문제점을 해결하기 위한 본 고안의 실시예들은 상대적으로 크기가 작은 반도체 소자들을 적재할 수 있으며 제조가 용이한 팔레트 테이블을 제공하는데 그 목적이 있다.Embodiments of the present invention for solving the above problems are to provide a pallet table that can be loaded with a relatively small semiconductor device and easy to manufacture.

본 고안의 실시예들에 따르면, 팔레트 테이블은 다수의 관통홀들이 형성된 팔레트 플레이트와, 상기 관통홀들에 삽입되는 다수의 돌출부들을 갖는 인서트 플레이트와, 상기 인서트 플레이트보다 큰 면적을 갖고 상기 인서트 플레이트를 고정시키기 위한 마운팅 플레이트를 포함할 수 있다. 여기서, 상기 관통홀들의 내측면들과 상기 돌출부들의 상부면들에 의해 한정되는 다수의 적재홈들 내에 반도체 소자들이 적재되고, 상기 팔레트 플레이트의 저면 부위에는 상기 인서트 플레이트가 삽입되는 제1 리세스가 구비되며, 상기 마운팅 플레이트는 상기 팔레트 플레이트의 저면 부위에 장착된다.According to the embodiments of the present invention, a pallet table includes a pallet plate having a plurality of through holes, an insert plate having a plurality of protrusions inserted into the through holes, and an insert plate having a larger area than the insert plate. It may include a mounting plate for fixing. Here, the semiconductor elements are stacked in a plurality of loading grooves defined by the inner surfaces of the through holes and the upper surfaces of the protrusions, and a first recess in which the insert plate is inserted is inserted into a bottom portion of the pallet plate. Is provided, the mounting plate is mounted on the bottom portion of the pallet plate.

본 고안의 실시예들에 따르면, 상기 팔레트 플레이트에는 교대로 배치되어 바둑판 형태를 갖는 다수의 적재 영역들과 다수의 비적재 영역들이 구비되며, 상기 관통홀들은 상기 적재 영역들에 형성될 수 있다.According to the embodiments of the present invention, the pallet plate is provided with a plurality of loading areas and a plurality of non-loading areas alternately arranged in the form of a checkerboard, the through holes may be formed in the loading areas.

삭제delete

본 고안의 실시예들에 따르면, 상기 팔레트 플레이트의 저면 부위에는 상기 마운팅 플레이트가 삽입되는 제2 리세스가 구비될 수 있으며, 상기 제1 리세스는 상기 제2 리세스의 바닥면에 형성될 수 있다.According to embodiments of the present invention, a bottom portion of the pallet plate may be provided with a second recess into which the mounting plate is inserted, and the first recess may be formed on the bottom surface of the second recess. have.

본 고안의 실시예들에 따르면, 상기 인서트 플레이트와 마운팅 플레이트는 상기 반도체 소자들을 흡착하기 위한 다수의 진공홀들을 가질 수 있다. 특히, 상기 진공홀들은 상기 인서트 플레이트의 돌출부들의 상부면을 통하여 형성될 수 있다.According to embodiments of the present invention, the insert plate and the mounting plate may have a plurality of vacuum holes for adsorbing the semiconductor elements. In particular, the vacuum holes may be formed through the upper surface of the protrusions of the insert plate.

본 고안의 실시예들에 따르면, 상기 팔레트 플레이트의 저면 부위에는 제3 리세스가 구비될 수 있으며, 상기 제2 리세스는 상기 제3 리세스의 바닥면에 형성될 수 있다. 특히, 상기 제3 리세스는 상기 팔레트 플레이트의 저면에 결합되는 커버 플레이트에 의해 밀폐될 수 있으며, 상기 제3 리세스와 상기 커버 플레이트에 의해 상기 진공홀들과 연통된 진공 챔버가 마련될 수 있다.According to embodiments of the present invention, the bottom portion of the pallet plate may be provided with a third recess, the second recess may be formed on the bottom surface of the third recess. In particular, the third recess may be closed by a cover plate coupled to the bottom of the pallet plate, and a vacuum chamber may be provided in communication with the vacuum holes by the third recess and the cover plate.

상술한 바와 같은 본 고안의 실시예들에 따르면, 다수의 반도체 소자들을 적재하기 위한 적재홈들의 바닥면은 팔레트 플레이트에 형성된 다수의 관통공들에 삽입되는 인서트 플레이트의 돌출부들에 의해 제공될 수 있다. 즉, 종래 기술에서 적재홈들에 각각 삽입되는 인서트 부재들을 하나로 통합된 인서트 플레이트로 대체함으로써 상기 반도체 소자들을 적재하기 위한 팔레트 테이블을 용이하게 제조할 수 있다.According to the embodiments of the present invention as described above, the bottom surface of the loading grooves for loading a plurality of semiconductor elements may be provided by the protrusions of the insert plate inserted into the plurality of through holes formed in the pallet plate. . That is, in the prior art, by inserting the insert members respectively inserted into the loading grooves into an integrated insert plate, a pallet table for loading the semiconductor devices may be easily manufactured.

특히, 마운팅 플레이트를 이용하여 상기 인서트 플레이트를 상기 팔레트 플레이트에 장착함으로써 상기 인서트 플레이트를 상대적으로 유연한 재질로 구성할 수 있으므로 상기 반도체 소자들을 보다 안정적으로 적재 및 이송할 수 있다. 특히, 상기 돌출부들을 관통하는 진공홀들을 이용하여 상기 반도체 소자들을 흡착하는 경우에도 종래 기술과 비교하여 상기 반도체 소자들을 더욱 안정적으로 흡착 및 고정시킬 수 있다.In particular, the insert plate may be formed of a relatively flexible material by mounting the insert plate to the pallet plate by using a mounting plate, so that the semiconductor devices may be loaded and transported more stably. In particular, even when the semiconductor devices are adsorbed using the vacuum holes penetrating the protrusions, the semiconductor devices may be more stably adsorbed and fixed as compared with the prior art.

도 1은 본 고안의 일 실시예에 따른 반도체 소자들을 적재하기 위한 팔레트 테이블을 설명하기 위한 개략적인 단면도이다.
도 2는 도 1에 도시된 팔레트 플레이트의 관통홀들 및 제1, 제2, 제3 리세스들을 설명하기 위한 개략적인 사시도이다.
도 3은 도 1에 도시된 인서트 플레이트와 마운팅 플레이트를 설명하기 위한 개략적인 사시도이다.1 is a schematic cross-sectional view for describing a pallet table for loading semiconductor devices according to an embodiment of the present invention.
FIG. 2 is a schematic perspective view illustrating through holes and first, second and third recesses of the pallet plate illustrated in FIG. 1.
FIG. 3 is a schematic perspective view illustrating the insert plate and mounting plate shown in FIG. 1.

이하, 본 고안은 본 고안의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 고안은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 고안이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 고안의 기술 분야에서 숙련된 당업자들에게 본 고안의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings showing embodiments of the present invention. However, the present invention should not be construed as limited to the embodiments described below and may be embodied in various other forms. The following examples are provided to fully convey the scope of the present invention to those skilled in the art, rather than to allow the present invention to be fully completed.

하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.When an element is described as being placed on or connected to another element or layer, the element may be directly disposed or connected to the other element, and other elements or layers may be placed therebetween It is possible. Alternatively, if one element is described as being placed directly on or connected to another element, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .

하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 고안을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 고안의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 고안의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used below is for the purpose of describing particular embodiments only and is not intended to limit the present invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by one of ordinary skill in the art to which this invention belongs, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed as having a meaning consistent with their meaning in the context of the description of the relevant art and the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.

본 고안의 실시예들은 본 고안의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 고안의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 고안의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of ideal embodiments of the present invention. Accordingly, changes from the shapes of the illustrations, such as changes in manufacturing methods and / or tolerances, are those that can be expected sufficiently. Accordingly, the embodiments of the present invention are not to be construed as being limited to the specific shapes of the regions illustrated by way of illustration, but rather to include deviations in the shapes, the regions described in the drawings being entirely schematic and their shapes Is not intended to illustrate the exact shape of the region and is not intended to limit the scope of the invention.

도 1은 본 고안의 일 실시예에 따른 반도체 소자들을 적재하기 위한 팔레트 테이블을 설명하기 위한 개략적인 단면도이다. 도 2는 도 1에 도시된 팔레트 플레이트의 관통홀들 및 제1, 제2, 제3 리세스들을 설명하기 위한 개략적인 사시도이고, 도 3은 도 1에 도시된 인서트 플레이트와 마운팅 플레이트를 설명하기 위한 개략적인 사시도이다.1 is a schematic cross-sectional view for describing a pallet table for loading semiconductor devices according to an embodiment of the present invention. FIG. 2 is a schematic perspective view illustrating the through holes and the first, second, and third recesses of the pallet plate illustrated in FIG. 1, and FIG. 3 illustrates the insert plate and the mounting plate illustrated in FIG. 1. Is a schematic perspective view.

도 1 내지 도 3을 참조하면, 본 고안의 일 실시예에 따른 팔레트 테이블(100)은 반도체 소자들(10)을 적재하기 위하여 사용될 수 있다. 예를 들면, 반도체 소자들(10)에 대한 절단 및 분류 공정에서 다수의 반도체 소자들(10)이 탑재된 반도체 스트립으로부터 절단되어 개별화된 반도체 소자들(10)을 검사 공정을 수행하기 위하여 또는 검사 후 양품 및 불량품 트레이에 수납하기 위하여 상기 반도체 소자들(10)을 적재 및 이송하는 경우에 바람직하게 사용될 수 있다. 특히, 본 고안의 일 실시예에 따른 팔레트 테이블(100)은 비교적 작은 크기를 갖는 반도체 소자들(10)을 적재하기 위하여 사용될 수 있다.1 to 3, the pallet table 100 according to an embodiment of the present invention may be used to load the semiconductor devices 10. For example, in the cutting and sorting process of the semiconductor devices 10, the semiconductor devices 10 cut and separated from the semiconductor strip on which the plurality of semiconductor devices 10 are mounted may be inspected or performed to perform the inspection process. It can be preferably used in the case of loading and transporting the semiconductor device 10 to accommodate the good and defective trays after. In particular, the pallet table 100 according to an embodiment of the present invention may be used to load the semiconductor devices 10 having a relatively small size.

상기 팔레트 테이블(100)은 다수의 관통홀들(112)이 형성된 팔레트 플레이트(110)와 상기 팔레트 플레이트(110)의 저면 부위에 장착되며 상기 관통홀들(112)에 삽입되는 다수의 돌출부들(122)을 갖는 인서트 플레이트(120)를 포함할 수 있다. 상기 반도체 소자들(10)을 적재하기 위한 적재홈들(102)은 상기 관통홀들(112)의 내측면들과 상기 관통홀들(112)에 상방으로 삽입되는 돌출부들(122)의 상부면들에 의해 한정될 수 있다.The pallet table 100 is mounted on a pallet plate 110 having a plurality of through holes 112 and a bottom portion of the pallet plate 110 and a plurality of protrusions inserted into the through holes 112. 122 may include an insert plate 120. Loading grooves 102 for loading the semiconductor devices 10 may have inner surfaces of the through holes 112 and upper surfaces of the protrusions 122 inserted upward into the through holes 112. It may be limited by these.

특히, 상기 반도체 소자들(10)은 상기 적재홈들(102) 내부로 삽입될 수 있다. 이때, 상기 인서트 플레이트(120)는 상기 반도체 소자들(10)의 적재시 또는 상기 팔레트 테이블(100)의 이송시 상기 반도체 소자들(10)의 손상을 방지하기 위하여 유연한 고무 재질로 이루어질 수 있다.In particular, the semiconductor devices 10 may be inserted into the loading grooves 102. In this case, the insert plate 120 may be made of a flexible rubber material in order to prevent damage to the semiconductor elements 10 when the semiconductor elements 10 are loaded or when the pallet table 100 is transferred.

상기 팔레트 플레이트(110)에는 교대로 배치되어 바둑판 형태를 갖는 다수의 적재 영역들과 다수의 비적재 영역들이 구비될 수 있으며, 상기 관통홀들(112)은 상기 적재 영역들에 형성될 수 있다. 즉, 상기 적재 영역들과 비적재 영역들은 행 방향으로 교대로 배치될 수 있으며, 또한 열 방향으로 교대로 배치될 수 있다.The pallet plate 110 may be provided with a plurality of loading areas and a plurality of non-loading areas that are alternately arranged to have a checkerboard shape, and the through holes 112 may be formed in the loading areas. That is, the loading areas and the non-loading areas may be alternately arranged in the row direction, and may be alternately arranged in the column direction.

상기와 같이 관통홀들(112)을 배치하는 이유는 상기 반도체 소자들(10)이 절단 공정에서 커팅 블레이드에 의해 개별화되는 경우 상기 반도체 소자들(10) 사이의 간격이 상기 커팅 블레이드의 두께에 대응하는 수십 마이크로 미터 정도에 불과하기 때문에 상기 관통홀들(112)을 연속적으로 형성하기 매우 어렵기 때문이며, 또한 상기 반도체 소자들(10)을 연속적으로 적재하는 경우 후속하는 분류 공정에서 상기 반도체 소자들(10)을 개별적으로 픽업하기 매우 어렵기 때문이다.The reason for arranging the through holes 112 as described above is that when the semiconductor devices 10 are separated by the cutting blades in the cutting process, the spacing between the semiconductor devices 10 corresponds to the thickness of the cutting blades. This is because it is very difficult to form the through-holes 112 continuously because it is only a few tens of micrometers. Also, when the semiconductor devices 10 are continuously loaded, the semiconductor devices ( It is very difficult to pick up 10) individually.

도 2는 상기 팔레트 플레이트(110)의 저면 구조를 보여주고 있다. 도 2에 도시된 바와 같이 상기 팔레트 플레이트(110)의 저면 부위에는 상기 인서트 플레이트(120)가 삽입되는 제1 리세스(114)가 구비될 수 있으며, 상기 팔레트 플레이트(110)의 저면 부위에는 상기 인서트 플레이트(120)보다 큰 면적을 갖고 상기 인서트 플레이트(120)를 고정시키기 위한 마운팅 플레이트(130)가 장착될 수 있다.2 shows the bottom structure of the pallet plate 110. As shown in FIG. 2, a bottom portion of the pallet plate 110 may be provided with a first recess 114 into which the insert plate 120 is inserted, and a bottom portion of the pallet plate 110 may be provided. The mounting plate 130 may be mounted to have an area larger than that of the insert plate 120 and to fix the insert plate 120.

도시되지는 않았으나, 상기 마운팅 플레이트(130)는 다수의 볼트들(미도시)에 의해 상기 팔레트 플레이트(110)에 장착될 수 있다. 상기와 같이 인서트 플레이트(120)가 상기 마운팅 플레이트(130)에 의해 상기 팔레트 플레이트(110)에 장착되므로 종래의 기술과 비교하여 인서트 부재들(미도시)에 대응하는 상기 돌출부들(122)이 상기 관통홀들(112)로부터 이탈되는 문제점이 원천적으로 차단될 수 있으며 또한 상기 돌출부들(122)과 인서트 플레이트(120)가 일체로 형성되므로 상기 팔레트 테이블(100)의 조립에 소요되는 시간이 크게 단축될 수 있다.Although not shown, the mounting plate 130 may be mounted to the pallet plate 110 by a plurality of bolts (not shown). Since the insert plate 120 is mounted to the pallet plate 110 by the mounting plate 130 as described above, the protrusions 122 corresponding to the insert members (not shown) are compared with the conventional technology. The problem of separation from the through holes 112 may be blocked at the source and the protrusions 122 and the insert plate 120 are integrally formed, thereby greatly reducing the time required for assembling the pallet table 100. Can be.

또한, 상기 인서트 플레이트(120)가 상기 마운팅 플레이트(130)에 의해 장착되므로 종래의 인서트 부재들보다 유연한 재질로 인서트 플레이트(120)를 구성할 수 있다. 즉, 상기 인서트 플레이트(120)를 구성하는 재질에 대한 선택의 폭이 증가되므로 사용자의 다양한 요구를 충족시킬 수 있으며, 특히 후술하여 설명하겠지만 상기 반도체 소자들(10)을 진공을 이용하여 상기 돌출부들(122)의 상부면에 흡착하는 경우 상기 인서트 플레이트(120)를 보다 유연한 재질로 구성함으로써 종래 기술과 비교하여 더욱 안정적으로 상기 반도체 소자들(10)을 흡착할 수 있다.In addition, since the insert plate 120 is mounted by the mounting plate 130, the insert plate 120 may be formed of a flexible material than conventional insert members. That is, since the range of selection for the material constituting the insert plate 120 is increased, various demands of the user may be satisfied. In particular, as will be described later, the semiconductor devices 10 may be vacuum-exposed using the protrusions. In the case of adsorbing the upper surface of the 122, the insert plate 120 may be made of a more flexible material, so that the semiconductor elements 10 may be more stably adsorbed than in the related art.

다시 도 2를 참조하면, 상기 팔레트 플레이트(110)의 저면 부위에는 상기 마운팅 플레이트(130)가 삽입되는 제2 리세스(116)가 구비될 수 있다. 이때, 상기 제1 리세스(114)는 상기 제2 리세스(116)의 바닥면에 형성될 수 있다.Referring back to FIG. 2, a second recess 116 into which the mounting plate 130 is inserted may be provided at a bottom portion of the pallet plate 110. In this case, the first recess 114 may be formed on the bottom surface of the second recess 116.

도 3을 참조하면, 상기 인서트 플레이트(120)와 마운팅 플레이트(130)는 상기 반도체 소자들(10)을 흡착하기 위한 다수의 진공홀들(124,132)을 가질 수 있다. 즉 상기 반도체 소자들(10)은 상기 적재홈들(102) 내에서 상기 진공홀들(124,132)을 통해 제공되는 진공압에 의해 상기 돌출부들(122)의 상부면에 흡착될 수 있다.Referring to FIG. 3, the insert plate 120 and the mounting plate 130 may have a plurality of vacuum holes 124 and 132 for adsorbing the semiconductor devices 10. That is, the semiconductor devices 10 may be adsorbed to the upper surfaces of the protrusions 122 by the vacuum pressure provided through the vacuum holes 124 and 132 in the loading grooves 102.

도 1을 참조하면, 상기 진공홀들(124,132)은 진공 시스템(150)과 연결될 수 있다. 특히, 상기 진공홀들(124,132)은 상기 팔레트 테이블(100) 내에 구비되는 진공 챔버(104)와 연통될 수 있으며, 상기 진공 챔버(104)는 상기 진공 시스템(150)과 연결될 수 있다.Referring to FIG. 1, the vacuum holes 124 and 132 may be connected to the vacuum system 150. In particular, the vacuum holes 124 and 132 may communicate with a vacuum chamber 104 provided in the pallet table 100, and the vacuum chamber 104 may be connected with the vacuum system 150.

구체적으로, 도 2에 도시된 바와 같이 상기 팔레트 플레이트(110)의 저면 부위에는 제3 리세스(118)가 구비될 수 있으며, 상기 제3 리세스(118)는 상기 팔레트 플레이트(110)의 저면에 결합되는 커버 플레이트(140)에 의해 밀폐될 수 있다. 이때, 상기 제2 리세스(116)는 상기 제3 리세스(118)의 바닥면에 형성될 수 있다. 즉, 상기 진공 챔버(104)는 상기 제3 리세스(118)의 바닥면과 상기 제2 리세스(116)에 삽입된 마운팅 플레이트(130) 및 커버 플레이트(140)에 의해 한정될 수 있으며, 상기 진공 시스템(150)은 상기 커버 플레이트(140)를 통하여 상기 진공 챔버(104)에 연결될 수 있다. 결과적으로, 상기 진공 챔버(104)는 진공 매니폴드로서 기능할 수 있으며, 상기 진공홀들(124,132)을 통하여 상기 반도체 소자들(10)을 흡착하기 위한 진공압을 균일하게 제공할 수 있다.Specifically, as shown in FIG. 2, a bottom portion of the pallet plate 110 may be provided with a third recess 118, and the third recess 118 may have a bottom surface of the pallet plate 110. It may be sealed by a cover plate 140 coupled to. In this case, the second recess 116 may be formed on the bottom surface of the third recess 118. That is, the vacuum chamber 104 may be defined by a mounting plate 130 and a cover plate 140 inserted into the bottom surface of the third recess 118 and the second recess 116. The vacuum system 150 may be connected to the vacuum chamber 104 through the cover plate 140. As a result, the vacuum chamber 104 may function as a vacuum manifold, and may uniformly provide a vacuum pressure for adsorbing the semiconductor devices 10 through the vacuum holes 124 and 132.

한편, 상기 팔레트 플레이트(110)와 상기 커버 플레이트(140) 사이에는 진공 누설을 방지하기 위한 밀봉 부재(160)가 개재될 수 있으며, 상기 팔레트 플레이트(110)의 저면 부위에는 상기 밀봉 부재(160)가 삽입되는 그루브(119)가 구비될 수 있다.Meanwhile, a sealing member 160 may be interposed between the pallet plate 110 and the cover plate 140 to prevent vacuum leakage, and the sealing member 160 may be disposed at a bottom portion of the pallet plate 110. Groove 119 is inserted may be provided.

상기에서는 본 고안의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 실용신안등록청구의 범위에 기재된 본 고안의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 고안을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as set forth in the following claims And changes may be made without departing from the spirit and scope of the invention.

10 : 반도체 소자 100 : 팔레트 테이블
102 : 적재홈 104 : 진공 챔버
110 : 팔레트 플레이트 112 : 관통홀
114 : 제1 리세스 116 : 제2 리세스
118 : 제3 리세스 119 : 그루브
120 : 인서트 플레이트 122 : 돌출부
124 : 진공홀 130 : 마운팅 플레이트
132 : 진공홀 140 : 커버 플레이트
150 : 진공 시스템 160 : 밀봉 부재10 semiconductor device 100 pallet table
102: loading groove 104: vacuum chamber
110: pallet plate 112: through hole
114: first recess 116: second recess
118: third recess 119: groove
120: insert plate 122: protrusion
124: vacuum hole 130: mounting plate
132: vacuum hole 140: cover plate
150: vacuum system 160: sealing member

Claims (6)

다수의 관통홀들이 형성된 팔레트 플레이트;
상기 관통홀들에 삽입되는 다수의 돌출부들을 갖는 인서트 플레이트; 및
상기 인서트 플레이트보다 큰 면적을 갖고 상기 인서트 플레이트를 고정시키기 위한 마운팅 플레이트를 포함하되,
상기 관통홀들의 내측면들과 상기 돌출부들의 상부면들에 의해 한정되는 다수의 적재홈들 내에 반도체 소자들이 적재되고,
상기 팔레트 플레이트의 저면 부위에는 상기 인서트 플레이트가 삽입되는 제1 리세스가 구비되며, 상기 마운팅 플레이트는 상기 팔레트 플레이트의 저면 부위에 장착되는 것을 특징으로 하는 반도체 소자들을 적재하기 위한 팔레트 테이블.A pallet plate having a plurality of through holes formed therein;
An insert plate having a plurality of protrusions inserted into the through holes; And
It has a larger area than the insert plate and includes a mounting plate for fixing the insert plate,
The semiconductor devices are stacked in a plurality of loading grooves defined by inner surfaces of the through holes and upper surfaces of the protrusions.
A bottom table of the pallet plate is provided with a first recess into which the insert plate is inserted, and the mounting plate is mounted on the bottom part of the pallet plate. 제1항에 있어서, 상기 팔레트 플레이트에는 교대로 배치되어 바둑판 형태를 갖는 다수의 적재 영역들과 다수의 비적재 영역들이 구비되며, 상기 관통홀들은 상기 적재 영역들에 형성된 것을 특징으로 하는 반도체 소자들을 적재하기 위한 팔레트 테이블.The semiconductor device of claim 1, wherein the pallet plate is provided with a plurality of loading areas and a plurality of non-loading areas alternately arranged in a checkerboard shape, and the through holes are formed in the loading areas. Pallet table for loading. 삭제delete 제1항에 있어서, 상기 팔레트 플레이트의 저면 부위에는 상기 마운팅 플레이트가 삽입되는 제2 리세스가 구비되며,
상기 제1 리세스는 상기 제2 리세스의 바닥면에 형성된 것을 특징으로 하는 반도체 소자들을 적재하기 위한 팔레트 테이블.The bottom portion of the pallet plate is provided with a second recess into which the mounting plate is inserted,
And the first recess is formed on a bottom surface of the second recess. 제4항에 있어서, 상기 인서트 플레이트와 마운팅 플레이트는 상기 반도체 소자들을 흡착하기 위한 다수의 진공홀들을 갖는 것을 특징으로 하는 반도체 소자들을 적재하기 위한 팔레트 테이블.The pallet table according to claim 4, wherein the insert plate and the mounting plate have a plurality of vacuum holes for adsorbing the semiconductor elements. 제5항에 있어서, 상기 팔레트 플레이트의 저면 부위에는 제3 리세스가 구비되며 상기 제2 리세스는 상기 제3 리세스의 바닥면에 형성되고,
상기 제3 리세스는 상기 팔레트 플레이트의 저면에 결합되는 커버 플레이트에 의해 밀폐되며,
상기 제3 리세스와 상기 커버 플레이트에 의해 상기 진공홀들과 연통된 진공 챔버가 마련되는 것을 특징으로 하는 반도체 소자들을 적재하기 위한 팔레트 테이블.The bottom portion of the pallet plate is provided with a third recess, the second recess is formed on the bottom surface of the third recess,
The third recess is closed by a cover plate coupled to the bottom of the pallet plate,
And a vacuum chamber in communication with the vacuum holes by the third recess and the cover plate is provided.
KR2020110006679U 2011-07-22 2011-07-22 Pallet table for loading semiconductor devices KR200468034Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020110006679U KR200468034Y1 (en) 2011-07-22 2011-07-22 Pallet table for loading semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020110006679U KR200468034Y1 (en) 2011-07-22 2011-07-22 Pallet table for loading semiconductor devices

Publications (2)

Publication Number Publication Date
KR20130000739U KR20130000739U (en) 2013-01-30
KR200468034Y1 true KR200468034Y1 (en) 2013-07-23

Family

ID=51396125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020110006679U KR200468034Y1 (en) 2011-07-22 2011-07-22 Pallet table for loading semiconductor devices

Country Status (1)

Country Link
KR (1) KR200468034Y1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102294101B1 (en) * 2018-08-09 2021-08-27 (주)라이타이저 Method for manufacturing display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1038967A (en) * 1996-07-24 1998-02-13 Advantest Corp Ic positioning apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1038967A (en) * 1996-07-24 1998-02-13 Advantest Corp Ic positioning apparatus

Also Published As

Publication number Publication date
KR20130000739U (en) 2013-01-30

Similar Documents

Publication Publication Date Title
KR101712187B1 (en) Method and Apparatus of Batch Process for Semiconductor Packages
JP7109927B2 (en) end effector
KR101896800B1 (en) Apparatus for picking up semiconductor packages
KR20170048041A (en) Vacuum table for vacuum-adsorbing semiconductor packages and module of carrying semiconductor packages having the same
JP2007281053A (en) Thin plate housing container
KR101684803B1 (en) Vacuum table for vacuum-adsorbing semiconductor packages
KR200468034Y1 (en) Pallet table for loading semiconductor devices
KR101684802B1 (en) Vacuum table for vacuum-adsorbing semiconductor packages
KR101630039B1 (en) Pallet table for supporting semiconductor packages
KR101647877B1 (en) Table assembly for supporting semiconductor packages
KR20130076106A (en) Apparatus for sorting semiconductor packages
KR200482350Y1 (en) Apparatus for transferring semiconductor packages
KR102401363B1 (en) Vacuum table for vacuum-adsorbing semiconductor packages
KR102556329B1 (en) Vacuum chuck supporting semiconductor substrate
KR101210302B1 (en) Method for sorting a semiconductor device
JP5679735B2 (en) Package board handling method
KR200468411Y1 (en) Apparatus for drying semiconductor devices
KR200479834Y1 (en) Table assembly for supporting semiconductor devices
KR101684785B1 (en) Apparatus for picking up semiconductor packages
KR102158819B1 (en) Apparatus for picking up semiconductor packages
KR101391706B1 (en) Vacuum suction table and manufacturing method thereof
KR20110019881A (en) The picker device for solar cell wafer
TWI501349B (en) Wafer adsorption head
KR102490591B1 (en) Picker for transferring semiconductor substrate
KR101658306B1 (en) The chip tray device for semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 7