KR200428504Y1 - Test Socket for Semiconductor Chip Package - Google Patents
Test Socket for Semiconductor Chip Package Download PDFInfo
- Publication number
- KR200428504Y1 KR200428504Y1 KR2020060019907U KR20060019907U KR200428504Y1 KR 200428504 Y1 KR200428504 Y1 KR 200428504Y1 KR 2020060019907 U KR2020060019907 U KR 2020060019907U KR 20060019907 U KR20060019907 U KR 20060019907U KR 200428504 Y1 KR200428504 Y1 KR 200428504Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- contact
- chip
- contact portion
- semiconductor chip
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Abstract
본 고안은 반도체칩패키지 테스트소켓에 관한 것으로서, 상면에 테스트대상 반도체칩패키지의 단자배열에 대응하도록 핀공이 형성되어 있고 저면에 핀수용홈이 상기 핀공에 연통하도록 형성되어 있는 베이스와, 직선상의 칩접촉부와 상기 칩접촉부의 중앙영역에 길이방향에 가로로 형성된 걸림턱부를 가지고 상기 칩접촉부의 상단이 상기 핀공을 통해 노출되고 상기 걸림턱부가 상기 핀수용홈의 천장면 상기 핀공의 둘레영역에 접촉하도록 상기 베이스에 장착되는 칩접촉핀과, 상면에 상기 칩접촉부의 하단에 대응하는 접촉면이 형성되어 있는 핀연결부와 상기 핀연결부의 하측에 배치되는 고정부와 상기 고정부를 향하는 방향을 따라 상기 핀연결부에 압력이 가해질 때 탄성력을 축적할 수 있도록 상기 핀연결부와 상기 고정부사이에 형성된 탄성부와 상기 고정부의 저면으로부터 상기 핀연결부로부터 멀어지는 방향을 따라 직선상으로 연장 형성된 보드접촉부를 가지고 상기 핀연결부가 상기 칩접촉부의 하단에 접촉하고 상기 보드접촉부가 상기 핀수용홈의 외부로 돌출되도록 상기 고정부를 통해 상기 베이스에 고정되는 보드접촉핀을 갖는 반도체칩패키지 테스트소켓에 있어서, 상기 칩접촉부는 저면 상기 핀연결부에 대한 접촉영역에 방습홈이 상기 핀연결부과의 접촉시 외부에 노출되도록 형성되어 있는 것을 특징으로 한다. 이에 의해, 칩접촉부의 하단과 핀연결부의 상면사이에 습기가 축적되는 것이 방지되어 테스트의 신뢰성을 향상시킬 수 있다.The present invention relates to a semiconductor chip package test socket, wherein a pin hole is formed on a top surface of a semiconductor chip package to correspond to a terminal array of a test target semiconductor chip package, and a base having a pin receiving groove formed on the bottom surface thereof to communicate with the pin hole, and a straight chip. The upper part of the chip contact part is exposed through the pin hole, and the upper part of the chip contact part is exposed through the pin hole, and the locking step part contacts the circumferential area of the pin hole on the ceiling surface of the pin receiving groove. A pin contact portion mounted on the base, a pin contact portion having a contact surface corresponding to a lower end of the chip contact portion on an upper surface thereof, a fixing portion disposed below the pin connection portion, and the pin connection portion in a direction toward the fixing portion; An elastic portion formed between the pin connecting portion and the fixing portion to accumulate an elastic force when a pressure is applied to the And a board contact portion extending in a straight line along a direction away from the pin connecting portion from the bottom of the fixing portion so that the pin connecting portion contacts the lower end of the chip contact portion and the board contact portion protrudes out of the pin receiving groove. In the semiconductor chip package test socket having a board contact pin fixed to the base through the fixing portion, wherein the chip contact portion is formed so that the moisture-proof groove is exposed to the outside when the contact with the pin connecting portion in the bottom contact area to the pin connecting portion It is characterized by that. This prevents accumulation of moisture between the lower end of the chip contact portion and the upper surface of the pin connection portion, thereby improving the reliability of the test.
반도체, 소켓, 방습홈, 칩접촉핀, 보드접촉핀 Semiconductor, Socket, Moisture Proof Groove, Chip Contact Pin, Board Contact Pin
Description
도1 및 도2는 각각 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 사시도,1 and 2 are respectively a perspective view of a semiconductor chip package test socket according to an embodiment of the present invention,
도3은 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 종단면도,3 is a longitudinal sectional view of a semiconductor chip package test socket according to an embodiment of the present invention;
도4는 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 동작상태도,4 is an operational state diagram of a semiconductor chip package test socket according to an embodiment of the present invention;
도5는 종래의 반도체칩패키지 테스트소켓의 종단면도이다.5 is a longitudinal sectional view of a conventional semiconductor chip package test socket.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10, 110 : 베이스 11, 111 : 언덕부10, 110:
20, 120 : 칩접촉핀 21, 121 : 칩접촉부 20, 120:
22, 122 : 걸림턱부 30, 130 : 보드접촉핀22, 122: latching
31, 131 : 핀연결부 32, 132 : 고정부 31, 131:
33, 133 : 탄성부 34, 134 : 보드접촉부33, 133:
201 : 반도체칩패키지 202 : 테스트보드201: semiconductor chip package 202: test board
본 고안은 반도체칩패키지 테스트소켓에 관한 것으로서, 보다 상세하게는 리 드형(Lead Type) 외부연결단자를 갖는 테스트대상 반도체칩패키지와 테스트보드사이의 전기적 경로를 제공하는 접촉핀이 장착된 테스트소켓에 관한 것이다.The present invention relates to a semiconductor chip package test socket, and more particularly, to a test socket equipped with a contact pin that provides an electrical path between a test target semiconductor chip package having a lead type external connection terminal and a test board. It is about.
반도체칩패키지는 다양한 형태로 제조되며, 외부회로와의 전기적 연결을 위한 외부연결단자를 갖고 있다. 반도체칩패키지의 외부연결단자로는 리드형, 솔더볼형, 솔더범퍼형 등이 안출되어 있다.Semiconductor chip packages are manufactured in various forms and have external connection terminals for electrical connection with external circuits. The external connection terminals of the semiconductor chip package include lead type, solder ball type and solder bumper type.
한편 반도체칩패키지는 출하되기 전 제품의 신뢰성을 확보하기 위하여 정상조건이나 스트레스 조건에서 소정의 테스트신호발생회로와 연결하여 성능이나 수명 등을 테스트하게 된다. 여기서 스트레스조건은 온도에 의해 결정되기도 하는 바, 테스트시 상온보다 높은 온도환경 또는 상온보다 낮은 온도환경이 조성된다. On the other hand, the semiconductor chip package is connected to a predetermined test signal generation circuit under normal conditions or stress conditions in order to ensure the reliability of the product before shipment. In this case, the stress condition is determined by the temperature, and thus, a temperature environment higher than the normal temperature or a temperature lower than the normal temperature is formed during the test.
반도체칩패키지의 테스트는 반도체칩패키지의 형태에 대응하는 전용 테스트소켓을 사용하여 이루어진다.Testing of semiconductor chip packages is carried out using dedicated test sockets corresponding to the type of semiconductor chip package.
테스트소켓은 공통적으로 테스트 대상 반도체칩패키지의 외부연결단자와 테스트보드의 외부연결단자를 연결하는 접촉핀을 갖고 있다.The test socket has a contact pin that connects the external connection terminal of the semiconductor chip package to the test board and the external connection terminal of the test board in common.
도5는 종래의 반도체칩패키지 테스트소켓의 종단면도이다.5 is a longitudinal sectional view of a conventional semiconductor chip package test socket.
종래의 반도체칩패키지 테스트소켓은, 도5에에 도시된 바와 같이, 대략 장방형상의 베이스(110)와, 베이스(110)에 장착된 칩접촉핀(120) 및 보드접촉핀(130)을 갖고 있다.The conventional semiconductor chip package test socket has a substantially
베이스(110)는 상면에 한 쌍의 언덕부(111)가 나란하게 형성되어 있고, 각 언덕부(111)의 외측에는 고정공(도시되지 않음, 도1의 10b 참조)과 위치결정공(110a)이 하나씩 형성되어 있다.The
각 언덕부(111)는 상면에 듀얼인라인(Dual In-Line) 테스트대상 반도체칩패키지(201)의 단자배열에 대응하도록 핀공(111a)이 형성되어 있고, 외측 연부에는 공기순환용 슬롯(111b)이 하나씩 형성되어 있다.Each
그리고 베이스(110)는 저면 각 언덕부(111)의 하측영역에 핀수용홈(112)이 핀공(111a)에 연통하도록 형성되어 있고, 핀수용홈(112)의 둘레영역에는 한 쌍의 위치결정돌기(도시되지 않음, 도2의 10c 참조)가 대각선방향을 따라 배치되도록 형성되어 있다.The
각 핀수용홈(112)은 내측벽에 내측고정돌부(113)가 하방향을 향해 돌출 형성되어 있고, 외측벽에 외측고정돌부(114)가 내측고정돌부(113)를 향해 돌출 형성되어 있다.Each
내측고정돌부(113)는 내측면에 걸림홈(113a)이 형성되어 있다.The
칩접촉핀(120)은 직선상의 칩접촉부(121)와, 칩접촉부(121)의 중앙영역에 길이방향에 가로로 형성된 걸림턱부(122)를 갖고 있다.The
걸림턱부(122)는 칩접촉부(121)와 협조하여 십자형태를 이루도록 형성된다.The
이러한 구성을 갖는 각 칩접촉핀(120)은 칩접촉부(121)의 상단이 핀공(111a)을 통해 노출되고, 걸림턱부(122)가 핀수용홈(112)의 천장면 핀공(111a)의 둘레영역에 접촉하도록 베이스(110)에 장착된다.Each
보드접촉핀(130)은 칩접촉부(121)보다 큰 폭을 갖도록 형성된 직선상의 핀연결부(131)와, 핀연결부(131)의 하측에 배치되는 대략 장방형상의 고정부(132)와, 핀연결부(131)와 고정부(132)사이에 형성된 탄성부(133)와, 핀연결부(131)로부터 멀어지는 방향을 따라 고정부(132)의 저면으로부터 직선상으로 연장 형성된 보드접촉부(134)를 갖고 있다.The
핀연결부(131)는 상면에 칩접촉부(121)의 하단에 대응하도록 접촉면이 형성되어 있다.The
탄성부(133)는 핀연결부(131)로부터 수직으로 절곡되어 형성된 직선부(133a)와, 양단이 직선부(133a)와 고정부(132)에 연결되도록 형성된 "C"자형태의 곡선부(133b)를 갖고 있다.The
이에 따라 곡선부(133b)는 고정부(132)를 향하는 방향을 따라 핀연결부(131)에 압력이 가해질 때 탄성력을 축적할 수 있게 된다.Accordingly, the
고정부(132)는 상면에 내측고정돌부(113)에 대응하는 내측고정홈(132a)이 형성되어 있고, 우측면에 외측고정돌부(114)에 대응하는 외측고정홈(132b)이 형성되어 있다.The
내측고정홈(132a)에는 걸림턱(132c)이 걸림홈(113a)에 대응하도록 형성되어 있다.The
보드접촉부(134)는 인접하는 보드접촉핀(130)의 보드접촉부(134)와의 이격거리가 증가되도록 각 보드접촉핀(130)에 대하여 위치를 달리하여 형성되어 있다.The
이러한 구성을 갖는 각 보드접촉핀(130)은 외측고정홈(132b)에 외측고정돌부(114)를 삽입시킨 상태에서 내측고정홈(132a)에 내측고정돌부(113)를 억지끼움하는 방법으로 베이스(110)에 장착시킬 수 있다. Each
각 보드접촉핀(130)이 베이스(110)에 장착된 상태는 걸림턱(132c)과 걸림 홈(113a)의 상호작용에 의해 안정적으로 유지할 수 있게 된다.Each
각 보드접촉핀(130)이 베이스(110)에 고정된 상태에서 핀연결부(131)는 칩접촉부(121)의 하단에 접촉하고, 보드접촉부(134)는 핀수용홈(112)의 외부로 돌출된다.In the state where each
이러한 구성을 갖는 종래의 반도체칩패키지 테스트소켓을 사용하는 방법을 설명하면 다음과 같다. 종래의 반도체칩패키지 테스트소켓은 위치결정돌기(도시되지 않음, 도2의 10c 참조)와 위치결정공(110a)에 의해 위치 결정된 상태에서 고정공(도시되지 않음, 도1의 10b 참조)에 스크류를 삽입하여 테스트보드(202)에 장착되어 있는 것으로 가정한다.Referring to the method of using a conventional semiconductor chip package test socket having such a configuration as follows. The conventional semiconductor chip package test socket is screwed into a fixing hole (not shown, see 10b of FIG. 1) in a state where it is positioned by the positioning protrusion (not shown, see 10c in FIG. 2) and the
먼저 리드단자(201a)가 칩접촉부(121)의 상단에 일 대 일로 접촉하도록 테스트대상 반도체칩패키지(201)를 하강시킨다.First, the test target
다음에 칩접촉부(121)에 접촉된 리드단자(201a)를 가압하도록 푸셔(203)를 하강시킨다. 이에 따라 리드단자(201a)와 칩접촉부(121)사이의 탄성접촉을 안정적으로 유지할 수 있게 된다.Next, the
리드단자(201a)와 칩접촉부(121)가 탄성 접촉하는 동안 각 칩접촉핀(120)은 핀공(111a)을 통해 하강하면서 핀연결부(131)를 가압한다.While the
핀연결부(131)가 가압되면 칩접촉부(121)의 하단과 핀연결부(131)의 상면은 와이핑(Wiping) 동작을 거치면서 탄성 접촉한다. 이 때 핀연결부(131)는 시계방향으로 약간 회동한다. When the
칩접촉부(121)가 핀연결부(131)에 탄성 접촉할 때 곡선부(133b)에는 탄성력 이 축적된다.When the
다음에 테스트보드(202)로부터의 테스트신호는 보드접촉핀(130)과 칩접촉핀(120)을 통해 반도체칩패키지(201)의 리드단자(201a)에 전달되고, 반도체칩패키지(201)로부터의 응답신호는 역으로 테스트보드(202)에 전달된다.Next, the test signal from the
테스트가 완료되면, 푸셔(203)와 테스트대상 반도체칩패키지(201)를 순차적으로 상승시킨다.When the test is completed, the
푸셔(203)가 상승함에 따라 보드접촉핀(130)은 곡선부(133b)에 축적된 탄성력에 의해 상승하고 칩접촉핀(120)은 핀공(111a)을 통해 상승한다. 여기서 칩접촉핀(120)의 상승 동작은 걸림턱부(122)가 핀수용홈(112)의 천장면 핀공(111a)의 둘레영역에 접촉할 때까지 계속된다.As the
보드접촉핀(130)이 상승하는 동안 핀연결부(131)는 반시계방향으로 약간 회동하여 원위치로 복귀하게 된다.While the
전술한 구성을 갖는 종래의 반도체칩패키지 테스트소켓은 2006년 실용신안등록출원 제1528호(고안의 명칭 : 반도체패키지테스트소켓)에 개시되어 있다.A conventional semiconductor chip package test socket having the above-described configuration is disclosed in 2006 Utility Model Registration Application No. 1528 (designated name: semiconductor package test socket).
그런데 종래의 반도체칩패키지 테스트소켓에 따르면, 칩접촉부(121)의 하단과 핀연결부(131)의 상면사이의 탄성 접촉시 발생하는 열에 의한 온도차가 발생하고 이에 따라 칩접촉부(121)의 하단과 핀연결부(131)의 상면사이에 습기가 축적되게 된다. 이에 따라 전류누설, 칩접촉부(121)의 하단과 핀연결부(131)의 접촉저항의 변화 등에 따라 테스트의 신뢰성이 저하된다는 문제점이 있었다.However, according to the conventional semiconductor chip package test socket, a temperature difference due to heat generated during elastic contact between the lower end of the
전술한 문제점은 저온테스트(Cold Test)환경에서 테스트가 진행되는 경우 가 중된다.The above-mentioned problem is aggravated when the test is performed in a cold test environment.
따라서 본 고안의 목적은, 칩접촉부의 하단과 핀연결부의 상면사이에 습기가 축적되는 것을 방지할 수 있도록 한 반도체칩패키지 테스트소켓을 제공하는 것이다.Accordingly, an object of the present invention is to provide a semiconductor chip package test socket capable of preventing moisture from accumulating between the lower end of the chip contact portion and the upper surface of the pin connection portion.
상기 목적은, 본 고안에 따라, 상면에 테스트대상 반도체칩패키지의 단자배열에 대응하도록 핀공이 형성되어 있고 저면에 핀수용홈이 상기 핀공에 연통하도록 형성되어 있는 베이스와, 직선상의 칩접촉부와 상기 칩접촉부의 중앙영역에 길이방향에 가로로 형성된 걸림턱부를 가지고 상기 칩접촉부의 상단이 상기 핀공을 통해 노출되고 상기 걸림턱부가 상기 핀수용홈의 천장면 상기 핀공의 둘레영역에 접촉하도록 상기 베이스에 장착되는 칩접촉핀과, 상면에 상기 칩접촉부의 하단에 대응하는 접촉면이 형성되어 있는 핀연결부와 상기 핀연결부의 하측에 배치되는 고정부와 상기 고정부를 향하는 방향을 따라 상기 핀연결부에 압력이 가해질 때 탄성력을 축적할 수 있도록 상기 핀연결부와 상기 고정부사이에 형성된 탄성부와 상기 고정부의 저면으로부터 상기 핀연결부로부터 멀어지는 방향을 따라 직선상으로 연장 형성된 보드접촉부를 가지고 상기 핀연결부가 상기 칩접촉부의 하단에 접촉하고 상기 보드접촉부가 상기 핀수용홈의 외부로 돌출되도록 상기 고정부를 통해 상기 베이스에 고정되는 보드접촉핀을 갖는 반도체칩패키지 테스트소켓에 있어서, 상기 칩접촉부는 저면 상기 핀연결부에 대한 접촉영역에 방습홈이 상기 핀연결부와의 접촉시 외부에 노출되도록 형성되어 있는 것을 특징으로 하는 반도체칩패키지테스트소켓에 의해 달성된다.The above object is, according to the present invention, a pin hole is formed on the upper surface to correspond to the terminal arrangement of the semiconductor chip package to be tested, and a base having a pin receiving groove formed on the bottom surface so as to communicate with the pin hole, and a straight chip contact portion and the The upper end of the chip contact portion is exposed through the pin hole in the central region of the chip contact portion in a horizontal direction, and the upper end of the chip contact portion is exposed through the pin hole, and the locking jaw portion is in contact with the circumferential region of the pin hole in the ceiling of the pin receiving groove. Pressure is applied to the pin contact portion to be mounted, a pin connecting portion having a contact surface corresponding to a lower end of the chip contact portion on an upper surface thereof, and a fixing portion disposed below the pin connecting portion and a direction toward the fixing portion. To the bottom of the fixing portion and the elastic portion formed between the pin connection portion and the fixing portion so as to accumulate the elastic force when applied A base having a board contact portion extending in a straight line along a direction away from the pin connecting portion, wherein the pin connecting portion contacts the lower end of the chip contact portion, and the board contact portion protrudes out of the pin receiving groove through the base. In a semiconductor chip package test socket having a board contact pin fixed to the chip contact portion, the chip contact portion is formed so that the moisture-proof groove is exposed to the outside when the contact with the pin connection portion at the bottom contact area with the pin connection portion. This is accomplished by a semiconductor chip package test socket.
이하에서, 첨부도면을 참조하여 본 고안을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도1 및 도2는 각각 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 사시도이고, 도3은 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 종단면도이다.1 and 2 are respectively a perspective view of a semiconductor chip package test socket according to an embodiment of the present invention, Figure 3 is a longitudinal cross-sectional view of a semiconductor chip package test socket according to an embodiment of the present invention.
본 고안의 실시예에 따른 반도체칩패키지 테스트소켓은, 이들 도면에 도시된 바와 같이, 대략 장방형상의 베이스(10)와, 베이스(10)에 장착된 칩접촉핀(20) 및 보드접촉핀(30)을 갖고 있다.The semiconductor chip package test socket according to the embodiment of the present invention, as shown in these figures, the substantially
베이스(10)는 상면에 한 쌍의 언덕부(11)가 나란하게 형성되어 있고, 각 언덕부(11)의 외측에는 고정공(10b)과 위치결정공(10a)이 하나씩 형성되어 있다.The
각 언덕부(11)는 상면에 듀얼인라인(Dual In-Line) 테스트대상 반도체칩패키지(201)의 단자배열에 대응하도록 핀공(11a)이 형성되어 있고, 외측 연부에는 공기순환용 슬롯(11b)이 하나씩 형성되어 있다.Each
그리고 베이스(10)는 저면 각 언덕부(11)의 하측영역에 핀수용홈(12)이 핀공(11a)에 연통하도록 형성되어 있고, 핀수용홈(12)의 둘레영역에는 한 쌍의 위치결정돌기(10c)가 대각선방향을 따라 배치되도록 형성되어 있다.The
각 핀수용홈(12)은 내측벽에 내측고정돌부(13)가 하방향을 향해 돌출 형성되어 있고, 외측벽에 외측고정돌부(14)가 내측고정돌부(13)를 향해 돌출 형성되어 있다.Each of the
내측고정돌부(13)는 내측면에 걸림홈(13a)이 형성되어 있다.The
칩접촉핀(20)은 직선상의 칩접촉부(21)와, 칩접촉부(21)의 중앙영역에 길이방향에 가로로 형성된 걸림턱부(22)를 갖고 있다.The
칩접촉부(21)는 저면 핀연결부(31)에 대한 접촉영역에 방습홈(21a)이 핀연결부(31)와의 접촉시 외부에 노출되도록 형성되어 있다. The
걸림턱부(22)는 칩접촉부(21)와 협조하여 십자형태를 이루도록 형성된다.The locking
이러한 구성을 갖는 각 칩접촉핀(20)은 칩접촉부(21)의 상단이 핀공(11a)을 통해 노출되고, 걸림턱부(22)가 핀수용홈(12)의 천장면 핀공(11a)의 둘레영역에 접촉하도록 베이스(10)에 장착된다.In each
보드접촉핀(30)은 칩접촉부(21)보다 큰 폭을 갖도록 형성된 직선상의 핀연결부(31)와, 핀연결부(31)의 하측에 배치되는 대략 장방형상의 고정부(32)와, 핀연결부(31)와 고정부(32)사이에 형성된 탄성부(33)와, 핀연결부(31)로부터 멀어지는 방향을 따라 고정부(32)의 저면으로부터 직선상으로 연장 형성된 보드접촉부(34)를 갖고 있다.The
핀연결부(31)는 상면에 칩접촉부(21)의 하단에 대응하도록 접촉면이 형성되어 있다.The
탄성부(33)는 핀연결부(31)로부터 수직으로 절곡되어 형성된 직선부(33a)와, 양단이 직선부(33a)와 고정부(32)에 연결되도록 형성된 "C"자형태의 곡선부(33b)를 갖고 있다.The
이에 따라 곡선부(33b)는 고정부(32)를 향하는 방향을 따라 핀연결부(31)에 압력이 가해질 때 탄성력을 축적할 수 있게 된다.Accordingly, the
고정부(32)는 상면에 내측고정돌부(13)에 대응하는 내측고정홈(32a)이 형성되어 있고, 우측면에 외측고정돌부(14)에 대응하는 외측고정홈(32b)이 형성되어 있다.The fixing
내측고정홈(32a)에는 걸림턱(32c)이 걸림홈(13a)에 대응하도록 형성되어 있다.The locking
보드접촉부(34)는 인접하는 보드접촉핀(30)의 보드접촉부(34)와의 이격거리가 증가되도록 각 보드접촉핀(30)에 대하여 위치를 달리하여 형성되어 있다.The
이러한 구성을 갖는 각 보드접촉핀(30)은 외측고정홈(32b)에 외측고정돌부(14)를 삽입시킨 상태에서 내측고정홈(32a)에 내측고정돌부(13)를 억지끼움하는 방법으로 베이스(10)에 장착시킬 수 있다. Each
각 보드접촉핀(30)이 베이스(10)에 장착된 상태는 걸림턱(32c)과 걸림홈(13a)의 상호작용에 의해 안정적으로 유지할 수 있게 된다.Each
각 보드접촉핀(30)이 베이스(10)에 고정된 상태에서 핀연결부(31)는 칩접촉부(21)의 하단에 접촉하고, 보드접촉부(34)는 핀수용홈(12)의 외부로 돌출된다.In the state where each
이러한 구성을 갖는 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓을 사용하는 방법은 종래의 경우와 동일하다(도4 참조). 다만 콜드테스트(Cold Test)시 칩접촉부(21)와 핀연결부(31)와의 접촉영역에서 발생하는 습기는 방습홈(21a)을 통해 외부로 배출되기 때문에 칩접촉부(21)의 하단과 핀연결부(31)의 상면사이에 습기가 축적되는 것을 방지할 수 있다는 점이 종래의 경우와 달라진다.The method of using the semiconductor chip package test socket according to the embodiment of the present invention having such a configuration is the same as in the conventional case (see FIG. 4). However, the moisture generated in the contact area between the
상술한 바와 같이 본 고안의 실시예에 따르면, 칩접촉부(21)의 저면 핀연결부(31)에 대한 접촉영역에 방습홈(21a)을 형성함으로써, 칩접촉부(21)의 하단과 핀연결부(31)의 상면사이에 습기가 축적되는 것을 방지할 수 있게 된다. 이에 따라 테스트의 신뢰성을 향상시킬 수 있다.According to the embodiment of the present invention as described above, by forming the moisture-
따라서 본 고안에 따르면, 칩접촉부의 저면에 방습홈을 형성하여 칩접촉부의 하단과 핀연결부의 상면사이에 습기가 축적되는 것을 방지함으로써, 테스트의 신뢰성을 향상시킬 수 있다.Therefore, according to the present invention, by forming a moisture-proof groove on the bottom of the chip contact portion to prevent the accumulation of moisture between the bottom of the chip contact portion and the upper surface of the pin connection portion, it is possible to improve the reliability of the test.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020060019907U KR200428504Y1 (en) | 2006-07-24 | 2006-07-24 | Test Socket for Semiconductor Chip Package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020060019907U KR200428504Y1 (en) | 2006-07-24 | 2006-07-24 | Test Socket for Semiconductor Chip Package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR200428504Y1 true KR200428504Y1 (en) | 2006-10-13 |
Family
ID=41776909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020060019907U KR200428504Y1 (en) | 2006-07-24 | 2006-07-24 | Test Socket for Semiconductor Chip Package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200428504Y1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102321728B1 (en) | 2021-07-23 | 2021-11-04 | 주식회사 티에이치이 | Test device for semiconductor package equipped with a guide module for preventing pinching |
-
2006
- 2006-07-24 KR KR2020060019907U patent/KR200428504Y1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102321728B1 (en) | 2021-07-23 | 2021-11-04 | 주식회사 티에이치이 | Test device for semiconductor package equipped with a guide module for preventing pinching |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6881070B2 (en) | LGA connector and terminal thereof | |
US8821192B2 (en) | Electrical connector have a grounding terminal with a tongue for improving mechanical stability | |
US7322830B2 (en) | Socket connector with floating cover | |
CN102104214A (en) | Socket and contact having anchors | |
US7462056B2 (en) | Electrical connector assembly | |
US9130321B2 (en) | Electrical connector having contact for either BGA or LGA package | |
KR200428504Y1 (en) | Test Socket for Semiconductor Chip Package | |
US6916186B2 (en) | Eletrical contact with dual electrical paths | |
KR101823119B1 (en) | Relay socket, relay socket module, and test board for semiconductor package | |
KR200413804Y1 (en) | Test Socket for Semiconductor Chip Package | |
KR101004708B1 (en) | probe | |
KR100970898B1 (en) | test socket for memory module | |
KR200316878Y1 (en) | Test socket for ball grid array package | |
US20070111571A1 (en) | Assembled method of an electrical connector | |
US6296503B1 (en) | Socket for an electric part | |
KR200389307Y1 (en) | Contact Pin for Test Socket | |
US20100124828A1 (en) | Socket connector having improved arrangement ensuring reliable and robust alignment between conductive contacts | |
KR200273960Y1 (en) | connector for module I.C | |
CN111366258B (en) | Sensor module, sensor module combination | |
KR100844486B1 (en) | Test socket for semiconductor chip | |
KR100655736B1 (en) | Test socket for pin insert type semiconductor chip package | |
KR200148615Y1 (en) | Package test socket | |
KR200287947Y1 (en) | Multipurpose socket for testing semiconductor devices | |
KR100432150B1 (en) | Element coupling block device of electronic circuit board | |
KR200322073Y1 (en) | Contact Pin for Test Socket and Test Socket therewith |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REGI | Registration of establishment | ||
T201 | Request for technology evaluation of utility model | ||
T701 | Written decision to grant on technology evaluation | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131002 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141002 Year of fee payment: 9 |
|
EXPY | Expiration of term |