KR20040111679A

KR20040111679A - 반동기식 수신기와 정보 판독장치

Info

Publication number: KR20040111679A
Application number: KR10-2004-7018816A
Authority: KR
Inventors: 모드리데이비드엠.오.; 반후푸코엔; 스텍아알베르트
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2002-05-24
Filing date: 2003-04-30
Publication date: 2004-12-31
Also published as: US7263049B2; WO2003100781A3; WO2003100781A2; CN100375185C; AU2003222402A8; CN1656556A; US20060198467A1; JP2005527060A; AU2003222402A1; EP1512148A2

Abstract

아날로그 신호(Sa)로부터 데이터 레이트 1/T로 데이터 시퀀스(a_k)를 전달하는 수신기가 개시되는데, 이 수신기는, 1/Ts의 샘플 레이트로 아날로그 신호(Sa)를 샘플링하여 수신 시퀀스(r_n)를 발생하고, 수신 시퀀스(r_n)의 샘플 레이트 1/Ts가 프리셋 값(Pv)에 의해 제어될 수 있도록 하는 변환수단(40)과, 수신 시퀀스(r_n)를 처리하여 처리된 시퀀스(y_n)를 전달하는 디지털 신호처리수단(12)과, 처리된 시퀀스(y_n)를 데이터 레이트 1/T에서 등가의 처리된 시퀀스(y_e)로 변환하고, 등가 처리된 시퀀스(y_e)의 데이터 레이트가 제어신호(Sc)에 의해 제어될 수 있도록 하는 제 1 샘플 레이트 변환기(13)와, 등가 처리된 시퀀스(y_e)로부터 에러 시퀀스(e_k)를 전달하는 에러 발생기(14)와, 에러 시퀀스(e_k)에 근거하여 제어신호(Sc)를 발생하는 제어신호 발생수단(15)과, 등가 처리된 시퀀스(y_e)로부터 데이터 시퀀스(a_k)를 유도하는 검출기(16)를 구비하고, 이때 샘플 레이트들 1/T와 1/Ts 사이의 비율이 거의 일정하다. 샘플 레이트 변환기를 구비한 종래의 동기식 수신기들은, 디지털 신호처리가 SRC의 제어 루프 내부에서 행해진다는 문제점을 갖는다. 디지털 신호처리에 기인한 지연은 루프의 전체적인 지연의 원인이 되며, 이것은, 특히 고대역폭이 필요할 때, 불안정을 일으킬 수 있다. 따라서, 본 발명의 수신기는 제어 루프의 외부에서 디지털 신호처리를 행한다. 디지털 신호처리가 일정한 레이트에서 행해질 수 있다는 이점을 유지하기 위해, 변환수단(40)은, 비율 T/Ts를 일정하게 유지하기 위한 프리셋 값에 의해 제어된다.

Description

반동기식 수신기와 정보 판독장치{SEMI-SYNCHRONOUS RECEIVER AND APPARATUS FOR READING INFORMATION}

본 발명은, 아날로그 신호로부터 데이터 시퀀스를 데이터 레이트 1/T로 전달하는 수신기에 관한 것이다.

더구나, 본 발명은, 정보매체 상의 정보 트랙으로부터 정보를 판독하는 장치에 관한 것이다.

데이터 시퀀스를 전달하는 수신기는 광 디스크 플레이어에서 사용될 수 있다. 광 디스크 플레이어에서는, 광 디스크에서 아날로그 재생신호가 수신된다. 광학 헤드는 레이저를 사용하여 아날로그 재생신호를 수신한다. 아날로그 처리를 거친 후에, 재생신호는 아날로그 디지털 변환기(ADC) 등의 변환수단으로 주어진다. ADC는 전압 제어 발진기(VCO)에서 발생된 클록에 의해 제어된다. VCO에 의해 주어지는 클록의 주파수는 에러 발생기의 출력에 의존한다. 에러 발생기는 디지털 처리수단(DPM)의 출력으로부터 에러신호를 발생한다. 예를 들어, DPM은 등화기일 수 있다. DPM은 ADC의 출력신호를 처리한다. 최종적으로, DPM의 출력은 검출기로 공급되어, 데이터 시퀀스를 생성한다. ADC 이후의 모든 신호처리는 데이터 시퀀스의 데이터 레이트 1/T와 동기하여 행해진다.

디지털 기록 및 전송용의 수신기가 디지털 방식으로 점점 더 구현됨에 따라,VCO 기반의 타이밍 회복부(timing recovery)가 샘플 레이트 변환기(SRC)를 사용하는 타이밍 회복부로 대체되고 있다. 이 수신기의 제 1 부분도 아날로그 처리수단과 ADC로 구성된다. 이러한 수신기 내부의 ADC는 자주(free running) 클록에 의해 제어된다. 자주 클록은 보통 수정 기반의 클록이다. 클록의 주파수는 데이터 시퀀스의 데이터 레이트 1/T에 무관하다. ADC의 출력은 샘플 레이트 변환기(SRC)로 공급된다. SRC는 수치제어 발진기(NCO)에 의해 제어된다. NCO의 출력신호의 주파수는 에러 발생기의 출력신호에 의존한다. 에러 발생기는 디지털 처리수단(DPM)의 출력에 대해 작용한다. 마찬가지로, DPM의 출력은 검출기로 공급되어 데이터 시퀀스를 생성한다. 이와 같은 동기식으로 샘플링된 수신기들의 이점은, 예를 들어 등화와 같은 디지털 신호처리가 타이밍 회복부에 의해 회복된 심볼 레이트 클록 도메인에서 행해질 수 있다는 것이다. 이에 반해, 이와 같은 신호처리에 기인한 지연은 루프의 전체 지연의 원인이 되며, 이것은, 특히 높은 대역폭이 필요할 때, 불안정을 일으킬 수 있다. 이것은 루프 내부에서 사용된 디지털 신호처리를 크게 억제하므로, 성능이 심각하게 열화될 가능성이 있다.

결국, 본 발명의 목적은, 전술한 문제점을 해소하는 수신기를 제공함에 있다.

본 발명의 또 다른 목적은, 전술한 문제점을 해소하는 정보 판독장치를 제공함에 있다.

상기한 목적은, 아날로그 신호로부터 데이터 시퀀스를 데이터 레이트 1/T로 전달하는 수신기에 의해 달성되는데, 이 수신기는,

- 1/Ts의 샘플 레이트로 아날로그 신호를 샘플링하여 수신 시퀀스를 발생하고, 수신 시퀀스의 샘플 레이트 1/Ts가 프리셋 값에 의해 제어될 수 있도록 하는 변환수단과,

- 수신 시퀀스를 처리하여 처리된 시퀀스를 전달하는 디지털 신호처리수단과,

- 처리된 시퀀스를 데이터 레이트 1/T에서 등가의 처리된 시퀀스로 변환하고, 등가 처리된 시퀀스의 데이터 레이트가 제어신호에 의해 제어될 수 있도록 하는 제 1 샘플 레이트 변환기와,

- 등가 처리된 시퀀스로부터 에러 시퀀스를 전달하는 에러 발생기와,

- 에러 시퀀스에 근거하여 제어신호를 발생하는 제어신호 발생수단과,

- 등가 처리된 시퀀스로부터 데이터 시퀀스를 유도하는 검출기를 구비하고,

상기 프리셋 값이, 샘플 레이트들 1/T와 1/Ts 사이의 비율이 거의 일정하게 되는 값으로 설정된다.

상기한 또 다른 목적은, 정보매체 상의 정보 트랙으로부터 정보를 판독하는 장치에 의해 달성되는데, 이 장치는,

- 정보매체에서 정보를 검색하여 아날로그 신호를 출력하는 수단과,

- 아날로그 신호로부터 데이터 시퀀스를 데이터 레이트 1/T로 전달하는 수신기를 구비하고, 상기 수신기가,

전술한 것과 같은 SRC를 갖는 종래의 수신기 형태에서 시작하여, 디지털 신호처리 블록이 타이밍 회복부 내부의 그 자신의 위치로부터 비동기 도메인, 즉 아날로그 디지털 변환기 ADC와 SRC 사이로 이동한다. 신호처리가 비동기 도메인에 위치하므로, 그것의 시간 범위(time span)가 오버샘플 비율 T/Ts에 의존하여, 오버샘플 의존 성능을 제공하게 된다. 자주 클록 대신에, ADC는 프리셋 값에 의해 제어될 수 있다. 프리셋 값은 ADC가 샘플들을 생성할 때의 레이트를 제어한다. 프리셋 값은 T/Ts 비율이 일정한 값을 갖도록 선택되며, 수 퍼센트의 편차가 가능하다. 비동기 Ts 도메인으로부터 데이터 레이트 도메인으로 신호를 전달하는 타이밍 회복부는, 일정한 T/Ts 비율을 사용하여 최적화될 수 있다. 프리셋 값에 의해 제어되는 ADC 대신에, 제 2 SRC와 결합된 자주 클록에 의해 제어되는 ADC가 사용될 수도 있는데, 이때에는 ADC가 중간의 수신 시퀀스를 출력한다. 제 2 SRC는 중간 수신 시퀀스를 수신 시퀀스로 변환하여, 이때 샘플 레이트는 프리셋 값에 의해 제어된다. 제 2 SRC와 SDC의 결합은, 프리셋 값에 의해 제어되는 ADC와 비교할 때, 동일한 수신 시퀀스를 제공한다.

본 발명의 또 다른 실시예에서, 수신기는, 프리셋 값에 의해 제어된 ADC 또는 제 2 샘플 레이트 변환기의 프리셋 값을 발생함으로써, 샘플 레이트들 1/T 및 1/Ts 사이의 비율을 거의 일정하게 유지하는 록킹(lock) 보조수단을 구비한다. 록킹 보조수단이 이것을 구현하기 위한 다양한 방법이 존재한다. 예를 들어, 록킹 보조수단은, 데이터 레이트 1/T와 관련된 등가의 수신 시퀀스의 전이점들의 평균수를 거의 일정하게 유지함으로써, 프리셋 값을 발생할 수 있다. 데이터는, 보통, 최대 런길이들, 즉 연속하는 0값들 또는 1값들의 최대수를 갖는 비트스트림들로 구성된다. 따라서, 특정한 길이를 갖는 비트스트림에서, 전이점들의 평균수는 거의 일정하게 된다. 이와 같은 평균수를 프리셋 값에 대한 제어 파라미터로 사용함으로써, 록킹 보조수단이 샘플 레이트들 1/T 및 1/Ts를 거의 일정하게 유지할 수 있다.

데이터 레이트 1/T에 관련된 워블 주파수를 갖는 워블을 포함하는 정보매체 상의 정보 트랙으로부터 정보를 판독하는 장치에 상기한 수신기가 사용되면, 록킹 보조수단은 워블 주파수의 함수로써 프리셋 값을 생성할 수 있다. 예를 들어, DVD+RW 포맷에서는, 워블이 DVD 디스크 상에 존재한다. 워블은 DVD 상의 데이터에 동기된다. 따라서, 록킹 보조수단은, 예를 들어 워블 주파수와 샘플 레이트 1/Ts 사이의 비율을 일정하게 함으로써, 워블신호를 이용하여 샘플 레이트들 1/T와 1/Ts를 거의 일정하게 유지할 수 있다.

본 발명의 상기한 발명내용과 또 다른 발명내용은 다음의 첨부도면을 참조하여 주어지는 이하의 상세한 설명의 실시예들로부터 더욱 더 명백해질 것이다:

도 1은 종래기술의 수신기를 나타낸 것이고,

도 2는 샘플 레이트 변환기를 갖는 종래기술의 수신기를 나타낸 것이며,

도 3은 본 발명에 따른 수신기를 나타낸 것이고,

도 4는 본 발명에 따른 수신기의 또 다른 수신기를 나타낸 것이며,

도 5는 정보매체 상의 정보 트랙으로부터 정보를 판독하는 장치의 일 실시예를 나타낸 것이고,

도 6은 정보 트랙을 그 위에 갖는 정보매체의 일례를 나타낸 것이며,

도 7a와 도 7b는 루프 지연기를 갖는 수신기의 보드 선도이고,

도 8은 루프 지연기를 갖는 수신기와 루프 지연기를 갖지 않는 수신기의 2개의 스텝 응답을 나타낸 것이며,

도 9a는 고대역폭에서 지연기를 갖는 통상적인 타이밍 회복부의 주파수 응답을 나타낸 것이고,

도 9b는 저대역폭에서 지연기를 갖는 통상적인 타이밍 회복부의 주파수 응답을 나타낸 것이며,

도 9c는 고대역폭에서 본 발명에 따른 수신기의 주파수 응답을 나타낸 것이고,

도 10은 록킹 보조수단을 갖는 본 발명에 따른 수신기의 일 실시예를 나타낸것이다.

도 1에 도시된 종래기술의 수신기는 아날로그 신호 Sa를 수신 시퀀스 r_n으로 변환하는 변환수단(40)을 갖는다. 변환수단(40)은 보통 아날로그 디지털 변환기들(ADC)이다. ADC는 샘플 레이트 1/Tc로 아날로그 신호 Sa를 샘플링하며, 이 샘플 레이트는 전압 제어 발진기(30)에 의해 제어된다. VCO는 에러 발생기(14)와 함께 위상동기루프(PLL)를 구성한다. VCO의 출력은 입력에 존재하는 전압 레벨에 의존하는 주파수를 갖는다. 도 1에서, 에러 발생기(14)의 출력은 VCO의 주파수를 제어한다. 수신 시퀀스 r_n은 디지털 신호처리수단(12)에 의해 처리된다. 디지털 신호처리수단은, 예를 들어 수신 시퀀스 r_n을 등화하는 등화기일 수 있다. 디지털 신호처리의 결과는 신호처리된 시퀀스 y_n이다. 처리된 시퀀스 y_n은 에러 발생기(14)와 검출기(16)에 공급된다. 검출기(16)는 처리된 시퀀스 y_n으로부터 데이터 시퀀스 a_k를 유도한다.

도 2에서는, VCO 기반의 타이밍 회복부가 샘플 레이트 변환기(13)(SRC)를 사용하여 타이밍 회복부로 변환된다. 이때, 변환수단(40)은 자주 클록 FC에 의해 제어된다. 이 클록의 주파수는 데이터 시퀀스 a_k의 데이터 레이트 1/T에 무관하다. SRC는 제어신호 발생수단(15)에 의해 제어된다. 제어신호 발생수단(15)은, 예를 들면 수치제어 발진기(NCO)일 수 있다. NCO의 출력신호의 주파수는 에러 발생기(14)의 출력신호에 의존한다. 이와 같이 동기식으로 샘플링된 수신기들의 이점은, 디지털 신호처리수단(12)에 의한 디지털 신호처리가 타이밍 회복부에 의해 검색된 심볼 레이트 클록 도메인에서 행해질 수 있다는 것이다. 이에 반해, 이와 같은 신호처리에 기인한 지연은 루프의 전체 지연의 원인이 되며, 이것은, 특히 고대역폭이 필요할 때, 불안정을 일으킬 수 있다. 이것은 루프 내부에서 사용된 디지털 신호처리를 크게 억제하므로, 성능이 심각하게 열화될 가능성이 있다.

지연을 제거하기 위해, 디지털 신호처리 블록(12)을 타이밍 회복부 내부의 위치에로부터 도 3에 도시된 것과 같이 비동기 도메인 Ts로 이동할 수 있다. 이에 따르면, 디지털 신호처리수단(12)이 변환수단(40)과 샘플 레이트 변환기(13) 사이에 배치된다. 신호처리가 비동기 도메인에 위치하므로, 그것의 시간 범위가 오버샘플 비율 T/Ts에 의존하므로, 오버샘플 의존 성능을 제공하게 된다. 따라서, 본 발명에 따른 수신기에서는, 변환수단(40)의 샘플 비율을 제어하기 위해 자주 클록 FC를 사용하는 대신에, 프리셋 값 Pv를 사용하여 변환수단(40)의 샘플 비율을 제어한다. 프리셋 값 Pv는 T/Ts가 일정한 값을 갖도록 선택되며, 이때 수 퍼센트의 편차가 일어날 수 있다. 비동기 Ts 도메인으로부터 데이터 레이트 도메인으로 신호를 전달하는 타이밍 회복부는 일정한 T/Ts 비율을 사용하여 최적화될 수 있다.

변환수단(40)은 프리셋 값 Pv에 의해 제어가능한 샘플 레이트에서 동작하는 ADC를 사용하여 구현될 수 있다. 이와 달리, 도 4에 도시된 것과 같이, 변환수단(40)은, SRC(42)와 결합된 자주 클록 FC에 의해 제어되는 ADC(41)로 구현될 수도 있다. ADC(41)은 아날로그 신호 Sa를 중간 수신 시퀀스 r_i로 변환한다. ADC(41)를거친 후에, 제 2 샘플 레이트 변환기(42)는 프리셋 값 Pv에 의해 제어되는 샘플 레이트 1/Ts로 중간 수신 시퀀스 r_i를 수신 시퀀스 r_n으로 변환한다.

도 5에는, 정보를 판독하는 장치가 예시되어 있다. 도 6에는, 정보 트랙(20)을 갖는 정보매체(21)가 예시되어 있다. 도 5에 도시된 장치는 정보매체(21)를 회전시키는 회전수단(23)을 구비한다. 더구나. 이 장치는 정보매체(21)로부터 정보를 검색하는 수단(22)을 구비한다. 예를 들어, CD 플레이어에서는, 이 수단(22)은 광 픽업장치(OPU)를 구비한다. OPU는 정보매체(21)의 표면에 조사되는 레이저빔을 발생한다. 레이저 빔은, 정보매체(21)의 표면에 의해 반사되고, OPU에 의해 검출수단에 투사된다. 검출수단은 아날로그 신호 Sa를 발생한다. 검출수단에서 발생된 신호도, 아날로그 신호 Sa가 출력되기 전에, 아날로그 신호처리수단에 의해 전처리될 수 있다.

시범 케이스로서, 전술한 원리를 광학 판독 시스템에서 사용되는 전체가 디지털 방식인 수신기에 대해 실시하였다. 출발점은, 변환수단(40)이 ADC로 구성되고, 디지털 신호처리수단(12)이 유한 임펄스 응답(FIR) 필터 또는 등화기로 구성되는 도 2에 도시된 수신기이다. 제어신호 발생수단(15)은 수치제어 발진기로 구성된다. 등화기가 루프 내부에 배치되므로, 등화기는 항상 심볼 레이트 도메인에서 신호를 등화한다. 그러나, 고유 지연 또는 파이프라인 지연으로 구성되는 지연이 루프의 전체 지연의 원인이 되며, 이것은, 특히 고대역이 필요할 때, 불안정을 일으킬 수 있다. 이것은 루프 내부에 적용가능한 등화기를 크게 제한한다.

도 7b에서는, 루프에 지연기들이 추가되었을 때 위상 마진의 감소를 볼 수있다. 도 7a 및 도 7b의 횡축에는, 정규화된 주파수가 표시되어 있는데, 이때 정규화된 주파수는 샘플 주파수와 관련된 주파수이다. 도 7a의 종축은 데시벨 단위로 수신기의 전달함수의 크기를 표시하고 있다. 도 7b의 종축은 각도 단위로 위상을 표시한다. 도 7b의 실선은 지연기들을 갖지 않은 수신기의 위상 그래프이고, 점선은 지연기들을 가는 수신기의 위상 그래프이다.

도 8에는, 지연기들을 갖는 루프와 지연기들을 갖지 않는 루프의 스텝 응답이 도시되어 있다. 점선은 지연을 갖는 스텝 응답을 표시하고, 실선은 지연을 갖지 않는 스텝 응답을 표시한다. 횡축에는, 동기 비트클록 주기로 경과 시간이 표시되어 있고, 종축에는 진폭이 표시되어 있다.

더구나, 고대역과 저대역에서 지연기들을 갖는 통상적인 타이밍 회복부의 주파수 응답이 도 9a 및 도 9b에 각각 도시되어 있다. 횡축에는, 일정한 클록 주기로 경과 시간이 표시되어 있으며, 종축에는 정규화된 주파수, 즉 (1/T)가 표시되어 있다. 루프 내부에 다수의 지연기를 가지면, 고대역폭이 허용되지 않는다는 것이 명백하다.

이들 그래프로부터, 지연기들의 수가 시스템의 성능을 심각하게 열화시킬 수 있다는 것을 쉽게 추론할 수 있다. 따라서, 루프 내부의 FIR 필터의 차수 또는 시간 범위가 크게 제한되어, 열화된 성능을 일으킬 수 있다.

도 9c에는, 본 발명에 따른 수신기의 고대역폭에서의 주파수 응답이 예시되어 있다. 이때, 종축은 비율 T/Ts를 표시한다. 변환수단(40)은 ADC로 구성되고, 디지털 신호처리수단(12)은 등화기로 구성된다. T/Ts가 일정한 값을 가지도록 프리셋값이 선택되고, 이에 따라 등화기는 데이터 레이트 클록 1/T와 자주 클록 FC의 오버샘플 비율에 무관한 일정한 시간 범위를 갖게 된다. 따라서, 성능이 CAV(Constant Angular Velocity) 모드에서 디스크 상의 위치에 무관하게 된다.

프리셋 값 Pv는 록킹 보조수단을 사용하여 결정될 수 있다. 록킹 보조수단(17)을 갖는 수신기가 도 10에 예시되어 있다. 도 10에 도시된 록킹 보조수단은 소위 전이확률(transition probability) 록킹 보조부이다. 프리셋 값 Pv는, 변환수단(40)을 거친 후에 측정된 비트 클록당의 전이점들의 평균수가 일정한 비율을 갖도록 유도된다. 이와 같은 비율은 사용된 변조 코드에 의존한다. 록킹 보조수단(17)은, 잘못된 록킹이 없이 넓은 포착성을 갖지만, 다수의 전이점들을 관찰하여야 하므로, 원래 속도가 느리다.

록킹 보조수단(17)은 워블 주파수에 맞추어 록킹될 수도 있다. 프리셋 값 Pv는 워블 주파수에 의해 유도된다. 이와 같은 록킹 보조수단(17)은, 비트 주파수와 관련된 주파수를 지닌 워블을 갖는 광 디스크 포맷에서만 사용될 수 있다. 실제적으로, 이것은 모든 기록형/재기록형 포맷에 대해 유용하다.

반동기 Ts 도메인으로부터 데이터 레이트 도메인으로 신호를 전달하는 타이밍 회복부는 일정한 T/Ts 비율을 사용하여 최적화될 수 있다. 넓은 범위의 오버샘플 비율을 변환할 수 있는 타이밍 회복부를 설계하는 것은 소용이 없다. 최적화는 더욱 작은 루프 지연을 제공할 수 있다.

이때, 타이밍 회복부는 제로교차점(zerocrossing) 정보에 의해 직접 구동되어, 작은 포착 범위와 감소된 크기의 루프 지연을 갖는 시스템을 제공한다.

본 발명은, '동기식' 디지털 판독 수신기에 대한 또 다른 구조를 제안한다. 이와 같은 신규한 반동기 수신기 형태는, 디지털 신호처리에 제약을 도입하지 않으면서 주파수 확장성(frequency scalability)의 이점을 여전히 갖는다. 따라서, 이 반동기 수신기는 고밀도/고용량의 광 디스크 포맷에 매우 적합하며, 비트들을 정밀하게 검출하기 위해 향상된 신호처리를 얻게 된다.

Claims

아날로그 신호(Sa)로부터 데이터 시퀀스(a_k)를 데이터 레이트 1/T로 검색하는 수신기에 있어서,

1/Ts의 샘플 레이트로 아날로그 신호(Sa)를 샘플링하여 수신 시퀀스(r_n)를 발생하고, 수신 시퀀스(r_n)의 샘플 레이트 1/Ts가 프리셋 값(Pv)에 의해 제어될 수 있도록 하는 변환수단(40)과,

수신 시퀀스(r_n)를 처리하여 처리된 시퀀스(y_n)를 전달하는 디지털 신호처리수단(12)과,

처리된 시퀀스(y_n)를 데이터 레이트 1/T에서 등가의 처리된 시퀀스(y_e)로 변환하고, 등가 처리된 시퀀스(y_e)의 데이터 레이트가 제어신호(Sc)에 의해 제어될 수 있도록 하는 제 1 샘플 레이트 변환기(13)와,

등가 처리된 시퀀스(y_e)로부터 에러 시퀀스(e_k)를 전달하는 에러 발생기(14)와,

에러 시퀀스(e_k)에 근거하여 제어신호(Sc)를 발생하는 제어신호 발생수단(15)과,

등가 처리된 시퀀스(y_e)로부터 데이터 시퀀스(a_k)를 유도하는 검출기(16)를 구비하고,

상기 프리셋 값(Pv)이, 샘플 레이트들 1/T와 1/Ts 사이의 비율이 거의 일정하게 되는 값으로 설정된 것을 특징으로 하는 수신기.
제 1항에 있어서,

상기 변환수단(40)은,

아날로그 신호(Sa)를 데이터 레이트 1/T에 비동기된 클록 레이트 1/Tc로 샘플링하여, 중간의 수신 시퀀스(r_i)를 발생하는 아날로그 디지털 변환기(41)와,

1/Ts의 샘플 레이트로 중간의 수신 시퀀스(r_i)를 수신 시퀀스(r_n)로 변환하며, 수신 시퀀스(r_n)의 샘플 레이트 1/Ts가 프리셋 값(Pv)에 의해 제어될 수 있도록 하는 제 2 샘플 레이트 변환기(42)를 구비한 것을 특징으로 하는 수신기.
제 1항 또는 제 2항에 있어서,

프리셋 값(Pv)을 발생함으로써, 샘플 레이트들 1/T 및 1/Ts 사이의 비율을 거의 일정하게 유지하는 록킹 보조수단(17)을 더 구비한 것을 특징으로 하는 수신기.
제 3항에 있어서,

록킹 보조수단(17)은, 데이터 레이트 1/T와 관련된 등가의 수신 시퀀스(R_e)의 전이점들의 평균수가 거의 일정하게 되도록, 프리셋 값(Pv)을 발생할 수 있는 것을 특징으로 하는 수신기.
정보매체(21) 상의 정보 트랙(20)으로부터 정보를 판독하는 장치에 있어서,

정보매체에서 정보를 검색하여 아날로그 신호(Sa)를 출력하는 수단(22)과,

아날로그 신호(Sa)로부터 데이터 시퀀스(a_k)를 데이터 레이트 1/T로 전달하는, 청구항 1 내지 4 중 어느 한 항에 기재된 수신기를 구비한 것을 특징으로 하는 판독장치.
제 1항 내지 제 3항에 종속하는 제 5항에 있어서,

정보 트랙(20)은 데이터 레이트 1/T와 관련된 워블 주파수를 갖는 워블을 포함하고, 상기 록킹 보조수단(17)은 워블 주파수의 함수로써 프리셋 값을 발생할 수 있는 것을 특징으로 하는 판독장치.