KR20040093976A - 캐패시터 및 그 제조 방법 - Google Patents

Abstract

본 발명은 단차피복성이 우수하면서도 후속 열처리 공정중에 하부전극 표면을 산화시키는 것을 억제하는데 적합한 반도체 소자의 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 금속옥시나이트라이드막(TaON, HfON 및 AlON로 이루어진 그룹중에서 선택된 하나)을 형성하는 단계, 상기 금속옥시나이트라이드막 상에 탄탈륨산화막을 형성하는 단계, 상기 탄탈륨산화막내 불순물을 제거하기 위한 열처리 단계(산소 분위기의 600℃∼850℃의 온도), 및 상기 탄탈륨산화막 상에 상부전극을 형성하는 단계를 포함한다.

Description

캐패시터 및 그 제조 방법{CAPACITOR AND METHOD OF FORMING THE SAME}

본 발명은 반도체소자에 관한 것으로, 특히 캐패시터 및 그 제조 방법에 관한 것이다.

반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 실린더(Cylinder), 핀(Pin), 적층(Stack) 또는 반구형 실리콘(HSG) 등의 복잡한 구조로 형성하여 하부전극의 면적을 증가시키거나, SiO₂나 Si₃N₄에 비해 유전상수가 큰 Ta₂O₅, TiO₂, SrTiO₃, (Ba,Sr)TiO등의 고유전물질에 대한 연구가 활발히 진행되고 있다.

특히, 탄탈륨산화막(Ta₂O₅)이 주로 적용되고 있는데, 전술한 바와 같이 단위면적당 정전용량을 확보하기 위해 탄탈륨산화막은 저압화학적기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용하여 형성하고 있으며, 이때 사용하는 소스물질로는 Ta(OCH₅)₅와 같은 유기계의 물질을 사용하는 것이 일반적이다. 이때, 소스물질과 반응하여 불필요한 탄소와 수소를 배출할 목적으로 산소나 NH₃가스를 같이 반응에 참가시키게 된다. 그 결과, 탄탈륨산화막이나 탄탈륨옥시나이트라이드막(TaON)이 형성되는데, 탄소와 수소를 제거하기 위한 반응조건을 설정하여도 막내에는 소량의 탄소와 수소가 남게 된다. 이들이 막내에 남게 되면 유전막내에 결함을 형성하여 이를 통해 하부전극에 저장되었던 전하가 상부전극으로 이동하므로써 전하저장능력이 저하되는 문제가 발생한다.

따라서 이를 방지하기 위해 탄탈륨산화막을 증착한 후에 600℃∼850℃의 산소분위기에서 열처리를 실시하므로써 막내의 탄소나 수소를 제거하고, 그 자리를 분위기중의 산소로 채우는 공정을 진행해야만 한다. 이때, 일부의 산소를 탄탈륨산화막을 통과하여 하부전극 표면을 산화시키는 작용을 하기로 한다. 그러나, 하부에 사용하는 실리콘의 산화막은 탄탈륨산화막에 비해 유전율이 낮아 과잉으로 형성될 경우 캐패시터의 유전율을 낮추는 부작용의 원인이 되기도 한다.

이러한 탄탈륨산화막의 단점을 보완하기 위해 개발된 유전막이 탄탈륨옥시나이트라이드막(TaON)이다.

도 1은 종래 기술에 따른 실린더 구조의 캐패시터를 도시한 도면이다.

도 1에 도시된 바와 같이, 트랜지스터 등의 하부구조가 형성된 반도체 기판(도시 생략) 상에 층간절연막(11)이 형성되고, 층간절연막(11) 상에 콘택플러그(12)에 의해 반도체 기판의 불순물 영역과 전기적으로 연결되는 실린더 구조의 하부전극(13)이 형성되며, 하부전극(13)을 포함한 전면에 탄탈륨옥시나이트라이드막(14)이 형성되고, 탄탈륨옥시나이트라이드막(14) 상에 상부전극(15)이 형성되어 있다.

도 1에서, 유전막으로 탄탈륨옥시나이트라이드막(14)을 이용하는 이유는, 탄탈륨옥시나이트라이드막(14)중의 질소(Nitrogen)의 역할로 인해 탄탈륨옥시나이트라이드막(14) 자체의 유전율이 높아지는 특성과 함께 후속의 산화공정중 하부전극(13)에 도달하는 산소의 양을 억제하여 하부전극(13) 표면에 산화막이 성장되는 억제하기 위한 것이다. 이처럼, 산화막 형성을 억제하면, 캐패시터의 고유전특성을 확보하는 장점을 가진다.

그러나, 종래 기술은 단차피복성이 우수한 탄탈륨산화막에 비해 실린더 구조와 같은 3차원 구조에서 하부전극의 바닥 부분에서의 단차피복성(step coverage)이 매우 열악한 문제가 있다.

또한, 탄탈륨옥시나이트라이드막(14)내의 질소로 인해 산소가 투과되지 못하므로 탄탈륨옥시나이트라이드막내에 존재하는 탄소를 효과적으로 제거하고 그자리를 산소로 메우는 후속 열처리 공정을 효율적으로 진행할 수가 없어 상부전극과 하부전극 사이에 전하의 누설이 발생하는 문제점이 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 단차피복성이 우수하면서도 후속 열처리 공정중에 하부전극 표면을 산화시키는 것을 억제하는데 적합한 반도체 소자의 고유전 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.

도 1은 종래 기술에 따른 실린더 구조의 캐패시터를 도시한 도면,

도 2는 본 발명의 실시예에 따른 실린더 구조의 캐패시터를 도시한 도면,

도 3a 내지 도 3d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

21 : 층간절연막 22 : 콘택플러그

23 : 식각배리어막 24 : 하부전극간 분리막패턴

25 : 하부전극 26 : 탄탈륨옥시나이트라이드막

27 : 탄탈륨산화막 28 : 상부전극

상기 목적을 달성하기 위한 본 발명의 캐패시터는 하부전극, 상기 하부전극 상의 금속옥시나이트라이드막, 상기 금속산화질화막 상의 탄탈륨산화막, 및 상기 탄탈륨산화막 상의 상부전극을 포함하는 것을 특징으로 하고, 상기 금속옥시나이트라이드막은, TaON, HfON 및 AlON로 이루어진 그룹중에서 선택된 하나를 포함하는 것을 특징으로 한다.

그리고, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 금속옥시나이트라이드막을 형성하는 단계, 상기 금속옥시나이트라이드막 상에 탄탈륨산화막을 형성하는 단계, 상기 탄탈륨산화막내 불순물을 제거하기위한 열처리 단계, 및 상기 탄탈륨산화막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 금속옥시나이트라이드막을 형성하는 단계는, TaON, HfON 및 AlON로 이루어진 그룹중에서 선택된 하나를 금속유기화학기상증착법을 이용하여 증착하는 것을 특징으로 하며, 상기 탄탈륨산화막내 불순물을 제거하기 위한 열처리 단계는, 산소 분위기에서 600℃∼850℃의 온도로 이루어지는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 캐패시터의 구조를 도시한 도면이다.

도 2에 도시된 바와 같이, 트랜지스터 등의 하부구조가 형성된 반도체 기판(도시 생략) 상에 층간절연막(21)이 형성되고, 층간절연막(21) 상에 콘택플러그(22)에 의해 반도체 기판의 불순물 영역과 전기적으로 연결되는 실린더 구조의 하부전극(25)이 형성되며, 하부전극(25)을 포함한 전면에 탄탈륨옥시나이트라이드막(26)이 형성되고, 탄탈륨옥시나이트라이드막(26) 상에 탄탈륨산화막(27)이 형성되며, 탄탈륨산화막(27) 상에 상부전극(28)이 형성되어 있다.

여기서, 캐패시터의 유전막으로 탄탈륨옥시나이트라이드막(26)과 탄탈륨산화막(27)의 이중막을 이용하는데, 탄탈륨옥시나이트라이드막(26)은 후속 열처리공정중에 산소가 하부전극(25)에 도달하는 것을 방지하기 위한 것이고, 탄탈륨산화막(27)은 탄탈륨옥시나이트라이드막(26)의 단차피복성 열화를 보상해주어 누설전류특성을 개선시키기 위한 것이다.

도 2와 같이, 산소투과억제 기능이 있는 탄탈륨옥시나이트라이드막(26)을 유전막의 하부막으로 적용하고 있는데, 이와 같이 산소투과억제 기능이 있으면서 고유전을 갖는 막으로 HfON(Hafnium oxynitride), AlON(Aluminium oxynitride)와 같은 금속옥시나이트라이드막을 이용할 수도 있다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.

도 3a에 도시된 바와 같이, 트랜지스터 등의 하부 구조가 형성된 기판(도시 생략) 상에 층간절연막(21)을 형성하고, 기판의 불순물 영역과 하부전극을 전기적으로 연결하기 위한 콘택홀을 형성한 후, 여기에 도전성 물질을 적층하고 화학적기계적연마나 에치백으로 평탄화하여 콘택플러그(22)를 형성한다. 이어서, 전면에 식각배리어막(23)을 증착하고, 식각배리어막(23) 상에 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), BPSG(Boron Phosphorus Silicate Glass), PSG(Phoshporus Silicate Glass) 또는 USG(Undoped Silicate Glass)와 같은 스토리지노드산화막(Storagenode oxide)을 증착한다. 이때, 스토리지노드산화막은 15000Å∼25000Å 두께로 형성한다.

다음에, 스토리지노드산화막과 식각배리어막(23)을 순차적으로 식각하여 하부전극을 형성할 영역의 콘택플러그(22)를 노출시키므로써 하부전극간 분리막패턴(24)을 형성한다. 이때, 식각배리어막(23)은 하부전극간 분리막패턴(24)의 형성시 산화막의 식각을 정지시키는 막으로서, 하부전극간 분리막 패턴(24)과식각선택비가 좋은, 예컨대 실리콘질화막(silicon nitride)으로 형성한다. 이와 같은 식각배리어막(23)은 높이가 높은 하부전극을 측면에서 지탱하는 역할을 하여 기계적인 강도 면에서는 더욱 뛰어난 하부전극을 얻을 수 있다.

도 3b에 도시된 바와 같이, 하부전극간 분리막패턴(24)을 포함한 전면에 실리콘막을 증착한 후, 하부전극간 분리막패턴(24) 상부에 형성된 실리콘막을 화학적기계적 연마나 에치백 등의 방법으로 제거하여 실리콘막으로 된 실린더 구조의 하부전극(25)을 형성한다. 여기서, 실리콘막을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 실린더 내부를 모두 채운 후에, 하부전극간 분리막패턴(24)이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.

도 3c에 도시된 바와 같이, 하부전극간 분리막패턴(24)을 HF 또는 BOE의 습식케미컬을 이용하여 딥아웃(dip out)한 후에 하부전극(25)을 포함한 전면에 탄탈륨옥시나이트라이드막(26)을 증착한다.

이때, 탄탈륨옥시나이트라이드막(26)은 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition; MOCVD)에 의해 증착된다. 탄탈륨옥시나이트라이드막(26)을 증착하는 방법은 Ta(OC₂H₅)₅를 아르곤(Ar) 또는 질소(N)와 같은 비활성 기체를 운반가스로 이용하여 챔버내로 유입시킨다. 계속해서, 반응가스로 암모니아(NH₃)를 챔버내로 유입시켜 Ta(OC₂H₅)₅과 암모니아를 화학반응시키므로써 10Å∼50Å 두께의 탄탈륨옥시나이트라이드막(26)를 증착시킨다. 이 때, 탄탈륨옥시나이트라이드막(26)내 질소가 10at%의 함량으로 함유된다.

도 3d에 도시된 바와 같이, 탄탈륨옥시나이트라이드막(26) 상에 탄탈륨산화막(27)을 증착하는데, 이 때 증착법으로는 단차피복성이 우수한 저압화학기상증착법(MOCVD)을 이용한다. 예컨대, 저압화학기상증착법(LPCVD)을 이용하는 경우, 소스가스로 Ta(OC₂H₅)₅를 이용하고 반응가스로는 산소(O₂)를 이용한다.

위와 같은 일련의 공정에 의해 형성되는 탄탈륨옥시나이트라이드막(26)과 탄탈륨산화막(27)의 이중 유전막에서 탄탈륨옥시나이트라이드막(26)과 탄탈륨산화막(27)의 두께 비율은 1:1로 하되 유전막의 총 두께는 100Å∼150Å이다.

다음으로, 탄탈륨산화막(27)내 잔류하는 탄소나 수소 등의 불순물을 제거하기 위해 산화분위기에서 열처리한 후, 탄탈륨산화막(27) 상에 상부전극(28)을 형성한다. 예컨대, 탄탈륨산화막(27) 증착후에 실시하는 열처리는 산소(O₂) 분위기에서 600℃∼850℃의 온도로 열처리한다.

이와 같이, 600℃∼850℃의 고온에서 열처리하면 탄탈륨산화막(27)내 탄소나 수소가 제거되고, 탄탈륨옥시나이트라이드막(26)내 질소에 의해 열처리 분위기중의 산소가 하부전극(25) 표면으로 도달하는 것이 방지된다.

전술한 바와 같은 실시예에 따르면, 하부전극(25) 표면에 산화막이 형성되는 것을 방지하므로서 캐패시터의 고유전특성을 확보할 수 있고, 탄탈륨옥시나이트라이드막(26)의 단차피복성 열화를 탄탈륨산화막(27)으로 보상해주므로써 누설전류를 억제한다.

전술한 실시예에서는 산소투과억제 기능이 있는 탄탈륨옥시나이트라이드막을 유전막의 하부막으로 적용하고 있는데, 이와 같이 산소투과억제 기능이 있으면서 고유전을 갖는 막으로 HfON(Hafnium oxynitride), AlON(Aluminium oxynitride)와 같은 금속옥시나이트라이드막을 이용할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명은 캐패시터의 유전막으로 탄탈륨옥시나이트라이드막과 탄탈륨산화막의 이중막을 적용하므로써 누설전류가 낮고 정전용량이 큰 고유전 캐패시터를 구현할 수 있는 효과가 있다.

Claims (6)

1. 하부전극;

   상기 하부전극 상의 금속옥시나이트라이드막;

   상기 금속산화질화막 상의 탄탈륨산화막; 및

   상기 탄탈륨산화막 상의 상부전극

   을 포함하는 캐패시터.
2. 제1항에 있어서,

   상기 금속옥시나이트라이드막은, TaON, HfON 및 AlON로 이루어진 그룹중에서 선택된 하나를 포함하는 것을 특징으로 하는 캐패시터.
3. 제1항에 있어서,

   상기 하부전극은 실린더 구조인 것을 특징으로 하는 캐패시터.
4. 하부전극을 형성하는 단계;

   상기 하부전극 상에 금속옥시나이트라이드막을 형성하는 단계;

   상기 금속옥시나이트라이드막 상에 탄탈륨산화막을 형성하는 단계;

   상기 탄탈륨산화막내 불순물을 제거하기 위한 열처리 단계; 및

   상기 탄탈륨산화막 상에 상부전극을 형성하는 단계

   를 포함하는 캐패시터의 제조 방법.
5. 제4항에 있어서,

   상기 금속옥시나이트라이드막을 형성하는 단계는,

   TaON, HfON 및 AlON로 이루어진 그룹중에서 선택된 하나를 금속유기화학기상증착법을 이용하여 증착하여 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
6. 제4항에 있어서,

   상기 탄탈륨산화막내 불순물을 제거하기 위한 열처리 단계는,

   산소 분위기에서 600℃∼850℃의 온도로 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.