KR20040088211A - 액정표시패널의 제조 방법 및 합착 기판 - Google Patents

액정표시패널의 제조 방법 및 합착 기판 Download PDF

Info

Publication number
KR20040088211A
KR20040088211A KR1020030022331A KR20030022331A KR20040088211A KR 20040088211 A KR20040088211 A KR 20040088211A KR 1020030022331 A KR1020030022331 A KR 1020030022331A KR 20030022331 A KR20030022331 A KR 20030022331A KR 20040088211 A KR20040088211 A KR 20040088211A
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
test
crystal cells
mother
Prior art date
Application number
KR1020030022331A
Other languages
English (en)
Other versions
KR100954086B1 (ko
Inventor
정지용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030022331A priority Critical patent/KR100954086B1/ko
Publication of KR20040088211A publication Critical patent/KR20040088211A/ko
Application granted granted Critical
Publication of KR100954086B1 publication Critical patent/KR100954086B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)

Abstract

검사 공정의 효율성을 향상시킬 수 있는 액정표시패널의 제조 방법 및 합착 기판이 개시된다. 제1 및 제2 모기판을 각각 완성한 후, 제1 및 제2 모기판을 결합하여 다수의 액정셀을 갖는 합착 기판을 형성한다. 다음, 다수의 액정셀에 검사 신호를 인가하여 다수의 액정셀을 동시에 검사한다. 이후, 합착 기판을 셀 단위로 절단하여 액정표시패널을 형성한다. 따라서, 다수의 액정셀을 동시에 검사함으로써, 검사 공정을 효율적으로 수행할 수 있다.

Description

액정표시패널의 제조 방법 및 합착 기판{METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY PANEL AND COHESION SUBSTRATE}
본 발명은 액정표시패널의 제조 방법 및 합착 기판에 관한 것으로, 더욱 상세하게는 검사 공정의 효율성을 향상시킬 수 있는 액정표시패널의 제조 방법 및 합착 기판에 관한 것이다.
액정표시장치는 제1 기판, 제1 기판과 대향하여 구비되는 제2 기판 및 제1 기판과 제2 기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널을 포함한다.
액정표시패널은 제1 방향으로 연장된 다수의 게이트 라인, 제1 방향과 직교하는 제2 방향으로 연장된 다수의 데이터 라인, 상기 게이트 라인들과 데이터 라인들에 의해 정의되는 영역에 구비되는 TFT 및 상기 TFT와 연결된 액정 커패시터로 이루어진 다수의 화소를 구비한다.
일반적으로, 액정표시패널은 다음과 같은 공정을 거친 후 완성된다.
먼저, 다수의 화소부가 매트릭스 형태로 형성된 제1 모기판 및 다수의 컬러부가 매트릭스 형태로 형성된 제2 모기판이 각각 완성된다. 완성된 제1 및 제2 모기판은 서로 마주보도록 대향된 후, 제1 모기판과 제2 모기판과의 사이에 개재되는결합 부재에 의해서 결합된다. 이로써, 합착 기판이 완성된다.
실런트의 일측벽에는 제1 및 제2 모기판과의 사이에 액정을 주입하기 위하여 개구된 주입구를 갖는다. 이후, 합착 기판은 특정 방향으로 절단됨으로써 다수의 단위 합착 기판으로 분리된다.
단위 합착 기판에 구비된 주입구를 통해 제1 모기판과 제2 모기판과의 사이에 액정을 주입하면, 제1 모기판과 제2 모기판과의 사이에 액정층이 형성된다. 이로써, 단위 합착 기판에는 다수의 액정셀이 구비된다.
이후, 단위 합착 기판을 셀 단위로 절단하여 액정표시패널을 완성한다. 액정표시패널이 완성된 후에 액정표시패널이 정상적으로 동작하는 가를 검사하기 위한 공정이 수행된다.
그러나, 검사 공정이 액정표시패널이 완성된 단계에서 이루어지기 때문에, 완성된 수 개의 액정표시패널마다 검사 공정이 개별적으로 수행되어야 한다. 따라서, 검사 공정에 소요되는 시간이 길어지고, 그에 따라서 검사 공정의 효율성 및 액정표시패널의 생산성이 저하된다.
따라서, 본 발명의 목적은 검사 공정의 효율성을 향상시키기 위한 액정표시패널의 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 검사 공정의 효율성을 향상시키기 위한 합착 기판을 제공하는 것이다.
도 1은 본 발명의 일 실시예에 따른 단위 합착 기판을 나타낸 도면이다.
도 2는 액정표시패널을 완성하는 과정을 나타낸 공정 흐름도이다.
도 3a는 도 2의 단계 S10에서 제조된 제1 모기판을 나타낸 평면도이다.
도 3b는 도 2의 단계 S11에서 제조된 제2 모기판을 나타낸 평면도이다.
도 3c는 도 2의 단계 S12에서 제조된 합착 기판의 평면도이다.
도 3d는 도 2의 단계 S17에서 제조된 액정표시패널을 나타낸 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 합착 기판을 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 액정표시패널을 완성하는 과정을 나타낸 흐름도이다.
도 6은 도 1에 도시된 A 부분을 확대한 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 단위 합착 기판의 일부분을 확대한 평면도이다
<도면의 주요 부분에 대한 부호의 설명>
100 : 제1 모기판 200 : 제2 모기판
300 : 합착 기판 350 : 단위 합착 기판
400 : 액정표시패널 500 : 신호 발생부
IP1 : 제1 검사 패드부 IP2 : 제2 검사 패드부
L1 : 제1 배선부 L2 : 제2 배선부
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시패널의 제조 방법은, 제1 모기판을 형성하고, 제2 모기판을 형성한 후, 상기 제1 및 제2 모기판을 결합하여 다수의 액정셀을 갖는 합착 기판을 형성한다. 다음 다수의 액정셀에 검사 신호를 인가하여 상기 다수의 액정셀을 동시에 검사하고, 상기 합착 기판을 셀 단위로 절단하여 액정표시패널을 형성한다.
상술한 다른 목적을 달성하기 위한 본 발명에 따른 합착 기판은 제1 모기판 및 상기 제1 모기판과 대향하여 결합하는 제2 모기판으로 이루어진다.
상기 합착 기판에는 상기 제1 모기판에 구비된 화소부, 상기 제2 모기판에 구비된 컬러부 및 상기 화소부와 상기 컬러부와의 사이에 개재된 액정층으로 이루어진 다수의 액정셀, 상기 액정셀들 각각을 검사하기 위한 검사 신호가 입력되는 검사 패드부 및 상기 다수의 액정셀과 상기 검사 패드부를 연결하기 위한 배선부가 구비된다.
이러한 액정표시패널의 제조 방법 및 합착 기판에 따르면, 다수의 액정셀을 갖는 합착 기판을 형성한 다음, 다수의 액정셀에 검사 신호를 인가하여 다수의 액정셀을 동시에 검사한다. 이후, 합착 기판을 셀 단위로 절단하여 액정표시패널을 형성한다. 따라서, 다수의 액정셀을 동시에 검사함으로써, 검사 공정을 효율적으로 수행할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 단위 합착 기판을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 단위 합착 기판에는 제1 내지 제6 액정셀(351, 352, 353, 354, 355, 356)이 구비된다. 또한, 상기 단위 합착 기판은 상기 제1 내지 제3 액정셀(351, 352, 353)로 이루어진 제1 그룹(G1)을 검사하기 위한 검사 신호를 신호 발생부(500)로부터 입력받는 제1 검사 패드부(IP1) 및 상기 제4 내지 제6 액정셀(354, 355, 356)인 제2 그룹(G2)을 검사하기 위한 검사 신호를 상기 신호 발생부(500)로부터 입력받는 제2 검사 패드부(IP2)를 구비한다. 여기서, 상기 제1 검사 패드부(IP1)는 상기 단위 합착 기판(350)의 좌측에 구비되고, 상기 제2 검사 패드부(IP2)는 상기 단위 합착 기판(350)의 우측에 구비된다.
상기 단위 합착 기판(350)에는 상기 제1 그룹(G1)과 상기 제1 검사 패드부(IP1)를 연결하는 제1 배선부(L1) 및 상기 제2 그룹(G1)과 상기 제2 검사 패드부(IP2)를 연결하는 제2 배선부(L2)가 구비된다.
상기 제1 배선부(L1)는 상기 제1 내지 제3 액정셀(351 ~ 353) 각각을 상기 제1 검사 패드부(IP1)에 연결하기 위한 제1 내지 제3 검사 라인(IL1, IL2, IL3)을 포함하고, 상기 제2 배선부(L2)는 상기 제4 내지 제6 액정셀(354 ~ 356) 각각을 상기 제2 검사 패드부(IP2)에 연결하기 위한 제4 내지 제6 검사 라인(IL4, IL5, IL6)을 포함한다.
여기서, 상기 단위 합착 기판(350)은 액정표시장치의 액정표시패널을 완성하는 과정에서 나온 결과물이다. 또한, 상기 제1 내지 제6 액정셀(351 ~ 356) 각각은 상기 액정표시패널로 완성되기 위한 영역이다.
상기 제1 및 제2 검사 패드부(IP1, IP2)는 상기 신호 발생부(500)의 출력 단자들과 각각 연결되어, 상기 신호 발생부(500)로부터 상기 검사 신호를 입력받는다. 상기 신호 발생부(500)로부터 출력된 상기 검사 신호는 상기 제1 검사 패드부(IP1)를 거쳐 상기 제1 배선부(L1)를 통해 상기 제1 그룹(G1)으로 인가된다. 또한, 상기 검사 신호는 상기 제2 검사 패드부(IP2)를 거쳐 상기 제2 배선부(G2)를 통해 상기 제2 그룹(G2)으로 인가된다.
따라서, 상기 제1 내지 제6 액정셀(351 ~ 356) 각각으로 인가된 상기 검사 신호는 상기 제1 내지 제6 액정셀(351 ~ 356) 각각을 구동시킨 후, 정상적으로 동작되는지를 육안으로 확인함으로써 검사할 수 있다.
이하에서는 상기 검사 공정(ViSual InSpection; 이하, V/I 검사)이 수행되는 단계 및 단위 합착 기판(350)의 구조에 대해서 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정표시패널을 완성하는 과정을 나타낸 흐름도이다.
도 3a는 도 2의 단계 S10에서 제조된 제1 모기판을 나타낸 평면도이고, 도 3b는 도 2의 단계 S11에서 제조된 제2 모기판을 나타낸 평면도이다. 또한, 도 3c는 도 2의 단계 S12에서 제조된 합착 기판의 평면도이고, 도 3d는 도 2의 단계 S17에서 제조된 액정표시패널을 나타낸 평면도이다.
먼저 도 2 및 도 3a를 참조하면, 다수의 화소부(PP)가 매트릭스 형태로 형성된 제1 모기판(100)이 완성된다(S10). 상기 화소부(PP) 각각은 다수의 게이트 라인(GL), 상기 다수의 게이트 라인(GL)과 절연되어 직교하는 다수의 데이터 라인(DL)을 구비하다. 상기 게이트 라인들(GL)과 데이터 라인들(DL)에 의해서 정의된 다수의 화소 영역 각각에는 박막 트랜지스터(Thin Film TranSiStor; 이하, TFT)(110) 및 상기 TFT(110)에 연결된 화소 전극(120)이 구비된다.
다음 도 2 및 도 3b를 참조하면, 다수의 컬러부(CP)가 매트릭스 형태로 형성된 제2 모기판(200)이 완성된다(S11). 상기 다수의 컬러부(CP)는 상기 제1 모기판(100)의 화소부(PP)와 대응하는 영역에 상기 다수의 화소부(PP)의 개수만큼 구비된다. 상기 컬러부(CP) 각각은 R(red), G(green), B(blue) 색화소로 이루어진 컬러필터(미도시) 및 상기 컬러필터 상에 형성된 공통 전극(미도시)을 포함한다.
이후 도 2 및 도 3c를 참조하면, 완성된 제1 및 제2 모기판(100, 200)을 화소 전극과 공통 전극이 마주보도록 대향하면, 결합 부재(이하, 실런트)(310)에 의해서 상기 제1 및 제2 모기판(100, 200)이 결합된다. 이로써, 합착 기판(300)이 완성된다(S12).
상기 실런트(310)는 상기 제1 모기판(100)과 제2 모기판(200)과의 사이에 개재되고, 상기 실런트(310)의 일측벽에는 상기 제1 및 제2 모기판(100, 200)과의 사이에 액정을 주입하기 위하여 개구된 주입구(311)를 갖는다.
이후, 상기 합착 기판(300)은 제1 방향(D1)으로 절단됨으로써 다수의 단위 합착 기판(350)으로 분리된다(S13).
도 2 및 도 1에 도시된 바와 같이, 합착 기판(300)으로부터 절단된 단위 합착 기판(350)에 구비된 주입구를 통해 상기 제1 모기판(100)과 상기 제2 모기판(200)과의 사이에 액정을 주입하면, 상기 제1 모기판(100)과 상기 제2 모기판(200)과의 사이에 액정층이 형성된다(S14). 이후, 상기 실러트(310)와 동일한 물질로 상기 주입구를 봉입하며 상기 액정층이 상기 제1 및 제2 모기판(100, 200)과의 사이로부터 유출되는 것을 방지한다.
이와 같은 과정에 따라서, 상기 단위 합착 기판(350)에는 상기 제1 모기판(100)의 화소부(PP), 상기 제2 모기판(200)의 컬러부(CP) 및 상기 화소부(PP)와 상기 컬러부(CP)와의 사이에 형성된 상기 액정층으로 이루어진 제1 내지 제6 액정셀(351 ~ 356)이 구비된다.
이후, 상기 단위 합착 기판(350)에 구비된 제1 내지 제6 액정셀(351 ~ 356)을 동시에 검사한다(S15). 도 1에 도시된 바와 같이, 신호 발생부(500)로부터 출력된 검사 신호를 상기 제1 내지 제6 액정셀(351 ~ 356)에 각각 제공함으로써, 상기 제1 내지 제6 액정셀(351 ~ 356)을 검사할 수 있다.
검사가 종료하면 상기 단위 합착 기판(350)을 셀 단위로 절단한다(S16). 이후 도 2 및 도 3d를 참조하면, 제1 기판(410), 상기 제1 기판(410)과 마주보는 제2 기판(420), 상기 제1 기판(410)과 상기 제2 기판(420)과의 사이에 개재된 액정층으로 이루어진 액정표시패널이 완성된다(S17).
도 4는 본 발명의 다른 실시예에 따른 합착 기판을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 합착 기판은 서로 동일한 구조를 갖는 제1 내지 제6 영역(A1, A2, A3, A5, A6)으로 이루어진다. 이하에서는 상기 제1 영역(A1)의 구조에 대해서 설명함으로써, 상기 제2 내지 제6 영역(A2 ~ A6)에 대한 설명을 대신한다. 상기 제1 영역(A1)에는 제1 내지 제6 액정셀(351 ~ 356)이 구비된다.
상기 제1 영역(A1)의 좌측에는 상기 제1 내지 제3 액정셀(351 ~ 353) 각각을 검사하기 위한 검사 신호를 신호 발생부(800)로부터 입력받는 제1 검사 패드부(IP1) 및 상기 제1 내지 제3 액정셀(351 ~ 353) 각각과 상기 제1 검사 패드부(IP1) 각각을 연결하기 위한 제1 배선부(L1)가 구비된다.
또한, 상기 제1 영역(A1)의 우측에는 상기 제4 내지 제6 액정셀(354 ~ 356) 각각을 검사하기 위한 검사 신호를 상기 신호 발생부(800)로부터 입력받는 제2 검사 패드부(IP2) 및 상기 제4 내지 제6 액정셀(354 ~ 356) 각각과 상기 제2 검사 패드부(IP2) 각각을 연결하기 위한 제2 배선부(L2)가 구비된다.
상기 합착 기판(700)은 액정표시장치의 액정표시패널을 완성하는 과정에서 나온 결과물이다. 상기 합착 기판(700)에 대해서는 도 5에서 구체적으로 설명한다. 또한, 상기 제1 내지 제6 액정셀(351 ~ 356) 각각은 상기 액정표시패널로 완성되기 위한 영역이다.
상기 제1 및 제2 검사 패드부(IP1, IP2)는 상기 신호 발생부(800)의 출력 단자들과 각각 연결되어, 상기 신호 발생부(800)로부터 상기 검사 신호를 입력받는다. 상기 신호 발생부(800)로부터 출력된 상기 검사 신호는 상기 제1 및 제2 검사 패드부(IP1, IP2)를 거쳐 상기 제1 및 제2 배선부(L1, L2)를 통해 상기 제1 내지 제6 액정셀(351 ~ 356)로 각각 인가된다.
상기 제1 내지 제6 액정셀(351 ~ 356)로 인가된 상기 검사 신호는 상기 제1 내지 제6 액정셀(351 ~ 356) 각각을 구동시키고, 구동된 상기 제1 내지 제6 액정셀(351 ~ 356) 각각이 정상적으로 동작되는 가를 육안으로 확인함으로써 검사한다.
이와 같이, 상기 합착 기판(700)의 제1 내지 제6 영역(A1 ~ A6)에 구비된 액정셀들을 동시에 검사함으로써, V/I 공정 시간을 절감할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 액정표시패널을 완성하는 과정을 나타낸 흐름도이다.
도 5를 참조하면, 다수의 화소부가 매트릭스 형태로 형성된 제1 모기판이 완성되고(S20), 다수의 컬러부가 매트릭스 형태로 형성된 제2 모기판이 완성된다(S21).
이후 완성된 상기 제1 모기판 또는 상기 제2 모기판 중 어느 하나의 모기판에 액정을 적하한다(S22). 다음, 상기 제1 모기판과 제2 모기판을 대향시켜, 결합 부재(이하, 실런트)에 의해서 결합시켜 다수의 액정셀을 구비하는 합착 기판을 완성한다(S23).
이후, 상기 합착 기판에 구비된 다수의 액정셀을 동시에 검사한다. 도 4에 도시된 바와 같이, 신호 발생부로부터 출력된 검사 신호를 상기 다수의 액정셀에 각각 제공함으로써, 상기 다수의 액정셀을 검사한다(S24). 상기 다수의 액정셀 중 불량한 상태로 확인되는 액정셀을 리페어 또는 불량 처리하고, 양호한 상태로 확인되는 액정셀들을 절단한다(S25).
다음, 제1 기판, 상기 제1 기판과 마주보는 제2 기판, 상기 제1 기판과 상기 제2 기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널이 완성된다(S26).
도 6은 도 1에 도시된 A 부분을 확대한 평면도이다. 단, 도 6에서는 제6 액정셀(356)에 대해서 설명함으로써, 이와 동일한 구조를 갖는 제1 내지 제5 액정셀(351 ~ 355)에 대한 설명을 대신한다.
도 6을 참조하면, 제6 액정셀(356)은 영상을 표시하기 위한 표시부(DP) 및 상기 표시부(DP)의 주변에 형성된 주변부(SP)로 이루어진다. 상기 표시부(DP)는 제1 모기판의 화소부, 제2 모기판에 구비된 컬러부 및 상기 화소부와 상기 컬러부와의 사이에 개재된 액정층을 포함한다.
상기 화소부는 제2 방향(D2)으로 연장된 다수의 게이트 라인(GL), 상기 제2 방향(D2)과 직교하는 제3 방향(D3)으로 연장되고 상기 다수의 게이트 라인(GL)과 절연되어 교차하는 다수의 데이터 라인(DL)에 의해서 매트릭스 형태로 정의되는 다수의 화소을 포함한다. 상기 다수의 화소 각각은 TFT(110) 및 TFT(110)의 드레인 전극에 연결되고 투명성 도전 물질인 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어진 화소 전극(120)을 구비한다. 상기 화소부에는 상기 화소 전극(120)과 절연층을 사이에 두고 마주보는 보조 전극라인(SL)이 더 구비된다.
상기 주변부(SP)에는 상기 다수의 게이트 라인(GL)의 일단부에 결합되어 상기 게이트 라인들(GL)을 전기적으로 연결하는 게이트 검사 라인(GIL) 및 상기 다수의 데이터 라인(DL)의 일단부에 결합되어 상기 데이터 라인들(DL)을 전기적으로 연결하는 데이터 검사 라인(DIL)이 구비된다. 또한, 상기 주변부(SP)에는 상기 보조전극라인들(SL)의 일단부에 결합되어 상기 보조전극라인들(SL)을 전기적으로 연결하는 보조전극 검사 라인(SIL))이 구비된다.
또한, 상기 게이트 검사 라인(GIL), 데이터 검사 라인(DIL) 및 보조 전극 검사 라인(SIL) 각각은 상기 제6 액정셀(356)의 외부로 인출되어 상기 단위 합착 기판(350)의 우측 단부에 구비된 제2 검사 패드부(IP2)까지 연장된다. 상기 제2 검사 패드부(IP2)는 상기 게이트 검사 라인(GIL)으로부터 확장된 게이트 검사 패드(GIP), 상기 데이터 검사 라인(DIL)으로부터 확장된 데이터 검사 패드(DIP) 및 상기 보조 전극 검사 라인(SIL)으로부터 확장된 보조 전극 검사 패드(SIP)를 포함한다.
따라서, 상기 게이트 검사 패드(GIP)에 신호 발생부(500)로부터 게이트 검사 신호가 제공되면, 상기 게이트 검사 신호는 상기 게이트 검사 라인(GIL)을 통해 상기 게이트 라인(GL)으로 제공된다. 또한, 상기 데이터 검사 패드(DIP)에 신호 발생부(500)로부터 데이터 검사 신호가 제공되면, 상기 데이터 검사 신호는 상기 데이터 검사 라인(DIL)을 통해 상기 데이터 라인(DL)으로 제공된다. 상기 보조전극 검사패드(SIP)에 신호 발생부(500)로부터 보조전극 신호가 제공되면, 상기 보조전극신호는 상기 보조전극 검사 라인(SIL)을 통해 상기 보조전극라인(SL)으로 제공된다.
상기 게이트 검사 신호, 데이터 검사 신호 및 보조전극신호에 의해서 상기 제6 액정셀(356)이 구동될 때, 상기 제6 액정셀(356)에 표시되는 화면의 이상을 판단한다.
도 7은 본 발명의 다른 실시예에 따른 단위 합착 기판의 일부분을 확대한 평면도이다. 단, 제6 액정셀(356)에 대해서 설명함으로써, 이와 동일한 구조를 갖는제1 내지 제5 액정셀(351 ~ 355)에 대한 설명을 대신한다.
도 7을 참조하면, 제6 액정셀(356)은 영상을 표시하기 위한 표시부(DP) 및 상기 표시부(DP)의 주변에 형성된 주변부(SP)로 이루어진다. 상기 표시부(DP)는 제1 모기판의 화소부, 제2 모기판에 구비된 컬러부 및 상기 화소부와 상기 컬러부와의 사이에 개재된 액정층을 포함한다.
상기 주변부(SP)에는 상기 다수의 게이트 라인 중 홀수번째 게이트 라인들(GL1)의 일단부에 결합되는 제1 게이트 검사 라인(GIL1) 및 상기 다수의 게이트 라인 중 짝수번째 게이트 라인들(GL2)의 일단부에 결합되는 제2 게이트 검사 라인(GIL2)이 구비된다. 상기 제1 게이트 검사 라인(GIL1)은 상기 홀수번째 게이트 라인들(GL1)을 전기적으로 연결시키고, 상기 제2 게이트 검사 라인(GIL2)은 상기 짝수번째 게이트 라인들(GL2)을 전기적으로 연결시킨다.
또한, 상기 주변부(SP)에는 상기 다수의 데이터 라인 중 홀수번째 데이터 라인들(DL1)의 일단부에 결합되는 제1 데이터 검사 라인(DIL1) 및 다수의 데이터 라인 중 짝수번째 데이터 라인들(DL2)의 일단부에 결합되는 제2 데이터 검사 라인(DIL2)이 구비된다. 상기 제1 데이터 검사 라인(DIL1)은 상기 홀수번째 데이터 라인들(DL1)을 전기적으로 연결하고, 상기 제2 데이터 검사 라인(DIL2)은 상기 짝수번째 데이터 라인들(DL2)을 전기적으로 연결한다.
또한, 상기 제1 및 제2 게이트 검사 라인(GIL1, GIL2), 제1 및 제2 데이터 검사 라인(DIL1, DIL2)은 상기 제6 액정셀(356)의 외부로 인출되어 상기 단위 합착 기판(350)의 우측 단부에 구비된 제2 검사 패드부(IP2)까지 연장된다.
상기 제2 검사 패드부(IP2)는 상기 제1 게이트 검사 라인(GIL1)으로부터 확장된 제1 게이트 검사 패드(GIP1), 상기 제2 게이트 검사 라인(GIL2)으로부터 확장된 제2 게이트 검사 패드(GIP2)를 구비한다. 또한, 상기 제2 검사 패드부(IP2)는 상기 제1 데이터 검사 라인(DIL1)으로부터 확장된 제1 데이터 검사 패드(DIP1) 및 상기 제2 데이터 검사 라인(DIl2)으로부터 확장된 제2 데이터 검사 패드(DIP2)를 더 구비한다.
한편, 상기 주변부(SP)에는 상기 제1 및 제2 게이트 검사 라인(GIL1, GIL2)으로부터 각각 확장된 제3 및 제4 게이트 검사 패드(GIP3, GIP4))가 더 구비될 수 있다. 또한, 상기 주변부(SP)에는 상기 제1 및 제2 데이터 검사 라인(DIL1, DIL2)으로부터 각각 확장된 제3 및 제4 데이터 검사 패드(DIP3, DIP4)가 더 구비될 수 있다.
상기 게이트 검사 신호, 데이터 검사 신호에 의해서 상기 제6 액정셀(356)이 구동될 때, 상기 제6 액정셀(356)의 화면의 나타나는 불량을 판단할 수 있다.
이와 같은 액정표시패널의 제조 방법 및 합착 기판에 따르면, 제1 및 제2 모기판을 결합하여 다수의 액정셀을 갖는 합착 기판을 형성한 다음, 다수의 액정셀에 검사 신호를 인가하여 다수의 액정셀을 동시에 검사한다. 이후, 합착 기판을 셀 단위로 절단하여 액정표시패널을 형성한다.
따라서, 다수의 액정셀을 구비하는 합착 기판이 완성된 이후에 상기 다수의 액정셀을 동시에 검사하는 검사 공정을 수행함으로써, 검사 공정에 소요되는 시간을 절감할 수 있다. 그로 인해서, 검사 공정의 효율성을 향상시킬 수 있고, 상기 액정표시패널의 생산성을 증대시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 제1 모기판을 형성하는 단계;
    제2 모기판을 형성하는 단계;
    상기 제1 및 제2 모기판을 결합하여 다수의 액정셀을 갖는 합착 기판을 형성하는 단계;
    상기 다수의 액정셀에 검사 신호를 인가하여 상기 다수의 액정셀을 동시에 검사하는 단계; 및
    상기 합착 기판을 셀 단위로 절단하여 액정표시패널을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  2. 제1항에 있어서, 상기 합착 기판을 형성하는 단계는,
    상기 제1 및 제2 모기판을 결합하는 단계;
    결합된 상기 제1 및 제2 모기판을 상기 합착 기판으로 절단하는 단계; 및
    절단된 상기 합착 기판에 액정을 주입하여 상기 다수의 액정셀을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  3. 제1항에 있어서, 상기 합착 기판을 형성하는 단계 이전에 상기 제1 모기판 상에 액정을 적하하는 단계를 더 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
  4. 제1 모기판 및 상기 제1 모기판과 대향하여 결합하는 제2 모기판으로 이루어진 합착 기판에 있어서,
    상기 제1 모기판에 구비된 화소부, 상기 제2 모기판에 구비된 컬러부 및 상기 화소부와 상기 컬러부와의 사이에 개재된 액정층으로 이루어진 다수의 액정셀;
    상기 액정셀들 각각을 검사하기 위한 검사 신호가 입력되는 검사 패드부; 및
    상기 다수의 액정셀과 상기 검사 패드부를 연결하기 위한 배선부를 포함하는 것을 특징으로 하는 합착 기판.
  5. 제4항에 있어서, 상기 화소부는,
    다수의 게이트 라인;
    상기 다수의 게이트 라인과 절연되어 직교하는 다수의 데이터 라인;
    상기 게이트 라인과 데이터 라인에 연결된 스위칭 소자; 및
    상기 스위칭 소자에 연결된 화소 전극을 포함하는 것을 특징으로 하는 합착 기판.
  6. 제5항에 있어서, 상기 검사 패드부는,
    상기 신호 발생부로부터 제1 검사 신호를 제공받아 상기 게이트 라인으로 제공하기 위한 제1 검사 패드; 및
    상기 신호 발생부로부터 제2 검사 신호를 제공받아 상기 데이터 라인으로 제공하기 위한 제2 검사 패드를 포함하는 것을 특징으로 하는 합착 기판.
  7. 제6항에 있어서, 상기 화소부는 상기 화소 전극과 절연되어 마주보는 보조전극라인들을 더 포함하는 것을 특징으로 하는 합착 기판.
  8. 제6항에 있어서, 상기 검사 패드부는 상기 신호 발생부로부터 제3 검사 신호를 제공받아 상기 보조전극라인으로 제공하기 위한 제3 검사 패드를 더 포함하는 것을 특징으로 하는 합착 기판.
  9. 제7항에 있어서, 상기 제1 검사 신호는 상기 스위칭 소자를 구동하기 위한 게이트 구동 전압이고, 상기 제2 검사 신호는 데이터 전압이고, 제3 검사 신호는 보조 전압인 것을 특징으로 하는 합착 기판.
  10. 제7항에 있어서, 상기 배선부는,
    상기 제1 검사 패드와 상기 게이트 라인들을 전기적으로 연결하기 위한 제1 검사 라인;
    상기 제2 검사 패드와 상기 데이터 라인들을 전기적으로 연결하기 위한 제2 검사 라인; 및
    상기 제3 검사 패드와 상기 보조전극라인들을 전기적으로 연결하기 위한 제3 검사 라인을 포함하는 것을 특징으로 하는 합착 기판.
KR1020030022331A 2003-04-09 2003-04-09 액정표시패널의 제조 방법 및 합착 기판 KR100954086B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030022331A KR100954086B1 (ko) 2003-04-09 2003-04-09 액정표시패널의 제조 방법 및 합착 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030022331A KR100954086B1 (ko) 2003-04-09 2003-04-09 액정표시패널의 제조 방법 및 합착 기판

Publications (2)

Publication Number Publication Date
KR20040088211A true KR20040088211A (ko) 2004-10-16
KR100954086B1 KR100954086B1 (ko) 2010-04-23

Family

ID=37370101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030022331A KR100954086B1 (ko) 2003-04-09 2003-04-09 액정표시패널의 제조 방법 및 합착 기판

Country Status (1)

Country Link
KR (1) KR100954086B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759688B1 (ko) * 2006-04-07 2007-09-17 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법
KR100786039B1 (ko) * 2006-04-10 2007-12-17 네오뷰코오롱 주식회사 평판 디스플레이 패널의 모기판 구조 및 그것의 제조 방법
KR100812023B1 (ko) * 2006-08-23 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 모기판
US7995011B2 (en) 2006-08-30 2011-08-09 Samsung Mobile Display Co., Ltd. Organic light emitting display device and mother substrate of the same
KR101157248B1 (ko) * 2005-05-28 2012-06-15 엘지디스플레이 주식회사 액정표시장치의 mps 검사배선 구조
KR101487427B1 (ko) * 2008-07-09 2015-01-29 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195149B1 (en) 1995-11-02 2001-02-27 Seiko Epson Corporation Method for producing a liquid crystal panel
KR100715905B1 (ko) * 2000-11-27 2007-05-08 엘지.필립스 엘시디 주식회사 소형 액정표시장치용 액정 셀의 제조공정
KR100643562B1 (ko) * 2000-11-28 2006-11-10 엘지.필립스 엘시디 주식회사 소형 액정표시장치용 액정 셀의 제조공정

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157248B1 (ko) * 2005-05-28 2012-06-15 엘지디스플레이 주식회사 액정표시장치의 mps 검사배선 구조
KR100759688B1 (ko) * 2006-04-07 2007-09-17 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법
US8018402B2 (en) 2006-04-07 2011-09-13 Samsung Mobile Display Co., Ltd. Organic light emitting display device and testing method thereof
KR100786039B1 (ko) * 2006-04-10 2007-12-17 네오뷰코오롱 주식회사 평판 디스플레이 패널의 모기판 구조 및 그것의 제조 방법
KR100812023B1 (ko) * 2006-08-23 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 모기판
US8217676B2 (en) 2006-08-23 2012-07-10 Samsung Mobile Display Co., Ltd. Organic light emitting display device and mother substrate of the same
US9214109B2 (en) 2006-08-23 2015-12-15 Samsung Display Co., Ltd. Mother substrate of organic light emitting display device
US7995011B2 (en) 2006-08-30 2011-08-09 Samsung Mobile Display Co., Ltd. Organic light emitting display device and mother substrate of the same
KR101487427B1 (ko) * 2008-07-09 2015-01-29 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법

Also Published As

Publication number Publication date
KR100954086B1 (ko) 2010-04-23

Similar Documents

Publication Publication Date Title
TWI480655B (zh) 顯示面板及其測試方法
JP5505755B2 (ja) 表示基板及びそれを含む液晶表示装置
US8023059B2 (en) Array substrate of liquid crystal display, method of repairing same, and liquid crystal display
US7675600B2 (en) Liquid crystal display panel and liquid crystal display apparatus having the same
US7336093B2 (en) Test circuit for flat panel display device
WO2010010750A1 (ja) アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
US7701542B2 (en) Liquid crystal display device with data switching thin film transistor for inspection and inspection method thereof
WO2008015808A1 (fr) Substrat de matrice active, afficheur et procédé d&#39;inspection de substrat de matrice active
US20060060851A1 (en) Electro-optical device substrate, electro-optical device, and testing method
KR20110008725A (ko) 씨오지 타입 액정표시장치 이의 검사방법
WO2006064789A1 (ja) 液晶表示装置および液晶表示装置の欠陥修正方法
WO2013011855A1 (ja) アクティブマトリクス型表示装置
GB2439588A (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
US7948568B2 (en) Display substrate and method for repairing a defective pixel of the display substrate
KR100828294B1 (ko) 액정표시장치용 기판 및 이를 이용한 액정표시장치 제조방법
KR20060133836A (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
KR100954086B1 (ko) 액정표시패널의 제조 방법 및 합착 기판
KR101165469B1 (ko) 액정표시장치
KR101174156B1 (ko) 평판 표시장치
JP2002098999A (ja) 液晶表示装置
CN108121125B (zh) 显示装置不良解析方法
KR20070076843A (ko) 박막 트랜지스터 기판 및 그 검사 방법
JP2000081635A (ja) 液晶表示装置
KR101766221B1 (ko) 액정표시장치용 기판 및 그를 이용한 액정표시장치와 그 제조방법
JP2001183614A (ja) 表示素子およびその検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 10