KR20040087345A - 완전 공핍 실리콘 온 인슐레이터 구조에 대한 도핑 방법및 그 방법으로 도핑된 영역을 포함하는 장치 - Google Patents
완전 공핍 실리콘 온 인슐레이터 구조에 대한 도핑 방법및 그 방법으로 도핑된 영역을 포함하는 장치 Download PDFInfo
- Publication number
- KR20040087345A KR20040087345A KR10-2004-7014752A KR20047014752A KR20040087345A KR 20040087345 A KR20040087345 A KR 20040087345A KR 20047014752 A KR20047014752 A KR 20047014752A KR 20040087345 A KR20040087345 A KR 20040087345A
- Authority
- KR
- South Korea
- Prior art keywords
- bulk substrate
- doped
- doped regions
- gate electrode
- dopant
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000002019 doping agent Substances 0.000 claims abstract description 82
- 239000000463 material Substances 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 28
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 239000010408 film Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (16)
- 벌크 기판(30A), 매몰 산화막(30B) 및 활성층(30C)으로 구성되는 실리콘 온 인슐레이터(SOI) 기판 위에 형성된 트랜지스터와, 이 트랜지스터는 게이트 전극(36)을 포함하고, 상기 벌크 기판(30A)은 하나의 도펀트 물질로 제1의 농도를 가지게 도핑되며; 그리고상기 벌크 기판(30A) 내에 형성되는 제1의 도핑된 영역(42A)을 포함하여 구성되고, 여기서 제1의 도핑된 영역(42A)은 상기 벌크 기판의 도펀트 물질과 동일한 형의 도펀트 물질을 포함하고, 제1 도핑된 영역(42A)에서의 도펀트 물질의 농도는 벌크 기판(30A)의 제1 도펀트 농도보다 크며, 제1의 도핑된 영역(42A)은 상기 게이트 전극(36)과 정렬되는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 벌크 기판(30A) 내에 형성되는 제2 및 제3의 도핑된 영역(42B, 42C)을 더 포함하고, 이 제2 및 제3의 도핑된 영역(42B, 42C)은 상기 벌크 기판의 도펀트 물질과 동일한 형의 도펀트 물질을 포함하며, 상기 제2 및 제3의 도핑된 영역의 도펀트 물질 농도는 상기 제1의 도펀트 농도보다 크고, 상기 제1의 도핑된 영역(42A)은 상기 제2 및 제3의 도핑된 영역(42B, 42C)과 수직방향으로 이격되어 있는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 게이트 전극(36)은 소정의 두께를 가지고, 상기 제1의 도핑된 영역(42A)은 상기 게이트 전극(36)의 소정 두께에 해당하는 거리 만큼 상기 제2 및 제3의 도핑된 영역(42B, 42C)으로부터 수직방향으로 이격되는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 제1, 제2 및 제3의 도핑된 영역(42A, 42B, 42C)은 각각 10-50 nm의 두께를 갖는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 제1의 도핑된 영역(42A)은 10-50 nm의 두께를 갖는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 제2 및 제3의 도핑된 영역(42B, 42C)은 상기 게이트 전극(36)에 대해 정렬된 내측 모서리 부분을 갖는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 제1의 도핑된 영역(42A)은 상기 매몰 산화막(30B)과 벌크 기판(30A) 사이의 경계면 하부 0 내지 5 nm 에 위치하는 상부 표면(43A)을 갖는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 제2 및 제3의 도핑된 영역(42B, 42C)은 각각 게이트 전극(36)의 소정 두께에 해당하는 거리 만큼, 상기 매몰 산화막(30B)과 벌크 기판(30A) 사이의 경계면 하부에 위치하는 상부 표면을 갖는 것을 특징으로 하는 장치.
- 벌크 기판(30A), 매몰 산화막(30B) 및 활성층(30C)으로 구성되는 실리콘 온 인슐레이터 기판 위에 게이트 전극(36)을 형성하는 단계와, 여기서 벌크 기판(30A)은 하나의 도펀트 물질로 제1의 농도를 가지게 도핑되고; 그리고상기 벌크 기판(30A)으로 도펀트 물질이 주입되도록 적어도 상기 게이트 전극(36)을 마스크로 사용하여 이온 주입 공정을 수행하는 단계를 포함하여 이루어지고, 여기서 상기 이온 주입 공정은 상기 벌크 기판 내의 도펀트 물질과 동일한 형의 도펀트 물질을 가지고 수행되며, 이로써 게이트 전극(36)과 자기 정렬된 제1의 도핑된 영역(42A)이 벌크 기판(30A) 내에 형성되고, 상기 제1의 도핑된 영역(42A)은 상기 제1의 도펀트 농도보다 큰 도펀트 농도를 갖는 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 제1의 도핑된 영역은 대략 1016이온/cm3의 도핑 농도를 갖는 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 이온 주입 공정을 수행하는 단계는 상기 벌크 기판(30A) 내에 제2 및 제3의 도핑된 영역(42B, 42C)을 더 형성하고, 상기 제2 및 제3의 도핑된 영역(42B, 42C)은 상기 제1 도펀트 농도보다 큰 도펀트 농도를 가지며, 상기 제1의 도핑된 영역(42A)은 상기 제2 및 제3의 도핑된 영역(42B, 42C)과 수직 방향으로 이격되는 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 이온 주입 공정을 수행하는 단계는 상기 벌크 기판(30A) 내에 제2 및 제3의 도핑된 영역(42B, 42C)을 더 형성하고, 상기 제2 및 제3의 도핑된 영역(42B, 42C)은 상기 제1 도펀트 농도보다 큰 도펀트 농도를 가지며, 상기 제1의 도핑된 영역(42A)은 상기 게이트 전극(36)의 소정 두께에 해당하는 거리 만큼 상기 제2 및 제3의 도핑된 영역(42B, 42C)과 수직 방향으로 이격되어 있는 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 이온 주입 공정을 수행하는 단계는 상기 벌크 기판(30A) 내에 제2 및 제3의 도핑된 영역(42B, 42C)을 더 형성하고, 상기 제2 및 제3의 도핑된 영역(42B, 42C)은 각각 상부표면을 가지며, 상기 제2 및 제3의 도핑된 영역(42B, 42C) 각각의 상부표면은 게이트 전극(36)의 소정 두께에 해당하는 거리 만큼 상기 매몰 산화막(30B)과 벌크 기판(30A) 간의 경계면 하부에 위치하는 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 이온 주입 공정을 수행하는 단계는 상기 벌크 기판(30A) 내에 제2 및 제3의 도핑된 영역(42B, 42C)을 더 형성하고, 상기 제1의 도핑된 영역(42A)은 상기 매몰 산화막(30B)과 벌크 기판(30A) 간의 경계면에서 0 내지 5 nm 하부에 위치하는 상부표면(43A)을 가지며, 상기 제1의 도핑된 영역(42A)은 상기 제2 및 제3의 도핑된 영역(42B, 42C)과 수직 방향으로 이격되고, 상기 제2 및 제3의 도핑된 영역(42B, 42C)은 각각 상부표면을 가지며, 상기 제2 및 제3의 도핑된 영역(42B, 42C) 각각의 상부표면은 게이트 전극(36)의 소정 두께에 해당하는 거리 만큼 상기 매몰 산화막(30B)과 벌크 기판(30A) 간의 경계면 하부에 위치하는 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 이온 주입 공정을 수행하는 단계는 40-400 KeV 범위의 에너지 레벨을 가지고 이온 주입을 수행하는 것을 특징으로 하는 방법.
- 제 9 항에 있어서,상기 이온 주입 공정을 수행하는 단계는 1014-1016이온/cm3범위의 도펀트 주입량을 가지고 이온 주입을 수행하는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/104,319 US6780686B2 (en) | 2002-03-21 | 2002-03-21 | Doping methods for fully-depleted SOI structures, and device comprising the resulting doped regions |
US10/104,319 | 2002-03-21 | ||
PCT/US2002/040399 WO2003081678A1 (en) | 2002-03-21 | 2002-12-17 | Doping methods for fully-depleted soi structures, and device comprising the resulting doped regions |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040087345A true KR20040087345A (ko) | 2004-10-13 |
KR100913830B1 KR100913830B1 (ko) | 2009-08-26 |
Family
ID=28040566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047014752A KR100913830B1 (ko) | 2002-03-21 | 2002-12-17 | 완전 공핍 실리콘 온 인슐레이터 구조에 대한 도핑 방법및 그 방법으로 도핑된 영역을 포함하는 장치 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6780686B2 (ko) |
JP (1) | JP4470011B2 (ko) |
KR (1) | KR100913830B1 (ko) |
CN (1) | CN100399582C (ko) |
AU (1) | AU2002361759A1 (ko) |
DE (1) | DE10297679B4 (ko) |
GB (1) | GB2409335B (ko) |
TW (1) | TWI265559B (ko) |
WO (1) | WO2003081678A1 (ko) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039982A (ja) * | 2002-07-05 | 2004-02-05 | Mitsubishi Electric Corp | 半導体装置 |
US7838875B1 (en) * | 2003-01-22 | 2010-11-23 | Tsang Dean Z | Metal transistor device |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
TWI248681B (en) * | 2004-03-29 | 2006-02-01 | Imec Inter Uni Micro Electr | Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel |
JP4664631B2 (ja) * | 2004-08-05 | 2011-04-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7230270B2 (en) * | 2004-11-24 | 2007-06-12 | Taiwan Semiconductor Manfacturing Company, Ltd. | Self-aligned double gate device and method for forming same |
US7605042B2 (en) * | 2005-04-18 | 2009-10-20 | Toshiba America Electronic Components, Inc. | SOI bottom pre-doping merged e-SiGe for poly height reduction |
US7314794B2 (en) * | 2005-08-08 | 2008-01-01 | International Business Machines Corporation | Low-cost high-performance planar back-gate CMOS |
US7442586B2 (en) * | 2006-03-31 | 2008-10-28 | International Business Machines Corporation | SOI substrate and SOI device, and method for forming the same |
US7285480B1 (en) * | 2006-04-07 | 2007-10-23 | International Business Machines Corporation | Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof |
US7629649B2 (en) * | 2006-05-09 | 2009-12-08 | Atmel Corporation | Method and materials to control doping profile in integrated circuit substrate material |
JP5057804B2 (ja) | 2007-03-12 | 2012-10-24 | 株式会社東芝 | 半導体装置 |
US8012814B2 (en) * | 2008-08-08 | 2011-09-06 | International Business Machines Corporation | Method of forming a high performance fet and a high voltage fet on a SOI substrate |
US8120110B2 (en) * | 2008-08-08 | 2012-02-21 | International Business Machines Corporation | Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
DE102009006800B4 (de) * | 2009-01-30 | 2013-01-31 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung von Transistoren und entsprechendes Halbleiterbauelement |
US8471340B2 (en) | 2009-11-30 | 2013-06-25 | International Business Machines Corporation | Silicon-on-insulator (SOI) structure configured for reduced harmonics and method of forming the structure |
US8698244B2 (en) * | 2009-11-30 | 2014-04-15 | International Business Machines Corporation | Silicon-on-insulator (SOI) structure configured for reduced harmonics, design structure and method |
US8299545B2 (en) * | 2010-01-28 | 2012-10-30 | International Business Machines Corporation | Method and structure to improve body effect and junction capacitance |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US8421156B2 (en) * | 2010-06-25 | 2013-04-16 | International Business Machines Corporation | FET with self-aligned back gate |
US8664067B2 (en) * | 2010-11-18 | 2014-03-04 | Monolithic Power Systems, Inc. | CMOS devices with reduced short channel effects |
US8507989B2 (en) | 2011-05-16 | 2013-08-13 | International Business Machine Corporation | Extremely thin semiconductor-on-insulator (ETSOI) FET with a back gate and reduced parasitic capacitance |
JP5456090B2 (ja) * | 2012-03-13 | 2014-03-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN103779212B (zh) * | 2012-10-18 | 2016-11-16 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
CN103311301B (zh) * | 2013-05-09 | 2016-06-29 | 北京大学 | 一种抑制辐射引起背栅泄漏电流的soi器件及其制备方法 |
US9620617B2 (en) * | 2014-09-04 | 2017-04-11 | Newport Fab, Llc | Structure and method for reducing substrate parasitics in semiconductor on insulator technology |
US10062713B1 (en) | 2017-09-08 | 2018-08-28 | Nxp Usa, Inc. | Devices and methods for fully depleted silicon-on-insulator back biasing |
EP3742476A1 (en) * | 2019-05-20 | 2020-11-25 | Infineon Technologies AG | Method of implanting an implant species into a substrate at different depths |
CN112038405B (zh) * | 2020-08-19 | 2024-06-18 | 深圳市紫光同创电子有限公司 | 场效应晶体管及其制备方法、静态随机存储器、集成电路 |
CN112765922B (zh) * | 2020-12-31 | 2024-04-19 | 中国科学院上海微系统与信息技术研究所 | 采用soi衬底的射频晶体管的仿真模型 |
US11984479B2 (en) * | 2021-02-17 | 2024-05-14 | Analog Devices International Unlimited Company | Hybrid field-effect transistor |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4697198A (en) * | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
US4656731A (en) * | 1985-08-05 | 1987-04-14 | Texas Instruments Incorporated | Method for fabricating stacked CMOS transistors with a self-aligned silicide process |
US4829018A (en) * | 1986-06-27 | 1989-05-09 | Wahlstrom Sven E | Multilevel integrated circuits employing fused oxide layers |
JPH06105774B2 (ja) * | 1987-11-17 | 1994-12-21 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
US5599728A (en) * | 1994-04-07 | 1997-02-04 | Regents Of The University Of California | Method of fabricating a self-aligned high speed MOSFET device |
US5482871A (en) * | 1994-04-15 | 1996-01-09 | Texas Instruments Incorporated | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate |
US5413949A (en) * | 1994-04-26 | 1995-05-09 | United Microelectronics Corporation | Method of making self-aligned MOSFET |
JP3462301B2 (ja) | 1995-06-16 | 2003-11-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
KR100227644B1 (ko) * | 1995-06-20 | 1999-11-01 | 김영환 | 반도체 소자의 트랜지스터 제조방법 |
US6121661A (en) * | 1996-12-11 | 2000-09-19 | International Business Machines Corporation | Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation |
US6015993A (en) * | 1998-08-31 | 2000-01-18 | International Business Machines Corporation | Semiconductor diode with depleted polysilicon gate structure and method |
US6221724B1 (en) * | 1998-11-06 | 2001-04-24 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit having punch-through suppression |
US6407428B1 (en) * | 2001-06-15 | 2002-06-18 | Advanced Micro Devices, Inc. | Field effect transistor with a buried and confined metal plate to control short channel effects |
US6468852B1 (en) * | 2001-08-03 | 2002-10-22 | Micron Technology, Inc. | Methods of forming field effect transistors; methods of forming DRAM circuitry |
-
2002
- 2002-03-21 US US10/104,319 patent/US6780686B2/en not_active Expired - Lifetime
- 2002-12-17 DE DE10297679T patent/DE10297679B4/de not_active Expired - Fee Related
- 2002-12-17 AU AU2002361759A patent/AU2002361759A1/en not_active Abandoned
- 2002-12-17 CN CNB02828545XA patent/CN100399582C/zh not_active Expired - Fee Related
- 2002-12-17 KR KR1020047014752A patent/KR100913830B1/ko not_active IP Right Cessation
- 2002-12-17 JP JP2003579286A patent/JP4470011B2/ja not_active Expired - Lifetime
- 2002-12-17 GB GB0418683A patent/GB2409335B/en not_active Expired - Fee Related
- 2002-12-17 WO PCT/US2002/040399 patent/WO2003081678A1/en active Application Filing
-
2003
- 2003-03-11 TW TW092105159A patent/TWI265559B/zh not_active IP Right Cessation
-
2004
- 2004-03-09 US US10/796,731 patent/US6876037B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030178678A1 (en) | 2003-09-25 |
JP2005521265A (ja) | 2005-07-14 |
DE10297679T5 (de) | 2005-05-19 |
US6780686B2 (en) | 2004-08-24 |
TW200305938A (en) | 2003-11-01 |
DE10297679B4 (de) | 2008-09-25 |
GB2409335B (en) | 2005-09-14 |
GB2409335A (en) | 2005-06-22 |
CN100399582C (zh) | 2008-07-02 |
KR100913830B1 (ko) | 2009-08-26 |
US6876037B2 (en) | 2005-04-05 |
CN1623237A (zh) | 2005-06-01 |
JP4470011B2 (ja) | 2010-06-02 |
TWI265559B (en) | 2006-11-01 |
US20040169227A1 (en) | 2004-09-02 |
WO2003081678A1 (en) | 2003-10-02 |
AU2002361759A1 (en) | 2003-10-08 |
GB0418683D0 (en) | 2004-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100913830B1 (ko) | 완전 공핍 실리콘 온 인슐레이터 구조에 대한 도핑 방법및 그 방법으로 도핑된 영역을 포함하는 장치 | |
US7180136B2 (en) | Biased, triple-well fully depleted SOI structure | |
US6737332B1 (en) | Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same | |
US7544999B2 (en) | SOI semiconductor device having enhanced, self-aligned dielectric regions in the bulk silicon substrate | |
US7259428B2 (en) | Semiconductor device using SOI structure having a triple-well region | |
US6437405B2 (en) | Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI MOSFET using the SOI substrate | |
US20060049467A1 (en) | Body-tied-to-source MOSFETs with asymmetrical source and drain regions and methods of fabricating the same | |
KR20010033347A (ko) | 벌크 씨모스 구조와 양립 가능한 에스오아이 구조 | |
KR20020062200A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20080021569A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JPH1084045A (ja) | 半導体集積回路装置およびその製造方法 | |
US5945715A (en) | Semiconductor memory device having a memory cell region and a peripheral circuit region and method of manufacturing the same | |
US6958518B2 (en) | Semiconductor device having at least one source/drain region formed on an isolation region and a method of manufacture therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140722 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150717 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |