KR20040083464A - 디램 전력 관리 방법 및 시스템 - Google Patents

디램 전력 관리 방법 및 시스템 Download PDF

Info

Publication number
KR20040083464A
KR20040083464A KR10-2004-7005998A KR20047005998A KR20040083464A KR 20040083464 A KR20040083464 A KR 20040083464A KR 20047005998 A KR20047005998 A KR 20047005998A KR 20040083464 A KR20040083464 A KR 20040083464A
Authority
KR
South Korea
Prior art keywords
time interval
memory
current time
power consumption
access
Prior art date
Application number
KR10-2004-7005998A
Other languages
English (en)
Inventor
레슬리디.콘
Original Assignee
선 마이크로시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23354532&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20040083464(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 선 마이크로시스템즈, 인코포레이티드 filed Critical 선 마이크로시스템즈, 인코포레이티드
Publication of KR20040083464A publication Critical patent/KR20040083464A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7846—On-chip cache and off-chip main memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G06F9/3891—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute organised in groups of units sharing resources, e.g. clusters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9057—Arrangements for supporting packet reassembly or resequencing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9084—Reactions to storage capacity overflow
    • H04L49/9089—Reactions to storage capacity overflow replacing packets in a storage arrangement, e.g. pushout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/02—Networking aspects
    • G09G2370/022—Centralised management of display operation, e.g. in a server instead of locally
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/20—Details of the management of multiple sources of image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
  • Power Sources (AREA)
  • Hardware Redundancy (AREA)
  • Advance Control (AREA)
  • Microcomputers (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

컴퓨터 메모리 시스템의 전력 소비를 제한하기 위한 시스템 및 방법이 제공된다. 이 시스템 및 방법은 메모리 억세스 속도를 선택하는 것을 포함한다. 선택된 메모리 억세스 속도는 소망하는 평균 메모리 전력 소비율에 대응한다. 제1 시간 간격은 현재의 시간 간격으로서 개시된다. 메모리 시스템은 억세스된다. 메모리 억세스 속도가 과도하지 않은 경우에는, 억세스가 메모리 시스템에 가해진다. 또한, 메모리 억세스 속도가 과도한 경우에는, 현재의 시간 간격이 끝날 때까지 억세스가 지연되고, 후속의 시간 간격이 현재의 시간 간격으로서 개시되며, 억세스가 메모리 시스템에 가해진다.

Description

디램 전력 관리 방법 및 시스템 {DRAM POWER MANAGEMENT}
컴퓨터 및 계산장치에 의한 전력소비가 많은 이유에 대한 논점이다. 제한된 전원(즉, 배터리)을 갖는 휴대용 계산장치, 대량의 데이터를 처리하지만 또한 처리에 대량의 전력을 소비하는 거대한 서버 컴퓨터 시스템, 및 전력이 계산장치에 의해 소비됨에 따라 발생되는 열을 제거하기 위해 필요하게 되는 냉각 등의 예가 있다. 컴퓨터에 의해 소비되는 총 전력은 항상 아래쪽으로 그리고 아래쪽으로 구동되고 있다. 일예로서, 휴대용 "랩탑" 컴퓨터의 배터리는 한정된 전원이다. 랩탑 컴퓨터의 성능의 한 국면은 배터리에 의해 동작될 수 있는 시간을 얼마나 길게 하는가 하는 것이다. 전형적으로는, 더 크고 더 무거운 배터리가 동작시간을 연장시킬 수 있지만, 랩탑은 그 가벼운 무게에 대하여 규격이 정해져 있기 때문에, 전형적으로는 배터리 무게의 증가가 회피된다. 따라서, 랩탑 컴퓨터의 전력 관리 및 효율은 중요한 특징이다.
전력 관리의 다른 예로서는, 서버 컴퓨터가 있다. 서버 컴퓨터는 대량의 전력을 소비하는 그 만큼의 데이터를 처리한다. 더욱이, 다수개의 서버가 함께 작업하기 위해 "서버 팜(sever farm)"으로 결합되는 경우에, 전력소비가 아주 높아진다. 소비되는 전력의 많은 양이 열로 변환되기 때문에, 전형적으로 서버는 서버의 전체적인 전력소비를 더 증가시키는 공기 조절 및 냉각 시스템에 의해 활발히 식혀지고 있다.
컴퓨터의 전력효율은, 고효율 컴퓨터의 메모리 시스템의 전력소비가 프로세서 자체의 전력소비를 훨씬 능가할 수 있도록 각종의 방법을 통해 다루어지고 있다. 일예로서, 고효율 프로세서는 대략 40와트(W)의 전력을 소비한다. 서버 내의 그러한 고효율 프로세서는 메모리 시스템 내에 16개 또는 그 이상의 DRAM(dynamic random access memory)이나 DIMM(dual in-line memory module)을 가질 수 있다. DIMM의 각각은 최대 억세스(즉, 독출/저장)속도에서 대략 14W의 전력을 소비하고, 따라서 최대 억세스속도에서 16개의 DIMM에 대해 총 224W의 전력을 소비하게 된다.
전형적인 전력 사용량은 많이 떨어진다. 전형적인 전력 사용량이 많이 떨어지는 이유는, DIMM이 최대 억세스속도(access rate)에서 항상 사용되고 있지 않기 때문이다. DIMM 내의 메모리 셀이 그 메모리 셀에 기록되거나 또는 그 메모리 셀로부터 독출될 때마다, 소량의 전력이 소비된다. 따라서, DIMM이 주어진 시간 간격 내에 억세스되는 회수는 그 DIMM의 총 전력사용량에 큰 영향을 준다.
도 1은 전형적인 컴퓨터 시스템(100)의 하이레벨 블럭도이다. 도시된 바와 같이, 컴퓨터 시스템(100)은 버스 시스템(108)에 각각 접속된 프로세서(102), ROM(104) 및 RAM(106)를 갖추고 있다. 버스 시스템(108)은 이 기술분야에서 널리 알려진 각종의 브리지, 컨트롤러 및/또는 어댑터 등을 통해 서로에 접속되는 하나또는 그 이상의 버스를 갖추어도 좋다. 예컨대, 버스 시스템(108)은 PCI(Peripheral Component Interconnect) 버스와 같은 하나 또는 그 이상의 확장버스에 어댑터를 통해 접속되는 "시스템 버스(system bus)"를 갖추어도 좋다. 또, 버스 시스템(108)에 접속되는 것으로는, 대용량 저장장치(110), 네트워크 인터페이스(112) 및 다수(N개)의 입력/출력(I/O)장치(116-1∼116-N) 등이 있다.
I/O 장치(116-1∼116-N)는, 예컨대 키보드, 포인팅 장치, 표시장치 및/또는 다른 통상적인 I/O 장치를 포함해도 좋다. 대용량 저장장치(110)는 자기 디스크 또는 테이프, 자기광학(magneto-optical: MO) 저장장치, 또는 각종 형태의 DVD(Digital Versatile Disk)나 CD(Compact Disk) 기반 저장장치의 어느 하나 등과 같은 대용량의 데이터를 기억하는데 알맞은 하나 또는 그 이상의 소정의 장치를 포함해도 좋다.
네트워크 인터페이스(112)는, 컴퓨터 시스템과, 근거리 통신망(local area network: LAN), 원거리 통신망(wide area network: WAN), 인터넷 또는 다른 네트워크 등의 네트워크 상의 다른 컴퓨터 시스템간에 데이터 통신을 제공한다. 따라서, 네트워크 인터페이스(112)는, 통상적인 전화 모뎀, ISDN(Integrated Services Digital Network: 종합정보 통신망) 어댑터, DSL(Digital Subscriber Line) 어댑터, 케이블 모뎀, 위성 송수신기, 이더넷 어댑터 등과 같은 데이터 통신 링크를 통해 원격 처리 시스템과 데이터를 통신하는데 적합하거나, 또는 컴퓨터 시스템(100)이 상기의 데이터 통신 링크를 통해 원격 처리 시스템과 데이터를 통신하는 것을 가능하게 하는 임의의 장치여도 좋다.
RAM(106)은 다수의 DIMM(106-1∼106-N)을 갖출 수 있다. 전형적인 어플리케이션에서는, DIMM의 평균 억세스속도는 평균 6W 전력소비로 된다. 그렇지만, 상술한 바와 같이 최대 억세스속도는 전력이 각 DIMM(106-1∼106-N)에 대하여 14W와 같은 정도로 증가되도록 한다.
상기한 점을 고려하여, 프로세서의 성능에 현저히 큰 영향을 주지 않고 전원공급기에 의해 보여지는 각 DIMM의 최대 전력소비를 저감 및 제한하는 시스템 및 방법이 필요하게 된다.
본 발명은, 일반적으로 컴퓨터 시스템에 관한 것으로, 특히 컴퓨터 메모리 시스템의 전력 소비를 관리하기 위한 방법 및 시스템에 관한 것이다.
본 발명은 첨부도면과 관련한 하기의 상세한 설명에 의해 용이하게 이해될 수 있는 것이고, 동일한 참조번호는 동일한 구성요소를 가리킨다.
도 1은 전형적인 컴퓨터 시스템의 하이레벨 블럭도,
도 2는 본 발명의 하나의 실시예에 따른 컴퓨터 시스템의 블럭도,
도 3은 본 발명의 하나의 실시예의 방법 오퍼레이션의 플로우차트도이다.
대체로 말하면, 본 발명은 이들 필요를 DRAM 전력소비를 관리하기 위한 시스템 및 방법을 제공함으로써 만족시킨다. 본 발명은 프로세스, 장치, 시스템 또는 디바이스를 포함하는 수많은 방법으로 구현될 수 있음을 인식해야 한다. 본 발명의 몇가지 독창적인 실시예가 이하에 설명되어 있다.
하나의 실시예는, 프로세서와, 메모리 시스템, DRAM 컨트롤러 및, 메모리 시스템, 프로세서 및 DRAM 컨트롤러를 연결하는 버스를 갖춘 컴퓨터 시스템을 포함하고 있다. 메모리 시스템은 적어도 하나의 DRAM 모듈을 갖출 수 있다. DRAM 컨트롤러는 평균 DRAM 모듈 전력 소비율이 소망하는 메모리 전력 소비율보다 작거나 같아지도록 적어도 하나의 DRAM 모듈로의 억세스 속도(즉, 주어진 시간 간격에서의 억세스수)를 제한하도록 동작한다.
DRAM 컨트롤러는 상태 머신(state machine)을 포함할 수 있다.
억세스 속도는 현재의 시간 간격마다의 억세스수와 같게 할 수 있다.
또한, 컴퓨터 시스템은 메모리 시스템에 대한 전력공급기를 포함할 수도 있다.
현재의 시간 간격에 대한 길이는 메모리 시스템에 대한 전원공급기의 조정 시정수보다 작게 할 수 있다.
본 발명의 하나의 이점은, DRAM 전력 스파이크(power spike)가 소망하는 최대 전력소비보다 높고, 전원공급 또는 프로세서 오퍼레이션에 영향을 미치지 않고 전원공급용 디커플링 캐패시터에 의해 공급될 수 있는 조정 시정수(regulation time constant)보다 짧다는 점에 있다.
현재의 시간 간격에 대한 길이는 약 10마이크로초(㎲)와 같게 할 수 있다. 현재의 시간 간격은 현재의 시간 간격에서의 DRAM 억세스속도가 긴 기간 평균(long term average)을 드물게 초과하기에 충분히 길다. 그 결과, 현재의 시간 간격에 있어서 DRAM 억세스수를 제한하는 것은 프로세서의 성능에 가장 적게 영향을 미치게 될 것이다.
소망하는 메모리 전력 소비율은 적어도 하나의 DRAM 모듈의 최대 전력소비율의 약 66퍼센트와 같게 할 수 있다. 또한, 소망하는 메모리 전력 소비율은 적어도 하나의 DRAM 모듈의 각각에 대하여 약 9와트와 같게 할 수 있다.
또, 프로세서는 DRAM 컨트롤러를 포함할 수 있다.
다른 실시예는, 컴퓨터 메모리 시스템의 전력소비를 제한하기 위한 방법을 포함한다. 이 방법은 메모리 억세스 속도를 선택하는 단계를 포함한다. 선택된 메모리 억세스 속도는 소망하는 평균 메모리 전력 소비율에 대응한다. 제1 시간간격은 현재의 시간 간격으로서 개시된다. 메모리 시스템이 억세스된다. 메모리 억세스 속도가 과도하지 않은 경우에는, 억세스가 메모리 시스템에 가해진다. 한편, 메모리 억세스 속도가 과도한 경우에는, 현재의 시간 간격이 끝날 때까지 억세스가 지연되고, 후속의 시간 간격이 현재의 시간 간격으로서 개시되며, 억세스가 메모리 시스템에 가해진다.
메모리 시스템을 억세스하는 단계는, 현재의 시간 간격이 끝났는지를 판단하는 단계를 포함할 수 있다. 현재의 시간 간격이 끝난 경우에는, 후속의 시간 간격이 현재의 시간 간격으로서 개시되고, 억세스가 메모리 시스템에 가해진다. 한편, 현재의 시간 간격이 끝나지 않은 경우에는, 억세스 카운터가 증가된다. 억세스 카운터는 DRAM 카운터의 일부일 수 있다.
억세스 속도는 현재의 시간 간격마다의 억세스수와 같게 할 수 있다.
하나의 실시예에 있어서, 메모리 억세스 속도를 선택하는 것은 현재의 시간 간격에 대한 길이를 선택하는 것을 포함할 수 있다.
하나의 실시예에 있어서, DRAM 컨트롤러는 메모리 시스템으로의 억세스를 제어한다.
본 발명은, 메모리 시스템의 성능에 실질적으로 영향을 주지 않고 전원공급 및 냉각 시스템에 의해 보여지는 메모리 시스템의 나쁜 경우(worst case)의 전력소비를 실질적으로 저감시키는 이점을 제공한다. 나쁜 경우의 전력소비를 저감하는 것은 전체적으로 더 적은 전원공급이 사용되는 것을 허용한다. 또한, 나쁜 경우의 전력소비를 저감하는 것은 냉각 시스템 및 방법에 의한 피크(peak) 요구를 저감시키고, 이로써 전체적으로 더 작은 냉각 시스템을 허용한다.
이 발명의 다른 태양 및 이점은, 첨부도면과 관련하여 얻어지는 본 발명의 원리를 예에 의거해서 설명하는 하기의 상세한 설명으로부터 명확하게 될 것이다.
DRAM 전력소비를 관리하기 위한 몇 가지의 예시적인 실시예를 설명한다. 당업자라면 여기에 설명되는 특정의 상세한 설명의 일부 또는 전부 없이도 본 발명을 실시할 수 있음을 알 수 있을 것이다.
상술한 바와 같이, 전형적인 어플리케이션에 있어서, 전형적인 억세스 속도에서의 DIMM은 DIMM에 의한 전력소비의 약 6~9와트(W)의 평균으로 된다. 동일한 DIMM은 최대 억세스 속도에서 14와트와 같은 정도의 최대 전력소비를 가질 수 있다. 하나의 실시예에 있어서, DIMM의 전력소비를 저감하기 위한 시스템 및 방법은 DIMM에 대한 최대 전력소비가 미리 선택된 양을 넘지 않도록 소정의 시간간격동안 DIMM에 억세스하는 수를 제한하는 방법이다.
하나의 실시예에 있어서, 억세스 속도는 전력소비가 미리 선택된 시간간격동안 대응하는 전력레벨을 초과할 수 없도록 선택된 속도로 제한될 수 있다. 일례로서, DIMM이 최대 억세스 속도에서 약 14와트를 소비하면, 대응하는 전력소비는 약 9와트 등의 DIMM의 최대 전력소비의 약 66퍼센트(%)이어도 좋다. 미리 선택된 시간간격은 약 10마이크로초(㎲)이어도 좋다. 따라서, 10마이크로초당 1000회의 억세스의 DIMM 억세스 속도가 DIMM의 9와트 전력소비율로 되면, 동일한 10마이크로초 기간동안 1001회의 억세스 및 그 다음의 억세스가 다음의 10마이크로초 주기까지 지연된다.
열적 시정수는 10마이크로초보다 훨씬 길고, 그 결과로서 냉각시스템에 의해 보여지는 DIMM의 피크 전력소비는 컴퓨터 시스템의 냉각요구를 더욱 감소시키고 전원공급기의 전력요구를 더욱 감소시키는 약 35%만큼 저감될 수도 있다.
도 2는 본 발명의 하나의 실시예에 따른 컴퓨터 시스템(200)의 블럭도이다. 컴퓨터 시스템(200)은 버스 시스템(108)에 각각 접속되는 프로세서(102), ROM(104), RAM(106)을 포함하고 있다. 또한, 컴퓨터 시스템(200)는 대용량 기억장치(110), 네트워크 인터페이스(112), 다수(N개)의 입출력(I/O) 장치(116-1∼116-N), 전원공급기(220)도 포함하고 있다. 또한, 컴퓨터 시스템(200)은 RAM(106)에 대한 억세스를 제어하기 위한 DRAM 컨트롤러(230)도 포함할 수 있다. DRAM 컨트롤러(230)는 프로세서(102)의 일부이거나 버스 시스템(108)의 일부이거나 RAM(106)의 일부일 수 있다. 또한, DRAM 컨트롤러(230)는 상태 머신일 수도 있다.
전원공급기(220)는 컴퓨터 시스템(200)의 여러 구성부품에 전력을 공급한다. 특히, 전원공급기(220)는 전원공급레일(222)을 매개로 DIMM(106-1∼106-N)에 전류를 공급한다. 전원공급기(220)는 하나 또는 그 이상의 디커플링 캐패시터(224A)를 포함하고 있다. DIMM(106-1∼106-N)의 각각은 또한 하나 또는 그 이상의 디커플링 캐패시터(224B, 224C)를 포함할 수도 있다.
전형적으로, 전원공급기(220)는 전원공급레일(222)상의 전류수요의 변화에 응답하기 위해 전원공급기(220)에 필요하게 되는 시간인 조정 시정수를 갖는다. 일례로서, 조정 시정수가 10마이크로초인 경우, 전원공급레일(222)상의 전류요구가 200ma로부터 300ma로 증가하면, 전원공급기(220)는 약 10마이크로초동안 전원공급레일(222)로 전류의 100ma 증가분(총 300ma)을 전달하는데 지체할 것이다. 다른 예에서는, DIMM(106-1∼106-N)에 대한 억세스수가 갑자기(예컨대, 5마이크로초동안에) 두배로 되면, DIMM(106-1∼106-N)에 의해 초래되는 전류는 갑자기 거의 두배로 될 것이다. 그러나, 전원공급기(220)가 5마이크로초동안에 전원공급레일(222)에 공급되는 전류의 양을 증가시킬 수 없기 때문에, 갖가지 디커플링 캐패시터(224A, 224B, 224C)는 5마이크로초 피크요구 주기동안, 또 전원공급기(220)가 전력소비요구를 충족시킬 수 있을 때까지 "초과 수요 전류"를 부분적으로 방전할 수 있다.
전형적인 조정 시정수가 10마이크로초이기 때문에, 디커플링 캐패시터 (224A, 224B, 224C)는 약 10마이크로초동안 피크전류를 공급할 수 있도록 크기가 정해진다.
도 3은 본 발명의 하나의 실시예의 방법 오퍼레이션(300)의 플로우차트도이다. 오퍼레이션(302)에 있어서, DIMM 억세스 속도(즉, 미리 선택된 시간간격마다의 억세스)가 선택된다. DIMM 억세스 속도는 억세스 속도에 대응하는 소망하는 전력소비율을 선택함으로써 선택될 수 있다. 일례로서, 소정의 DIMM에 대해서는, 각 10마이크로초 간격마다의 1000회의 억세스는 DIMM이 각 10마이크로초 시간간격동안 9와트 전력을 소비하게 한다. 따라서, 10마이크로초 간격마다 1000회의 억세스를 선택하면, 9와트의 전력소비에 대응할 것이다. 혹은, 10마이크로초 간격마다 9와트의 소비율을 선택하면, 10마이크로초 간격마다 1000회의 억세스에 대응할 것이다. 또한, 억세스 속도를 선택하는 것은 시간간격을 선택하는 것을 포함한다.
선택된 시간간격 길이는 시도되는 억세스의 수가 선택된 억세스 속도를 초과하는 것이 약간의 간격뿐이도록 충분히 길지만 비교적 짧은 시간간격으로 선택된다. 선택된 간격이 몇몇 억세스가 실제로 지연될 정도로 충분히 길기 때문에, 프로세서의 성능에 현저히 큰 영향을 주지 않아야 한다. 하나의 실시예에 있어서, 상술한 바와 같이, 10마이크로초 시간간격이 전형적인 전원공급기 조정 시정수이기 때문에, 10마이크로초 시간간격이 채용된다. 여기에서는, 10마이크로초 시간간격이 설명되고 있지만, 보다 짧은 시간간격과 보다 긴 시간간격이 이용될 수도 있다는 것을 이해해야 한다.
오퍼레이션(304)에 있어서, 초기 시간간격이 개시된다. 미리 선택된 시간간격을 가진 타이머가 시간간격을 감시하는데 이용될 수 있다. 프로세서(102)는 오퍼레이션(306)에서 DIMM에 억세스한다. 하나의 실시예에 있어서, DRAM 컨트롤러(230)는 DIMM(106-1∼106-N)에 대한 프로세서(102)의 억세스를 제어하기 위해 DIMM의 프로세서의 억세스를 저지한다.
오퍼레이션 308에서는, 시간 간격이 끝났는지를 판단하기 위해 시간 간격이검사된다. 시간 간격이 끝난 경우에는, 방법 오퍼레이션은 후술하는 바와 같이 오퍼레이션 322에서 계속된다. 오퍼레이션 308에 있어서, 시간 간격이 끝나지 않은 경우에는, 그 후 오퍼레이션 310에서 DIMM 억세스 카운터가 증가된다. DIMM 억세스 카운터는 물리적인 카운터일 수 있고, 메모리 위치 또는 상태를 감시하기 위해 이 기술분야에서 잘 알려진 임의의 다른 방법을 간단화할 수 있다.
오퍼레이션 312에 있어서, 억세스 속도가 과도한지를 판단하기 위해 억세스 속도가 시험된다. 일예로서, 억세스수가 현재의 시간 간격에서의 최대 억세스수를 넘는지를 판단하기 위해 DIMM 억세스 카운터가 시험될 수 있다. 오퍼레이션 312에 있어서 억세스 속도가 과도하지 않은 경우에는, 그 후 오퍼레이션 314에 있어서 억세스가 DIMM에 가해지고, 오퍼레이션 316에 있어서 DIMM이 억세스에 응답하며, 방법 오퍼레이션은 오퍼레이션 306에서 계속된다.
오퍼레이션 312에 있어서 억세스 속도가 과도한 경우에는, 그 후 오퍼레이션 320에 있어서 현재의 시간 간격이 끝날 때까지 억세스가 지연된다. 오퍼레이션 320에 있어서 현재의 시간 간격이 끝난 경우에는, 방법 오퍼레이션은 후속의 시간 간격이 개시되는 오퍼레이션 322에서 계속된다. 오퍼레이션 324에 있어서, 억세스가 DIMM에 가해지고, 오퍼레이션 326에 있어서 DIMM이 억세스에 응답한다. 오퍼레이션 328에 있어서 DIMM 억세스 카운터가 1로 리세트되고, 방법 오퍼레이션은 오퍼레이션 306에서 계속된다.
여기에 사용된 바와 같이, 항목 "약(대략)"은 +/- 10%를 의미한다. 일예로서, 문구 "약 250"은 225∼275의 범위를 가리킨다.
상술한 실시예를 염두에 두고, 본 발명은 컴퓨터 시스템 내에 저장된 데이터를 포함한 컴퓨터에 의해 실행되는 각종의 오퍼레이션을 적용할 수도 있음을 이해해야 한다. 이들 오퍼레이션은 물리적인 양의 물리적인 조작을 필요로 한다. 통상, 필수적인 것은 아니지만, 이들 양은 저장되고 전송되며 결합되고 비교되며, 그렇지 않으면 조작될 수 있는 전기 또는 자기신호의 형태로 취해진다. 더욱이, 수행되는 조작은 종종 생산, 식별, 결정(판단) 또는 비교의 조건으로 인용된다.
본 발명의 부분을 이루는 여기에 기술된 오퍼레이션의 어느 하나는 유용한 기계 오퍼레이션(machine operation)이다. 또한, 본 발명은 이들 오퍼레이션을 수행하기 위한 디바이스 또는 장치에 관한 것이다. 장치는 필요한 목적을 위해 특별히 구성되어도 좋고, 또는 컴퓨터 내에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 구성된 범용 컴퓨터이어도 좋다. 특히, 각종의 범용 기계가 여기에서의 가르침에 따라 기록된 컴퓨터 프로그램에 의해 사용되어도 좋고, 또는 필요한 오퍼레이션을 수행하기 위해 더 전문화된 장치를 구성하는 것이 더 편리할 수도 있다.
또한, 본 발명은 컴퓨터 독출가능 매체에 컴퓨터 독출가능 코드로서 매립될 수도 있다. 컴퓨터 독출가능 매체는 그 후에 컴퓨터 시스템에 의해 독출될 수 있는 데이터를 저장할 수 있는 임의의 데이터 저장장치이다. 컴퓨터 독출가능 매체의 일예로서는, 하드 드라이브, NAS(network attached storage), ROM(read-only memory), RAM(random-access memory), CD-ROM, CD-R, CD-RW, 자기 테이프, 그리고 다른 광학 및 비광학 데이터 저장장치 등이 있다. 또한, 컴퓨터 독출가능 매체는컴퓨터 독출가능 코드가 분산되는 형태로 저장되어 실행되도록 네트워크 접속된 컴퓨터 시스템을 통해 분산될 수도 있다.
도 3에서의 오퍼레이션에 의해 표현되는 명령은 설명되는 순서로 수행될 필요는 없고, 이들 오퍼레이션에 의해 표현되는 모든 처리는 본 발명을 실시하는데 필수적인 것은 아니라는 점을 더 인식해야 한다. 더욱이, 도 3에 있어서 기술된 프로세스도 RAM, ROM 또는 하드 디스크 드라이브의 어느 하나 또는 그들의 조합에 저장되는 소프트웨어로 실현될 수도 있다.
상기의 발명은 이해를 명확히 하기 위해 좀 상세히 설명했지만, 첨부되는 청구의 범위 내에서 특정의 변화 및 변경이 행해질 수도 있음을 알 수 있다. 따라서, 본 실시예는 설명을 위한 것일 뿐이고, 제한하기 위한 것이 아니며, 본 발명은 여기에 주어진 상세한 설명에 한정되는 것은 아니고, 첨부되는 청구의 범위 및 균등범위 내에서 변경될 수도 있는 것이다.

Claims (19)

  1. 프로세서와,
    적어도 하나의 DRAM 모듈을 갖춘 메모리 시스템,
    평균 DRAM 모듈 전력 소비율이 소망하는 메모리 전력 소비율보다 작거나 같아지도록 적어도 하나의 DRAM 모듈로의 억세스 속도를 제한하는 DRAM 컨트롤러 및,
    메모리 시스템, 프로세서 및 DRAM 컨트롤러를 연결하는 버스를 구비한 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 DRAM 컨트롤러는 상태 머신을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  3. 제1항에 있어서, 억세스 속도가 현재의 시간 간격마다의 억세스수와 같은 것을 특징으로 하는 컴퓨터 시스템.
  4. 제3항에 있어서, 상기 메모리 시스템에 대한 전력공급기를 더 구비한 것을 특징으로 하는 컴퓨터 시스템.
  5. 제4항에 있어서, 상기 현재의 시간 간격에 대한 길이는 상기 메모리 시스템에 대한 전원공급기의 조정 시정수보다 작은 것을 특징으로 하는 컴퓨터 시스템.
  6. 제4항에 있어서, 상기 현재의 시간 간격에 대한 길이는 약 10마이크로초(㎲)와 같은 것을 특징으로 하는 컴퓨터 시스템.
  7. 제1항에 있어서, 상기 소망하는 메모리 전력 소비율은 적어도 하나의 DRAM 모듈의 최대 전력소비율의 약 66퍼센트와 같은 것을 특징으로 하는 컴퓨터 시스템.
  8. 제1항에 있어서, 상기 소망하는 메모리 전력 소비율은 적어도 하나의 DRAM 모듈의 각각에 대하여 약 9와트와 같은 것을 특징으로 하는 컴퓨터 시스템.
  9. 제1항에 있어서, 상기 프로세서는 DRAM 컨트롤러를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  10. 컴퓨터 메모리 시스템의 전력 소비를 제한하기 위한 방법으로,
    메모리 억세스 속도를 선택하는 단계와,
    제1 시간 간격을 현재의 시간 간격으로서 개시하는 단계,
    메모리 시스템을 억세스하는 단계,
    메모리 억세스 속도가 과도하지 않은 경우, 상기 메모리 시스템에 억세스를 가하는 단계 및,
    메모리 억세스 속도가 과도한 경우,
    현재의 시간 간격이 끝날 때까지 억세스를 지연하고,
    후속의 시간 간격을 현재의 시간 간격으로서 개시하며,
    상기 메모리 시스템에 억세스를 가하는 단계를 구비하여 이루어지고,
    선택된 메모리 억세스 속도가 소망하는 평균 메모리 전력 소비율에 대응하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 상기 메모리 시스템을 억세스하는 단계는,
    현재의 시간 간격이 끝났는지를 판단하는 단계와,
    후속의 시간 간격을 현재의 시간 간격으로서 개시하는 단계 및,
    상기 메모리 시스템에 억세스를 가하는 단계를 포함할 수 있는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 현재의 시간 간격이 끝나지 않은 경우, 억세스 카운터를 증가시키는 것을 특징으로 하는 방법.
  13. 제10항에 있어서, 억세스 속도가 현재의 시간 간격마다의 억세스수와 같은 것을 특징으로 하는 방법.
  14. 제10항에 있어서, 상기 메모리 억세스 속도를 선택하는 것은 현재의 시간 간격에 대한 길이를 선택하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 현재의 시간 간격에 대한 길이는 상기 컴퓨터 시스템에 대한 전원공급기의 조정 시정수보다 작은 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기 현재의 시간 간격에 대한 길이는 약 10마이크로초(㎲)와 같은 것을 특징으로 하는 방법.
  17. 제10항에 있어서, 상기 소망하는 메모리 전력 소비율은 메모리 시스템 내의 각 메모리 모듈의 최대 전력소비율의 약 66퍼센트와 같은 것을 특징으로 하는 방법.
  18. 제10항에 있어서, 상기 소망하는 메모리 전력 소비율은 메모리 시스템 내의 각 메모리 모듈당 약 9와트와 같은 것을 특징으로 하는 방법.
  19. 제10항에 있어서, DRAM 컨트롤러가 상기 메모리 시스템으로의 억세스를 제어하는 것을 특징으로 하는 방법.
KR10-2004-7005998A 2001-10-22 2002-10-18 디램 전력 관리 방법 및 시스템 KR20040083464A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US34531501P 2001-10-22 2001-10-22
US60/345,315 2001-10-22
PCT/US2002/033323 WO2003036450A2 (en) 2001-10-22 2002-10-18 Dram power management

Publications (1)

Publication Number Publication Date
KR20040083464A true KR20040083464A (ko) 2004-10-02

Family

ID=23354532

Family Applications (6)

Application Number Title Priority Date Filing Date
KR10-2004-7005998A KR20040083464A (ko) 2001-10-22 2002-10-18 디램 전력 관리 방법 및 시스템
KR10-2004-7005902A KR20040091608A (ko) 2001-10-22 2002-10-18 배출버퍼를 이용하여 디램에 캐싱하기 위한 시스템 및방법
KR10-2004-7005999A KR20050013191A (ko) 2001-10-22 2002-10-18 암호화 보조프로세서를 갖는 스트림 프로세서
KR10-2004-7005905A KR20050012220A (ko) 2001-10-22 2002-10-21 2단계 해시 매칭 프로세스를 사용하는 패킷 분류기를 위한방법 및 장치
KR10-2004-7005903A KR20040084893A (ko) 2001-10-22 2002-10-21 다중-코어 다중-스레드 프로세서
KR10-2004-7005904A KR20040080431A (ko) 2001-10-22 2002-10-21 원격 직접 메모리 액세스 프로토콜을 갖는 통신링크의통합을 위한 방법 및 장치

Family Applications After (5)

Application Number Title Priority Date Filing Date
KR10-2004-7005902A KR20040091608A (ko) 2001-10-22 2002-10-18 배출버퍼를 이용하여 디램에 캐싱하기 위한 시스템 및방법
KR10-2004-7005999A KR20050013191A (ko) 2001-10-22 2002-10-18 암호화 보조프로세서를 갖는 스트림 프로세서
KR10-2004-7005905A KR20050012220A (ko) 2001-10-22 2002-10-21 2단계 해시 매칭 프로세스를 사용하는 패킷 분류기를 위한방법 및 장치
KR10-2004-7005903A KR20040084893A (ko) 2001-10-22 2002-10-21 다중-코어 다중-스레드 프로세서
KR10-2004-7005904A KR20040080431A (ko) 2001-10-22 2002-10-21 원격 직접 메모리 액세스 프로토콜을 갖는 통신링크의통합을 위한 방법 및 장치

Country Status (10)

Country Link
US (7) US6901491B2 (ko)
EP (6) EP1442355B1 (ko)
JP (6) JP3768993B2 (ko)
KR (6) KR20040083464A (ko)
CN (1) CN1286019C (ko)
AT (1) ATE518192T1 (ko)
AU (2) AU2002335878A1 (ko)
DE (4) DE60211730T2 (ko)
TW (1) TWI240163B (ko)
WO (6) WO2003036450A2 (ko)

Families Citing this family (364)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2728559B1 (fr) * 1994-12-23 1997-01-31 Saint Gobain Vitrage Substrats en verre revetus d'un empilement de couches minces a proprietes de reflexion dans l'infrarouge et/ou dans le domaine du rayonnement solaire
US7996670B1 (en) 1999-07-08 2011-08-09 Broadcom Corporation Classification engine in a cryptography acceleration chip
EP1272479A2 (en) * 2000-03-30 2003-01-08 The Penn State Research Foundation Novel compounds for enhancing chemotherapy
US7013302B2 (en) * 2000-12-22 2006-03-14 Nortel Networks Limited Bit field manipulation
US7529242B1 (en) * 2002-02-15 2009-05-05 Symantec Corporation Routing network packets for multi-processor network flow analysis
US7400722B2 (en) * 2002-03-28 2008-07-15 Broadcom Corporation Methods and apparatus for performing hash operations in a cryptography accelerator
US7631107B2 (en) * 2002-06-11 2009-12-08 Pandya Ashish A Runtime adaptable protocol processor
US8005966B2 (en) 2002-06-11 2011-08-23 Pandya Ashish A Data processing system using internet protocols
US7415723B2 (en) * 2002-06-11 2008-08-19 Pandya Ashish A Distributed network security system and a hardware processor therefor
US20040010781A1 (en) * 2002-07-12 2004-01-15 Maly John Warren Parameter parsing system
US7627721B2 (en) * 2002-10-08 2009-12-01 Rmi Corporation Advanced processor with cache coherency
US20050033889A1 (en) * 2002-10-08 2005-02-10 Hass David T. Advanced processor with interrupt delivery mechanism for multi-threaded multi-CPU system on a chip
US7961723B2 (en) 2002-10-08 2011-06-14 Netlogic Microsystems, Inc. Advanced processor with mechanism for enforcing ordering between information sent on two independent networks
US7924828B2 (en) * 2002-10-08 2011-04-12 Netlogic Microsystems, Inc. Advanced processor with mechanism for fast packet queuing operations
US20050044324A1 (en) * 2002-10-08 2005-02-24 Abbas Rashid Advanced processor with mechanism for maximizing resource usage in an in-order pipeline with multiple threads
US7461213B2 (en) 2002-10-08 2008-12-02 Rmi Corporation Advanced processor system using request, data, snoop, and response rings
US8478811B2 (en) * 2002-10-08 2013-07-02 Netlogic Microsystems, Inc. Advanced processor with credit based scheme for optimal packet flow in a multi-processor system on a chip
US8015567B2 (en) 2002-10-08 2011-09-06 Netlogic Microsystems, Inc. Advanced processor with mechanism for packet distribution at high line rate
US20040103248A1 (en) 2002-10-08 2004-05-27 Hass David T. Advanced telecommunications processor
US7334086B2 (en) * 2002-10-08 2008-02-19 Rmi Corporation Advanced processor with system on a chip interconnect technology
US8037224B2 (en) * 2002-10-08 2011-10-11 Netlogic Microsystems, Inc. Delegating network processor operations to star topology serial bus interfaces
US7467243B2 (en) * 2002-10-08 2008-12-16 Rmi Corporation Advanced processor with scheme for optimal packet flow in a multi-processor system on a chip
US9088474B2 (en) * 2002-10-08 2015-07-21 Broadcom Corporation Advanced processor with interfacing messaging network to a CPU
US7346757B2 (en) * 2002-10-08 2008-03-18 Rmi Corporation Advanced processor translation lookaside buffer management in a multithreaded system
US8176298B2 (en) * 2002-10-08 2012-05-08 Netlogic Microsystems, Inc. Multi-core multi-threaded processing systems with instruction reordering in an in-order pipeline
US7461215B2 (en) * 2002-10-08 2008-12-02 Rmi Corporation Advanced processor with implementation of memory ordering on a ring based data movement network
US20050033831A1 (en) * 2002-10-08 2005-02-10 Abbas Rashid Advanced processor with a thread aware return address stack optimally used across active threads
US7984268B2 (en) * 2002-10-08 2011-07-19 Netlogic Microsystems, Inc. Advanced processor scheduling in a multithreaded system
US7434043B2 (en) 2002-12-18 2008-10-07 Broadcom Corporation Cryptography accelerator data routing unit
US20040123123A1 (en) * 2002-12-18 2004-06-24 Buer Mark L. Methods and apparatus for accessing security association information in a cryptography accelerator
US20040123120A1 (en) * 2002-12-18 2004-06-24 Broadcom Corporation Cryptography accelerator input interface data handling
US7568110B2 (en) * 2002-12-18 2009-07-28 Broadcom Corporation Cryptography accelerator interface decoupling from cryptography processing cores
US7673118B2 (en) * 2003-02-12 2010-03-02 Swarztrauber Paul N System and method for vector-parallel multiprocessor communication
US7925891B2 (en) 2003-04-18 2011-04-12 Via Technologies, Inc. Apparatus and method for employing cryptographic functions to generate a message digest
US7536560B2 (en) 2003-04-18 2009-05-19 Via Technologies, Inc. Microprocessor apparatus and method for providing configurable cryptographic key size
US8060755B2 (en) 2003-04-18 2011-11-15 Via Technologies, Inc Apparatus and method for providing user-generated key schedule in a microprocessor cryptographic engine
US7502943B2 (en) 2003-04-18 2009-03-10 Via Technologies, Inc. Microprocessor apparatus and method for providing configurable cryptographic block cipher round results
US7321910B2 (en) 2003-04-18 2008-01-22 Ip-First, Llc Microprocessor apparatus and method for performing block cipher cryptographic functions
US7529368B2 (en) 2003-04-18 2009-05-05 Via Technologies, Inc. Apparatus and method for performing transparent output feedback mode cryptographic functions
US7542566B2 (en) 2003-04-18 2009-06-02 Ip-First, Llc Apparatus and method for performing transparent cipher block chaining mode cryptographic functions
US7539876B2 (en) 2003-04-18 2009-05-26 Via Technologies, Inc. Apparatus and method for generating a cryptographic key schedule in a microprocessor
US7519833B2 (en) 2003-04-18 2009-04-14 Via Technologies, Inc. Microprocessor apparatus and method for enabling configurable data block size in a cryptographic engine
US7392400B2 (en) 2003-04-18 2008-06-24 Via Technologies, Inc. Microprocessor apparatus and method for optimizing block cipher cryptographic functions
US7900055B2 (en) 2003-04-18 2011-03-01 Via Technologies, Inc. Microprocessor apparatus and method for employing configurable block cipher cryptographic algorithms
US7844053B2 (en) * 2003-04-18 2010-11-30 Ip-First, Llc Microprocessor apparatus and method for performing block cipher cryptographic functions
US7529367B2 (en) 2003-04-18 2009-05-05 Via Technologies, Inc. Apparatus and method for performing transparent cipher feedback mode cryptographic functions
US7532722B2 (en) 2003-04-18 2009-05-12 Ip-First, Llc Apparatus and method for performing transparent block cipher cryptographic functions
US7392399B2 (en) * 2003-05-05 2008-06-24 Sun Microsystems, Inc. Methods and systems for efficiently integrating a cryptographic co-processor
US20050004937A1 (en) * 2003-05-12 2005-01-06 Colarik Andrew Michael Integrity mechanism for file transfer in communications networks
US20040230813A1 (en) * 2003-05-12 2004-11-18 International Business Machines Corporation Cryptographic coprocessor on a general purpose microprocessor
US8266379B2 (en) * 2003-06-02 2012-09-11 Infineon Technologies Ag Multithreaded processor with multiple caches
US20050108518A1 (en) * 2003-06-10 2005-05-19 Pandya Ashish A. Runtime adaptable security processor
US7685254B2 (en) * 2003-06-10 2010-03-23 Pandya Ashish A Runtime adaptable search processor
US8730923B2 (en) * 2003-06-11 2014-05-20 Alcatel Lucent Method for controlling resource allocation in a wireless communication system
JP3761544B2 (ja) 2003-06-25 2006-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 設定装置、情報処理装置、設定方法、プログラム、及び記録媒体
US7996839B2 (en) * 2003-07-16 2011-08-09 Hewlett-Packard Development Company, L.P. Heterogeneous processor core systems for improved throughput
US7133950B2 (en) 2003-08-19 2006-11-07 Sun Microsystems, Inc. Request arbitration in multi-core processor
US7873785B2 (en) * 2003-08-19 2011-01-18 Oracle America, Inc. Multi-core multi-thread processor
US8463996B2 (en) * 2003-08-19 2013-06-11 Oracle America, Inc. Multi-core multi-thread processor crossbar architecture
US20050044320A1 (en) * 2003-08-19 2005-02-24 Sun Microsystems, Inc. Cache bank interface unit
EP1522923A3 (fr) * 2003-10-08 2011-06-22 STMicroelectronics SA Architecture de processeur à plusieurs contextes d'exécution simultanés
US7536692B2 (en) * 2003-11-06 2009-05-19 Intel Corporation Thread-based engine cache partitioning
US7617241B2 (en) * 2003-11-07 2009-11-10 Rmi Corporation Method and apparatus for enhanced hashing
US8516179B2 (en) * 2003-12-03 2013-08-20 Digital Rna, Llc Integrated circuit with coupled processing cores
US7222299B1 (en) * 2003-12-19 2007-05-22 Google, Inc. Detecting quoted text
US7308558B2 (en) * 2004-01-07 2007-12-11 International Business Machines Corporation Multiprocessor data processing system having scalable data interconnect and data routing mechanism
US7007128B2 (en) * 2004-01-07 2006-02-28 International Business Machines Corporation Multiprocessor data processing system having a data routing mechanism regulated through control communication
US7634655B2 (en) * 2004-02-13 2009-12-15 Microsoft Corporation Efficient hash table protection for data transport protocols
US7564381B1 (en) * 2004-02-16 2009-07-21 Cisco Technology, Inc. System and method for code-based compression in a communications environment
US8028164B2 (en) * 2004-03-19 2011-09-27 Nokia Corporation Practical and secure storage encryption
US7580350B1 (en) 2004-03-30 2009-08-25 Extreme Networks, Inc. System for deriving packet quality of service indicator
US7292591B2 (en) 2004-03-30 2007-11-06 Extreme Networks, Inc. Packet processing system architecture and method
US7649879B2 (en) * 2004-03-30 2010-01-19 Extreme Networks, Inc. Pipelined packet processor
US7889750B1 (en) 2004-04-28 2011-02-15 Extreme Networks, Inc. Method of extending default fixed number of processing cycles in pipelined packet processor architecture
KR100594755B1 (ko) * 2004-05-11 2006-06-30 삼성전자주식회사 계층적 룰베이스 분할을 통한 패킷 분류 방법
US7480302B2 (en) * 2004-05-11 2009-01-20 Samsung Electronics Co., Ltd. Packet classification method through hierarchical rulebase partitioning
US7418582B1 (en) 2004-05-13 2008-08-26 Sun Microsystems, Inc. Versatile register file design for a multi-threaded processor utilizing different modes and register windows
US7664810B2 (en) * 2004-05-14 2010-02-16 Via Technologies, Inc. Microprocessor apparatus and method for modular exponentiation
US20060041715A1 (en) * 2004-05-28 2006-02-23 Chrysos George Z Multiprocessor chip having bidirectional ring interconnect
US7369557B1 (en) * 2004-06-03 2008-05-06 Cisco Technology, Inc. Distribution of flows in a flow-based multi-processor system
US7760719B2 (en) 2004-06-30 2010-07-20 Conexant Systems, Inc. Combined pipelined classification and address search method and apparatus for switching environments
US7290116B1 (en) 2004-06-30 2007-10-30 Sun Microsystems, Inc. Level 2 cache index hashing to avoid hot spots
US7509484B1 (en) 2004-06-30 2009-03-24 Sun Microsystems, Inc. Handling cache misses by selectively flushing the pipeline
US20060009265A1 (en) * 2004-06-30 2006-01-12 Clapper Edward O Communication blackout feature
US7571284B1 (en) 2004-06-30 2009-08-04 Sun Microsystems, Inc. Out-of-order memory transactions in a fine-grain multithreaded/multi-core processor
US7366829B1 (en) 2004-06-30 2008-04-29 Sun Microsystems, Inc. TLB tag parity checking without CAM read
US7543132B1 (en) 2004-06-30 2009-06-02 Sun Microsystems, Inc. Optimizing hardware TLB reload performance in a highly-threaded processor with multiple page sizes
US7519796B1 (en) 2004-06-30 2009-04-14 Sun Microsystems, Inc. Efficient utilization of a store buffer using counters
US7492763B1 (en) * 2004-07-16 2009-02-17 Applied Micro Circuits Corporation User-specified key creation from attributes independent of encapsulation type
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7389375B2 (en) * 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier
US7681105B1 (en) * 2004-08-09 2010-03-16 Bakbone Software, Inc. Method for lock-free clustered erasure coding and recovery of data across a plurality of data stores in a network
US7941585B2 (en) * 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7594081B2 (en) * 2004-09-10 2009-09-22 Cavium Networks, Inc. Direct access to low-latency memory
WO2006031551A2 (en) * 2004-09-10 2006-03-23 Cavium Networks Selective replication of data structure
US7748001B2 (en) * 2004-09-23 2010-06-29 Intel Corporation Multi-thread processing system for detecting and handling live-lock conditions by arbitrating livelock priority of logical processors based on a predertermined amount of time
US9626194B2 (en) 2004-09-23 2017-04-18 Intel Corporation Thread livelock unit
US7788670B2 (en) * 2004-10-26 2010-08-31 Intel Corporation Performance-based workload scheduling in multi-core architectures
US7331010B2 (en) * 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7441060B2 (en) * 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7512762B2 (en) * 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7395476B2 (en) * 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7299313B2 (en) * 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US20060095620A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation System, method and storage medium for merging bus data in a memory subsystem
US7564847B2 (en) * 2004-12-13 2009-07-21 Intel Corporation Flow assignment
US7920701B1 (en) 2004-12-15 2011-04-05 Nvidia Corporation System and method for digital content protection
US8473750B2 (en) * 2004-12-15 2013-06-25 Nvidia Corporation Chipset security offload engine
US8756605B2 (en) 2004-12-17 2014-06-17 Oracle America, Inc. Method and apparatus for scheduling multiple threads for execution in a shared microprocessor pipeline
US20060136717A1 (en) 2004-12-20 2006-06-22 Mark Buer System and method for authentication via a proximate device
US8295484B2 (en) 2004-12-21 2012-10-23 Broadcom Corporation System and method for securing data from a remote input device
US7937709B2 (en) 2004-12-29 2011-05-03 Intel Corporation Synchronizing multiple threads efficiently
US8719819B2 (en) * 2005-06-30 2014-05-06 Intel Corporation Mechanism for instruction set based thread execution on a plurality of instruction sequencers
US7430643B2 (en) * 2004-12-30 2008-09-30 Sun Microsystems, Inc. Multiple contexts for efficient use of translation lookaside buffer
US7428619B2 (en) * 2005-01-18 2008-09-23 Sony Computer Entertainment Inc. Methods and apparatus for providing synchronization of shared data
US7421598B2 (en) * 2005-02-09 2008-09-02 International Business Machines Corporation Dynamic power management via DIMM read operation limiter
US7426649B2 (en) * 2005-02-09 2008-09-16 International Business Machines Corporation Power management via DIMM read operation limiter
US7769858B2 (en) * 2005-02-23 2010-08-03 International Business Machines Corporation Method for efficiently hashing packet keys into a firewall connection table
US7443878B2 (en) 2005-04-04 2008-10-28 Sun Microsystems, Inc. System for scaling by parallelizing network workload
WO2006128062A2 (en) * 2005-05-25 2006-11-30 Terracotta, Inc. Database caching of queries and stored procedures using database provided facilities for dependency analysis and detected database updates for invalidation
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US7639613B1 (en) * 2005-06-24 2009-12-29 Packeteer, Inc. Adaptive, flow-based network traffic measurement and monitoring system
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US7472220B2 (en) * 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US7392338B2 (en) * 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8407432B2 (en) * 2005-06-30 2013-03-26 Intel Corporation Cache coherency sequencing implementation and adaptive LLC access priority control for CMP
US20070005899A1 (en) * 2005-06-30 2007-01-04 Sistla Krishnakanth V Processing multicore evictions in a CMP multiprocessor
CN100458757C (zh) * 2005-07-28 2009-02-04 大唐移动通信设备有限公司 嵌入式实时操作系统中多核处理器的核间通信方法及装置
US20070086456A1 (en) * 2005-08-12 2007-04-19 Electronics And Telecommunications Research Institute Integrated layer frame processing device including variable protocol header
JP5242397B2 (ja) 2005-09-02 2013-07-24 メタラム インコーポレイテッド Ｄｒａｍをスタックする方法及び装置
GB0519981D0 (en) 2005-09-30 2005-11-09 Ignios Ltd Scheduling in a multicore architecture
US7159082B1 (en) * 2005-10-03 2007-01-02 Hewlett-Packard Development Company, L.P. System and method for throttling memory accesses
US7984180B2 (en) * 2005-10-20 2011-07-19 Solarflare Communications, Inc. Hashing algorithm for network receive filtering
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US20070124728A1 (en) * 2005-11-28 2007-05-31 Mark Rosenbluth Passing work between threads
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
WO2007067562A2 (en) * 2005-12-06 2007-06-14 Boston Circuits, Inc. Methods and apparatus for multi-core processing with dedicated thread management
CN1984298B (zh) * 2005-12-14 2010-05-19 辉达公司 芯片组安全卸载引擎
US7750915B1 (en) * 2005-12-19 2010-07-06 Nvidia Corporation Concurrent access of data elements stored across multiple banks in a shared memory resource
US20070168377A1 (en) * 2005-12-29 2007-07-19 Arabella Software Ltd. Method and apparatus for classifying Internet Protocol data packets
US7900022B2 (en) * 2005-12-30 2011-03-01 Intel Corporation Programmable processing unit with an input buffer and output buffer configured to exclusively exchange data with either a shared memory logic or a multiplier based upon a mode instruction
US20070157030A1 (en) * 2005-12-30 2007-07-05 Feghali Wajdi K Cryptographic system component
US7817633B1 (en) 2005-12-30 2010-10-19 Extreme Networks, Inc. Method of providing virtual router functionality through abstracted virtual identifiers
US7822033B1 (en) 2005-12-30 2010-10-26 Extreme Networks, Inc. MAC address detection device for virtual routers
US7894451B2 (en) * 2005-12-30 2011-02-22 Extreme Networks, Inc. Method of providing virtual router functionality
US7725624B2 (en) * 2005-12-30 2010-05-25 Intel Corporation System and method for cryptography processing units and multiplier
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7774590B2 (en) * 2006-03-23 2010-08-10 Intel Corporation Resiliently retaining state information of a many-core processor
US7610330B1 (en) * 2006-03-30 2009-10-27 Packeteer, Inc. Multi-dimensional computation distribution in a packet processing device having multiple processing architecture
CN100407705C (zh) * 2006-04-12 2008-07-30 华为技术有限公司 一种路由器控制方法和系统
WO2007123520A1 (en) 2006-04-21 2007-11-01 Sun Microsystems, Inc. Method and system for scaling by parallelizing network workload
US7852850B2 (en) * 2006-04-26 2010-12-14 Marvell Israel (M.I.S.L.) Ltd. Double-hash lookup mechanism for searching addresses in a network device
US7865694B2 (en) * 2006-05-12 2011-01-04 International Business Machines Corporation Three-dimensional networking structure
EP1858228A1 (en) * 2006-05-16 2007-11-21 THOMSON Licensing Network data storage system with distributed file management
US7636813B2 (en) * 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7640386B2 (en) * 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7594055B2 (en) * 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
DE102006025133A1 (de) * 2006-05-30 2007-12-06 Infineon Technologies Ag Speicher- und Speicherkommunikationssystem
US7584336B2 (en) * 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7584286B2 (en) 2006-06-28 2009-09-01 Intel Corporation Flexible and extensible receive side scaling
EP2035928A2 (en) * 2006-06-30 2009-03-18 Symbol Technologies, Inc. Systems and methods for processing data packets using a multi-core abstraction layer (mcal)
US20080002702A1 (en) * 2006-06-30 2008-01-03 Symbol Technologies, Inc. Systems and methods for processing data packets using a multi-core abstraction layer (MCAL)
US20080002681A1 (en) * 2006-06-30 2008-01-03 Symbol Technologies, Inc. Network wireless/RFID switch architecture for multi-core hardware platforms using a multi-core abstraction layer (MCAL)
KR100724527B1 (ko) * 2006-07-11 2007-06-04 이평범 농산물의 잔류 농약을 제거한 파우더의 제조 방법 및 그제조 시스템
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US7493439B2 (en) * 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US20080263324A1 (en) * 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US8006069B2 (en) * 2006-10-05 2011-08-23 Synopsys, Inc. Inter-processor communication method
CN100452757C (zh) * 2006-10-12 2009-01-14 杭州华三通信技术有限公司 报文转发方法和装置
US7477522B2 (en) * 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
WO2008050248A2 (en) * 2006-10-27 2008-05-02 Nokia Corporation System and method for improved broadband wireless gateway reliability
US8356361B2 (en) * 2006-11-07 2013-01-15 Spansion Llc Secure co-processing memory controller integrated into an embedded memory subsystem
US9141557B2 (en) 2006-12-08 2015-09-22 Ashish A. Pandya Dynamic random access memory (DRAM) that comprises a programmable intelligent search memory (PRISM) and a cryptography processing engine
US7996348B2 (en) 2006-12-08 2011-08-09 Pandya Ashish A 100GBPS security and search architecture using programmable intelligent search memory (PRISM) that comprises one or more bit interval counters
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7603526B2 (en) * 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
CN101043446A (zh) * 2007-03-08 2007-09-26 华为技术有限公司 数据转发处理的方法和装置
US8095782B1 (en) 2007-04-05 2012-01-10 Nvidia Corporation Multiple simultaneous context architecture for rebalancing contexts on multithreaded processing cores upon a context change
US7979683B1 (en) * 2007-04-05 2011-07-12 Nvidia Corporation Multiple simultaneous context architecture
ES2345675T3 (es) * 2007-05-11 2010-09-29 Sca Hygiene Products Ab Dispositivo de envasado y suministro para agrupar articulos de productos.
US7552241B2 (en) * 2007-05-18 2009-06-23 Tilera Corporation Method and system for managing a plurality of I/O interfaces with an array of multicore processor resources in a semiconductor chip
US7840821B2 (en) * 2007-05-18 2010-11-23 Globalfoundries Inc. Method and apparatus for monitoring energy consumption of an electronic device
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
CN101350010B (zh) * 2007-07-20 2011-08-17 迈普通信技术股份有限公司 一种哈希表的操作方法
WO2009018481A1 (en) * 2007-07-31 2009-02-05 Viasat, Inc. Multi-level key manager
US8621573B2 (en) * 2007-08-28 2013-12-31 Cisco Technology, Inc. Highly scalable application network appliances with virtualized services
US7861014B2 (en) * 2007-08-31 2010-12-28 International Business Machines Corporation System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel
US7584308B2 (en) * 2007-08-31 2009-09-01 International Business Machines Corporation System for supporting partial cache line write operations to a memory module to reduce write data traffic on a memory channel
US8082482B2 (en) 2007-08-31 2011-12-20 International Business Machines Corporation System for performing error correction operations in a memory hub device of a memory module
US8086936B2 (en) 2007-08-31 2011-12-27 International Business Machines Corporation Performing error correction at a memory device level that is transparent to a memory channel
US7865674B2 (en) * 2007-08-31 2011-01-04 International Business Machines Corporation System for enhancing the memory bandwidth available through a memory module
US7818497B2 (en) * 2007-08-31 2010-10-19 International Business Machines Corporation Buffered memory module supporting two independent memory channels
US7899983B2 (en) * 2007-08-31 2011-03-01 International Business Machines Corporation Buffered memory module supporting double the memory device data width in the same physical space as a conventional memory module
US7840748B2 (en) * 2007-08-31 2010-11-23 International Business Machines Corporation Buffered memory module with multiple memory device data interface ports supporting double the memory capacity
US7558887B2 (en) * 2007-09-05 2009-07-07 International Business Machines Corporation Method for supporting partial cache line read and write operations to a memory module to reduce read and write data traffic on a memory channel
US8019919B2 (en) 2007-09-05 2011-09-13 International Business Machines Corporation Method for enhancing the memory bandwidth available through a memory module
KR100899526B1 (ko) * 2007-09-07 2009-05-27 삼성네트웍스 주식회사 다중 프로세서 기반의 패킷 처리 장치 및 방법
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US7890472B2 (en) 2007-09-18 2011-02-15 Microsoft Corporation Parallel nested transactions in transactional memory
US8539098B2 (en) 2007-10-17 2013-09-17 Dispersive Networks, Inc. Multiplexed client server (MCS) communications and systems
US8560634B2 (en) 2007-10-17 2013-10-15 Dispersive Networks, Inc. Apparatus, systems and methods utilizing dispersive networking
IL187038A0 (en) * 2007-10-30 2008-02-09 Sandisk Il Ltd Secure data processing for unaligned data
US20090119114A1 (en) * 2007-11-02 2009-05-07 David Alaniz Systems and Methods for Enabling Customer Service
US8838817B1 (en) * 2007-11-07 2014-09-16 Netapp, Inc. Application-controlled network packet classification
US8019970B2 (en) * 2007-11-28 2011-09-13 International Business Machines Corporation Three-dimensional networking design structure
US8086825B2 (en) * 2007-12-31 2011-12-27 Advanced Micro Devices, Inc. Processing pipeline having stage-specific thread selection and method thereof
US20090172370A1 (en) * 2007-12-31 2009-07-02 Advanced Micro Devices, Inc. Eager execution in a processing pipeline having multiple integer execution units
US7793080B2 (en) * 2007-12-31 2010-09-07 Globalfoundries Inc. Processing pipeline having parallel dispatch and method thereof
US8375395B2 (en) * 2008-01-03 2013-02-12 L3 Communications Integrated Systems, L.P. Switch-based parallel distributed cache architecture for memory access on reconfigurable computing platforms
US7930469B2 (en) * 2008-01-24 2011-04-19 International Business Machines Corporation System to provide memory system power reduction without reducing overall memory system performance
US7930470B2 (en) * 2008-01-24 2011-04-19 International Business Machines Corporation System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller
US7925825B2 (en) * 2008-01-24 2011-04-12 International Business Machines Corporation System to support a full asynchronous interface within a memory hub device
US8140936B2 (en) 2008-01-24 2012-03-20 International Business Machines Corporation System for a combined error correction code and cyclic redundancy check code for a memory channel
US7925826B2 (en) * 2008-01-24 2011-04-12 International Business Machines Corporation System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency
US7925824B2 (en) * 2008-01-24 2011-04-12 International Business Machines Corporation System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency
US7770077B2 (en) * 2008-01-24 2010-08-03 International Business Machines Corporation Using cache that is embedded in a memory hub to replace failed memory cells in a memory subsystem
US9596324B2 (en) * 2008-02-08 2017-03-14 Broadcom Corporation System and method for parsing and allocating a plurality of packets to processor core threads
JP4621747B2 (ja) * 2008-02-15 2011-01-26 株式会社東芝 通信制御装置および情報処理装置
US8510370B2 (en) * 2008-02-26 2013-08-13 Avid Technology, Inc. Array-based distributed storage system with parity
US8566833B1 (en) 2008-03-11 2013-10-22 Netapp, Inc. Combined network and application processing in a multiprocessing environment
US8209493B2 (en) * 2008-03-26 2012-06-26 Intel Corporation Systems and methods for scheduling memory requests during memory throttling
KR100976628B1 (ko) * 2008-05-09 2010-08-18 한국전자통신연구원 다중 프로세서 시스템 및 그 시스템에서의 다중 프로세싱방법
US8677453B2 (en) * 2008-05-19 2014-03-18 Cisco Technology, Inc. Highly parallel evaluation of XACML policies
US20090288104A1 (en) * 2008-05-19 2009-11-19 Rohati Systems, Inc. Extensibility framework of a network element
US8667556B2 (en) * 2008-05-19 2014-03-04 Cisco Technology, Inc. Method and apparatus for building and managing policies
US8094560B2 (en) * 2008-05-19 2012-01-10 Cisco Technology, Inc. Multi-stage multi-core processing of network packets
JP5583893B2 (ja) 2008-05-28 2014-09-03 富士通株式会社 演算処理装置及び演算処理装置の制御方法
KR101427409B1 (ko) * 2008-05-30 2014-08-07 어드밴스드 마이크로 디바이시즈, 인코포레이티드 분산형 레벨 1 캐시 시스템 및 중앙집중형 레벨 2 캐시를 구비한 복합형 쉐이더
US8194582B2 (en) * 2008-06-30 2012-06-05 The Boeing Company Method and apparatus for hosting commercially-derived packet routers on satellite payloads
US8031627B2 (en) 2008-07-10 2011-10-04 At&T Intellectual Property I, L.P. Methods and apparatus to deploy and monitor network layer functionalities
TWI362596B (en) * 2008-07-23 2012-04-21 Inst Information Industry Intermediary apparatus, intermediary method, computer program product for storing a data in a storage apparatus, and data storage system comprising the same
US7979671B2 (en) * 2008-07-28 2011-07-12 CacheIQ, Inc. Dual hash indexing system and methodology
JP5395383B2 (ja) * 2008-08-21 2014-01-22 株式会社東芝 パイプライン演算プロセッサを備える制御システム
US20100070471A1 (en) * 2008-09-17 2010-03-18 Rohati Systems, Inc. Transactional application events
US8688911B1 (en) * 2008-11-25 2014-04-01 Marvell Israel (M.I.S.L) Ltd. Transparent processing core and L2 cache connection
US8484421B1 (en) 2008-11-25 2013-07-09 Marvell Israel (M.I.S.L) Ltd. Cache pre-fetch architecture and method
CN101799750B (zh) * 2009-02-11 2015-05-06 上海芯豪微电子有限公司 一种数据处理的方法与装置
US8549260B2 (en) * 2009-01-29 2013-10-01 Infineon Technologies Ag Apparatus for processing data and method for generating manipulated and re-manipulated configuration data for processor
JP5081847B2 (ja) * 2009-02-20 2012-11-28 株式会社日立製作所 マルチプロセッサによるパケット処理装置およびパケット処理方法
US8514874B2 (en) * 2010-03-12 2013-08-20 Lsi Corporation Thread synchronization in a multi-thread network communications processor architecture
US9444757B2 (en) 2009-04-27 2016-09-13 Intel Corporation Dynamic configuration of processing modules in a network communications processor architecture
US9461930B2 (en) 2009-04-27 2016-10-04 Intel Corporation Modifying data streams without reordering in a multi-thread, multi-flow network processor
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
JP2010288233A (ja) * 2009-06-15 2010-12-24 Toshiba Corp 暗号処理装置
US8565239B2 (en) * 2009-07-14 2013-10-22 Broadcom Corporation Node based path selection randomization
US8503456B2 (en) * 2009-07-14 2013-08-06 Broadcom Corporation Flow based path selection randomization
US8949695B2 (en) * 2009-08-27 2015-02-03 Cleversafe, Inc. Method and apparatus for nested dispersed storage
US8473818B2 (en) * 2009-10-12 2013-06-25 Empire Technology Development Llc Reliable communications in on-chip networks
US8484439B1 (en) * 2009-10-27 2013-07-09 Juniper Networks, Inc. Scalable hash tables
US8446824B2 (en) * 2009-12-17 2013-05-21 Intel Corporation NUMA-aware scaling for network devices
US8452835B2 (en) * 2009-12-23 2013-05-28 Citrix Systems, Inc. Systems and methods for object rate limiting in multi-core system
US9367462B2 (en) 2009-12-29 2016-06-14 Empire Technology Development Llc Shared memories for energy efficient multi-core processors
US8391305B2 (en) * 2009-12-30 2013-03-05 International Business Machines Corporation Assignment constraint matrix for assigning work from multiple sources to multiple sinks
US8532129B2 (en) * 2009-12-30 2013-09-10 International Business Machines Corporation Assigning work from multiple sources to multiple sinks given assignment constraints
US8295305B2 (en) * 2009-12-30 2012-10-23 International Business Machines Corporation Dual scheduling of work from multiple sources to multiple sinks using source and sink attributes to achieve fairness and processing efficiency
JP5477112B2 (ja) * 2010-03-31 2014-04-23 富士通株式会社 ネットワークシステムの試験方法
US9015441B2 (en) 2010-04-30 2015-04-21 Microsoft Technology Licensing, Llc Memory usage scanning
US9491085B2 (en) 2010-05-24 2016-11-08 At&T Intellectual Property I, L.P. Methods and apparatus to route control packets based on address partitioning
US8699484B2 (en) 2010-05-24 2014-04-15 At&T Intellectual Property I, L.P. Methods and apparatus to route packets in a network
US8559332B2 (en) * 2010-05-25 2013-10-15 Telefonaktiebolaget L M Ericsson (Publ) Method for enhancing table lookups with exact and wildcards matching for parallel environments
US8381004B2 (en) * 2010-05-26 2013-02-19 International Business Machines Corporation Optimizing energy consumption and application performance in a multi-core multi-threaded processor system
EP2590083A4 (en) 2010-06-30 2016-04-20 Fujitsu Ltd DATA RECOVERY PROGRAM, DATA RESTORE DEVICE, AND DATA RESTORATION METHOD
US8681973B2 (en) * 2010-09-15 2014-03-25 At&T Intellectual Property I, L.P. Methods, systems, and computer program products for performing homomorphic encryption and decryption on individual operations
CN102446087B (zh) * 2010-10-12 2014-02-26 无锡江南计算技术研究所 指令预取方法与预取装置
GB2485142A (en) 2010-10-27 2012-05-09 Nds Ltd Secure broadcast/multicast of media content
US8751720B2 (en) 2010-11-08 2014-06-10 Moon J. Kim Computationally-networked unified data bus
KR101153940B1 (ko) * 2010-11-09 2012-06-08 아주대학교산학협력단 패킷 분류 장치 및 그 방법
US8955110B1 (en) 2011-01-14 2015-02-10 Robert W. Twitchell, Jr. IP jamming systems utilizing virtual dispersive networking
US8941659B1 (en) 2011-01-28 2015-01-27 Rescon Ltd Medical symptoms tracking apparatus, methods and systems
US8605732B2 (en) 2011-02-15 2013-12-10 Extreme Networks, Inc. Method of providing virtual router functionality
FR2971872B1 (fr) * 2011-02-18 2014-06-20 Bull Sas Circuit integre programmable de cryptographie
US9158592B2 (en) 2011-05-02 2015-10-13 Green Hills Software, Inc. System and method for time variant scheduling of affinity groups comprising processor core and address spaces on a synchronized multicore processor
CN102779110B (zh) * 2011-05-11 2014-08-06 扬智科技股份有限公司 基于远端代码调用和数据访问的多核心系统及其控制方法
JP2012243105A (ja) * 2011-05-19 2012-12-10 Buffalo Inc ファイル管理装置及びその制御プログラム
US9996403B2 (en) 2011-09-30 2018-06-12 Oracle International Corporation System and method for providing message queues for multinode applications in a middleware machine environment
US9612934B2 (en) * 2011-10-28 2017-04-04 Cavium, Inc. Network processor with distributed trace buffers
US9330002B2 (en) * 2011-10-31 2016-05-03 Cavium, Inc. Multi-core interconnect in a network processor
US8850557B2 (en) 2012-02-29 2014-09-30 International Business Machines Corporation Processor and data processing method with non-hierarchical computer security enhancements for context states
WO2013072773A2 (en) * 2011-11-18 2013-05-23 Marvell World Trade Ltd. Data path acceleration using hw virtualization
US9075768B2 (en) 2011-11-30 2015-07-07 Rs Stata Llc Hierarchical multi-core processor and method of programming for efficient data processing
WO2013100984A1 (en) * 2011-12-28 2013-07-04 Intel Corporation High bandwidth full-block write commands
US9069912B2 (en) * 2012-03-31 2015-06-30 Qualcomm Technologies, Inc. System and method of distributed initiator-local reorder buffers
US9311228B2 (en) 2012-04-04 2016-04-12 International Business Machines Corporation Power reduction in server memory system
US9237128B2 (en) * 2013-03-15 2016-01-12 International Business Machines Corporation Firewall packet filtering
US9420008B1 (en) * 2012-05-10 2016-08-16 Bae Systems Information And Electronic Systems Integration Inc. Method for repurposing of communications cryptographic capabilities
US8910179B2 (en) * 2012-05-15 2014-12-09 Freescale Semiconductor, Inc. Systems and methods for providing semaphore-based protection of system resources
US9514069B1 (en) 2012-05-24 2016-12-06 Schwegman, Lundberg & Woessner, P.A. Enhanced computer processor and memory management architecture
WO2014038582A1 (ja) * 2012-09-04 2014-03-13 日本電気株式会社 パケット振分装置、パケット振分方法、およびパケット振分プログラム
US9164570B2 (en) * 2012-12-13 2015-10-20 Advanced Micro Devices, Inc. Dynamic re-configuration for low power in a data processor
US10140129B2 (en) 2012-12-28 2018-11-27 Intel Corporation Processing core having shared front end unit
US9417873B2 (en) 2012-12-28 2016-08-16 Intel Corporation Apparatus and method for a hybrid latency-throughput processor
US9361116B2 (en) 2012-12-28 2016-06-07 Intel Corporation Apparatus and method for low-latency invocation of accelerators
US10346195B2 (en) 2012-12-29 2019-07-09 Intel Corporation Apparatus and method for invocation of a multi threaded accelerator
KR101448951B1 (ko) * 2013-02-27 2014-10-13 주식회사 시큐아이 패킷 처리 장치 및 방법
US8954992B2 (en) * 2013-03-15 2015-02-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Distributed and scaled-out network switch and packet processing
CN105229980B (zh) 2013-04-11 2018-11-16 马维尔以色列(M.I.S.L.)有限公司 利用可变关键字大小的精确匹配查找的方法及设备
JP5803972B2 (ja) 2013-04-18 2015-11-04 株式会社デンソー マルチコアプロセッサ
KR101499890B1 (ko) * 2013-05-15 2015-03-06 주식회사 코스콤 Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템
US9454196B2 (en) * 2013-06-27 2016-09-27 Apple Inc. Active peak power management of a high performance embedded microprocessor cluster
CN104302100A (zh) * 2013-07-18 2015-01-21 群联电子股份有限公司 焊垫结构及应用其的印刷电路板与存储器存储装置
JP5742908B2 (ja) * 2013-10-03 2015-07-01 富士通株式会社 マルチコアプロセッサシステム、制御方法および制御プログラム
CN104572275B (zh) * 2013-10-23 2017-12-29 华为技术有限公司 一种进程加载方法、装置及系统
US9825857B2 (en) * 2013-11-05 2017-11-21 Cisco Technology, Inc. Method for increasing Layer-3 longest prefix match scale
US10515231B2 (en) * 2013-11-08 2019-12-24 Symcor Inc. Method of obfuscating relationships between data in database tables
EP3087700B1 (en) 2013-12-23 2020-08-26 BAE Systems PLC Data capture
GB201322883D0 (en) * 2013-12-23 2014-02-12 Bae Systems Plc Data capture
KR20150086718A (ko) * 2014-01-20 2015-07-29 삼성전자주식회사 메모리를 이용하여 파이프라인이 데이터를 처리하는 방법 및 장치
US10078613B1 (en) * 2014-03-05 2018-09-18 Mellanox Technologies, Ltd. Computing in parallel processing environments
US9547331B2 (en) 2014-04-03 2017-01-17 Qualcomm Incorporated Apparatus and method to set the speed of a clock
US10721160B2 (en) 2014-05-15 2020-07-21 Samsung Electronics Co., Ltd. Method of distributing data and device supporting the same
US9413783B1 (en) * 2014-06-02 2016-08-09 Amazon Technologies, Inc. Network interface with on-board packet processing
CN105591914B (zh) * 2014-10-21 2020-07-03 中兴通讯股份有限公司 一种openflow流表的查表方法和装置
US10230824B2 (en) * 2014-11-17 2019-03-12 Keysight Technologies Singapore (Holdings) Pte. Lte. Packet classification using memory pointer information
CN104391821A (zh) * 2014-11-20 2015-03-04 天津大学 一种多核共享simd协处理器的系统级模型构建方法
DE102015200301A1 (de) 2015-01-13 2016-07-14 Robert Bosch Gmbh Verfahren zum Klassifizieren eines Datensegments bezüglich dessen Weiterverarbeitung
US9830187B1 (en) * 2015-06-05 2017-11-28 Apple Inc. Scheduler and CPU performance controller cooperation
US10552619B2 (en) * 2015-07-20 2020-02-04 Intel Corporation Technologies for secure trusted I/O access control
CN105468705A (zh) * 2015-11-18 2016-04-06 广东南方通信建设有限公司 一种移动通信后台数据文件导入方法
CN106059792B (zh) * 2016-05-13 2019-03-29 北京英诺威尔科技股份有限公司 一种低延迟的流量解析处理方法
CN107077390B (zh) * 2016-07-29 2021-06-29 华为技术有限公司 一种任务处理方法以及网卡
US10348506B2 (en) 2016-09-30 2019-07-09 International Business Machines Corporation Determination of state of padding operation
US20180122038A1 (en) * 2016-10-28 2018-05-03 Qualcomm Incorporated Multi-layer fetch during composition
US11392488B2 (en) 2017-04-07 2022-07-19 Keysight Technologies Singapore (Sales) Pte. Ltd. Optimizing storage of application data in memory
JP6390748B1 (ja) * 2017-04-19 2018-09-19 富士通株式会社 情報処理装置、情報処理方法および情報処理プログラム
US11080095B2 (en) 2017-06-04 2021-08-03 Apple Inc. Scheduling of work interval objects in an AMP architecture using a closed loop performance controller
US10681607B2 (en) * 2018-06-22 2020-06-09 Intel Corporation Receive-side scaling for wireless communication devices
CN109729021A (zh) * 2018-12-27 2019-05-07 北京天融信网络安全技术有限公司 一种报文处理方法及电子设备
US11488650B2 (en) * 2020-04-06 2022-11-01 Memryx Incorporated Memory processing unit architecture
CN111225021B (zh) * 2019-11-13 2020-11-27 北京连山时代科技有限公司 一种基于文件破碎与重组的多链路并发传输方法和系统
US11210248B2 (en) 2019-12-20 2021-12-28 Advanced Micro Devices, Inc. System direct memory access engine offload
WO2021234765A1 (ja) * 2020-05-18 2021-11-25 日本電信電話株式会社 パケット識別装置、パケット識別方法およびパケット識別プログラム
US11303609B2 (en) 2020-07-02 2022-04-12 Vmware, Inc. Pre-allocating port groups for a very large scale NAT engine
US11316824B1 (en) 2020-11-30 2022-04-26 Vmware, Inc. Hybrid and efficient method to sync NAT sessions
DE102020133312A1 (de) * 2020-12-14 2022-06-15 Infineon Technologies Ag Kryptographische verarbeitungsvorrichtung und verfahren zur kryptographischen verarbeitung von daten
EP4095704B1 (en) * 2021-05-26 2023-08-23 STMicroelectronics Application GmbH Processing system, related integrated circuit, device and method

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3736569A (en) * 1971-10-13 1973-05-29 Ibm System for controlling power consumption in a computer
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
US4754394A (en) * 1984-10-24 1988-06-28 International Business Machines Corporation Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage
US5226171A (en) * 1984-12-03 1993-07-06 Cray Research, Inc. Parallel vector processing system for individual and broadcast distribution of operands and control information
US4744078A (en) * 1985-05-13 1988-05-10 Gould Inc. Multiple path multiplexed host to network data communication system
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
JPH05503181A (ja) 1990-11-26 1993-05-27 アダプティブ・ソリューションズ・インコーポレーテッド 集積回路のための温度感知制御システム及び方法
US5422654A (en) * 1991-10-17 1995-06-06 Chips And Technologies, Inc. Data stream converter with increased grey levels
US5583561A (en) * 1994-06-07 1996-12-10 Unisys Corporation Multi-cast digital video data server using synchronization groups
DE4421640C1 (de) * 1994-06-21 1995-08-03 Siemens Ag Hash-Adressierungs- und Speicherverfahren zum Ablegen und Wiedergewinnen von Daten in einem adressierbaren Speicher
US5671377A (en) * 1994-07-19 1997-09-23 David Sarnoff Research Center, Inc. System for supplying streams of data to multiple users by distributing a data stream to multiple processors and enabling each user to manipulate supplied data stream
US5838603A (en) * 1994-10-11 1998-11-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip
US5878217A (en) * 1994-11-21 1999-03-02 Cirrus Logic, Inc. Network controller for switching into DMA mode based on anticipated memory overflow and out of DMA mode when the host processor is available
JP3132749B2 (ja) 1994-12-05 2001-02-05 インターナショナル・ビジネス・マシーンズ・コーポレ−ション マルチプロセッサ・データ処理システム
JPH096633A (ja) 1995-06-07 1997-01-10 Internatl Business Mach Corp <Ibm> データ処理システムに於ける高性能多重論理経路の動作用の方法とシステム
EP0777182B1 (en) 1995-11-28 2001-07-04 Bull S.A. A memory access limiter for random access dynamic memories
US5923654A (en) * 1996-04-25 1999-07-13 Compaq Computer Corp. Network switch that includes a plurality of shared packet buffers
US5764896A (en) * 1996-06-28 1998-06-09 Compaq Computer Corporation Method and system for reducing transfer latency when transferring data from a network to a computer system
US5802576A (en) * 1996-07-01 1998-09-01 Sun Microsystems, Inc. Speculative cache snoop during DMA line update
US5778243A (en) * 1996-07-03 1998-07-07 International Business Machines Corporation Multi-threaded cell for a memory
DE19630861A1 (de) * 1996-07-31 1998-02-05 Philips Patentverwaltung Datenverarbeitungseinrichtung mit einem Mikroprozessor und einer zusätzlichen Recheneinheit
US5828753A (en) * 1996-10-25 1998-10-27 Intel Corporation Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package
US5895487A (en) 1996-11-13 1999-04-20 International Business Machines Corporation Integrated processing and L2 DRAM cache
US6088788A (en) 1996-12-27 2000-07-11 International Business Machines Corporation Background completion of instruction and associated fetch request in a multithread processor
US6098110A (en) * 1996-12-30 2000-08-01 Compaq Computer Corporation Network switch with a multiple bus structure and a bridge interface for transferring network data between different buses
US5974496A (en) * 1997-01-02 1999-10-26 Ncr Corporation System for transferring diverse data objects between a mass storage device and a network via an internal bus on a network card
US5999441A (en) * 1997-02-14 1999-12-07 Advanced Micro Devices, Inc. Random access memory having bit selectable mask for memory writes
US6151681A (en) * 1997-06-25 2000-11-21 Texas Instruments Incorporated Dynamic device power management
US5892966A (en) * 1997-06-27 1999-04-06 Sun Microsystems, Inc. Processor complex for executing multimedia functions
US6094435A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. System and method for a quality of service in a multi-layer network element
US6567839B1 (en) 1997-10-23 2003-05-20 International Business Machines Corporation Thread switch control in a multithreaded processor system
US6272520B1 (en) 1997-12-31 2001-08-07 Intel Corporation Method for detecting thread switch events
FR2775369B1 (fr) * 1998-02-26 2001-08-03 Sgs Thomson Microelectronics Procede de mise en oeuvre d'une multiplication modulaire specifique relative a la methode de montgomery
US6151685A (en) * 1998-05-15 2000-11-21 International Business Machines Corporation System and method for recovering a segment directory for a log structured array
US6216205B1 (en) * 1998-05-21 2001-04-10 Integrated Device Technology, Inc. Methods of controlling memory buffers having tri-port cache arrays therein
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US6320964B1 (en) * 1998-08-26 2001-11-20 Intel Corporation Cryptographic accelerator
JP3374820B2 (ja) * 1999-01-08 2003-02-10 セイコーエプソン株式会社 出力バッファ回路
US6453360B1 (en) * 1999-03-01 2002-09-17 Sun Microsystems, Inc. High performance network interface
US7243133B2 (en) * 1999-03-30 2007-07-10 Sedna Patent Services, Llc Method and apparatus for reducing latency in an interactive information distribution system
US6341347B1 (en) * 1999-05-11 2002-01-22 Sun Microsystems, Inc. Thread switch logic in a multiple-thread processor
US6938147B1 (en) * 1999-05-11 2005-08-30 Sun Microsystems, Inc. Processor with multiple-thread, vertically-threaded pipeline
JP2001043084A (ja) * 1999-05-24 2001-02-16 Toshiba Microelectronics Corp プロセッサ装置
US6334180B1 (en) * 1999-06-27 2001-12-25 Sun Microsystems, Inc. Processor coupled by visible register set to modular coprocessor including integrated multimedia unit
US6751698B1 (en) * 1999-09-29 2004-06-15 Silicon Graphics, Inc. Multiprocessor node controller circuit and method
US6434662B1 (en) * 1999-11-02 2002-08-13 Juniper Networks, Inc. System and method for searching an associative memory utilizing first and second hash functions
US6950434B1 (en) * 1999-12-07 2005-09-27 Advanced Micro Devices, Inc. Arrangement for searching packet policies using multi-key hash searches in a network switch
TW536672B (en) * 2000-01-12 2003-06-11 Hitachi Ltd IC card and microcomputer
PL354956A1 (en) * 2000-03-31 2004-03-22 General Dynamics Decision Systems, Inc. Scalable cryptographic engine
GB2377528B (en) 2000-04-11 2004-10-27 Cube Ltd P A method for wire-speed generation of an m-bit hash address from an n-bit tuple of a packet
JP2001339383A (ja) * 2000-05-29 2001-12-07 Hitachi Ltd 認証通信用半導体装置
US6845099B2 (en) * 2000-06-14 2005-01-18 Mindspeed Technologies, Inc. Communication packet processor with a look-up engine and content-addressable memory for modifying selectors to retrieve context information for a core processor
US6754662B1 (en) * 2000-08-01 2004-06-22 Nortel Networks Limited Method and apparatus for fast and consistent packet classification via efficient hash-caching
US6567900B1 (en) * 2000-08-31 2003-05-20 Hewlett-Packard Development Company, L.P. Efficient address interleaving with simultaneous multiple locality options
US6785783B2 (en) * 2000-11-30 2004-08-31 International Business Machines Corporation NUMA system with redundant main memory architecture
US6963977B2 (en) * 2000-12-19 2005-11-08 International Business Machines Corporation Circuits and methods for modular exponentiation
US20020083344A1 (en) * 2000-12-21 2002-06-27 Vairavan Kannan P. Integrated intelligent inter/intra networking device
US6463510B1 (en) * 2000-12-29 2002-10-08 Compaq Information Technologies Group, L.P. Apparatus for identifying memory requests originating on remote I/O devices as noncacheable
US6980550B1 (en) * 2001-01-16 2005-12-27 Extreme Networks, Inc Method and apparatus for server load balancing
US6968453B2 (en) * 2001-01-17 2005-11-22 International Business Machines Corporation Secure integrated device with secure, dynamically-selectable capabilities
US20020184487A1 (en) * 2001-03-23 2002-12-05 Badamo Michael J. System and method for distributing security processing functions for network applications
US6874014B2 (en) * 2001-05-29 2005-03-29 Hewlett-Packard Development Company, L.P. Chip multiprocessor with multiple operating systems
US7114011B2 (en) * 2001-08-30 2006-09-26 Intel Corporation Multiprocessor-scalable streaming data server arrangement
US6904040B2 (en) * 2001-10-05 2005-06-07 International Business Machines Corporaiton Packet preprocessing interface for multiprocessor network handler
US7283538B2 (en) * 2001-10-12 2007-10-16 Vormetric, Inc. Load balanced scalable network gateway processor architecture
US7145914B2 (en) * 2001-12-31 2006-12-05 Maxxan Systems, Incorporated System and method for controlling data paths of a network processor subsystem
US7036040B2 (en) * 2002-11-26 2006-04-25 Microsoft Corporation Reliability of diskless network-bootable computers using non-volatile memory cache

Also Published As

Publication number Publication date
CN1286019C (zh) 2006-11-22
US7209996B2 (en) 2007-04-24
US20070162911A1 (en) 2007-07-12
US7248585B2 (en) 2007-07-24
US20030097518A1 (en) 2003-05-22
EP1438667B1 (en) 2006-05-24
KR20040080431A (ko) 2004-09-18
EP1442355A2 (en) 2004-08-04
TWI240163B (en) 2005-09-21
KR20040091608A (ko) 2004-10-28
JP3768993B2 (ja) 2006-04-19
US20030084309A1 (en) 2003-05-01
EP1442355B1 (en) 2010-05-05
DE60211730T2 (de) 2007-05-16
WO2003036485A3 (en) 2003-11-06
JP2005532604A (ja) 2005-10-27
WO2003036884A3 (en) 2004-08-12
US7865667B2 (en) 2011-01-04
EP1466448B1 (en) 2011-02-16
WO2003036884A2 (en) 2003-05-01
JP2005508032A (ja) 2005-03-24
CN1608249A (zh) 2005-04-20
JP4472339B2 (ja) 2010-06-02
DE60237222D1 (de) 2010-09-16
DE60236309D1 (de) 2010-06-17
WO2003036485A2 (en) 2003-05-01
WO2003036902A3 (en) 2003-08-21
JP2005507117A (ja) 2005-03-10
JP2005507111A (ja) 2005-03-10
JP2005507115A (ja) 2005-03-10
AU2002335878A1 (en) 2003-05-06
US6901491B2 (en) 2005-05-31
JP3789454B2 (ja) 2006-06-21
DE60211730D1 (de) 2006-06-29
KR20050012220A (ko) 2005-01-31
EP1442374B1 (en) 2011-07-27
WO2003036450A3 (en) 2003-12-31
US20030088610A1 (en) 2003-05-08
EP1438818B1 (en) 2010-08-04
US20030093614A1 (en) 2003-05-15
EP1442365A2 (en) 2004-08-04
WO2003036508A2 (en) 2003-05-01
EP1438667A2 (en) 2004-07-21
KR20050013191A (ko) 2005-02-03
WO2003036450A2 (en) 2003-05-01
EP1466448A2 (en) 2004-10-13
DE60239227D1 (de) 2011-03-31
EP1438818A2 (en) 2004-07-21
WO2003036482A2 (en) 2003-05-01
KR20040084893A (ko) 2004-10-06
WO2003036482A3 (en) 2003-12-18
WO2003036902A2 (en) 2003-05-01
US20030081615A1 (en) 2003-05-01
US6938119B2 (en) 2005-08-30
WO2003036508A3 (en) 2003-12-18
US20030105907A1 (en) 2003-06-05
JP3926795B2 (ja) 2007-06-06
EP1442374A2 (en) 2004-08-04
AU2002337940A1 (en) 2003-05-06
ATE518192T1 (de) 2011-08-15
JP2005507212A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
KR20040083464A (ko) 디램 전력 관리 방법 및 시스템
US7779276B2 (en) Power management in a power-constrained processing system
US7155623B2 (en) Method and system for power management including local bounding of device group power consumption
US8001403B2 (en) Data center power management utilizing a power policy and a load factor
US9436256B2 (en) Dynamic CPU voltage regulator phase shedding
US9552053B2 (en) Methods for power management in a computer system with multiple processing resources and multiple power supplies
CN107346163B (zh) 服务器机架电力管理
US8001407B2 (en) Server configured for managing power and performance
US8112651B2 (en) Conserving power in a computer system
US7325050B2 (en) System and method for strategic power reduction in a computer system
US5787294A (en) System for reducing the power consumption of a computer system and method therefor
US7992021B2 (en) Power-managed server and method for managing power consumption
US7610497B2 (en) Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
KR100707530B1 (ko) 자동 ｃｐｕ 속도 제어를 위한 장치 및 방법
US9876720B2 (en) Reducing network latency during low power operation
EP1612649B1 (en) Method and apparatus for energy efficiency in an integrated circuit
US7512824B2 (en) System and method for managing power consumption in a computer system having a redundant power supply
US8078890B2 (en) System and method for providing memory performance states in a computing system
CN113688001B (zh) 服务器硬盘功耗动态均衡方法、装置、终端及存储介质
US7958380B2 (en) Coarsely controlling memory power states
CN111562835A (zh) 一种控制方法及电子设备
CN111309480A (zh) 一种动态功耗封顶调控的方法和设备
CN115543558A (zh) 多服务器系统和用于降低多台服务器的总功耗的方法
CN114610242A (zh) 一种提高系统可用性的方法、系统和装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid