KR101499890B1 - Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템 - Google Patents

Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템 Download PDF

Info

Publication number
KR101499890B1
KR101499890B1 KR1020130055245A KR20130055245A KR101499890B1 KR 101499890 B1 KR101499890 B1 KR 101499890B1 KR 1020130055245 A KR1020130055245 A KR 1020130055245A KR 20130055245 A KR20130055245 A KR 20130055245A KR 101499890 B1 KR101499890 B1 KR 101499890B1
Authority
KR
South Korea
Prior art keywords
memory
communication
data
log
management unit
Prior art date
Application number
KR1020130055245A
Other languages
English (en)
Other versions
KR20140135020A (ko
Inventor
김진욱
윤영삼
Original Assignee
주식회사 코스콤
주식회사 한국거래소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코스콤, 주식회사 한국거래소 filed Critical 주식회사 코스콤
Priority to KR1020130055245A priority Critical patent/KR101499890B1/ko
Publication of KR20140135020A publication Critical patent/KR20140135020A/ko
Application granted granted Critical
Publication of KR101499890B1 publication Critical patent/KR101499890B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/465—Distributed object oriented systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명의 바람직한 일 실시예에서로서, Low Latency 매칭 프레임워크 시스템은 복수 개의 서비스를 동시에 처리하기 위해 멀티스레드를 지원하는 프레임워크부, RDMA(Remote Direct Memory Access) 또는 LDMA(Local Direct Memory Access) 통신을 지원하는 통신부 및 메모리 기반의 데이터 처리를 수행하는 DBM 을 지원하는 저장부를 포함하는 것을 특징으로 한다.

Description

Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템{Low Latency Framework System}
본 발명은 프레임워크 시스템에 관한 것이다.
종래의 프레임워크 시스템에서는 Kernel을 이용하는 미들웨어를 채택하여 통신을 수행하였고, 디스크 기반의 DBMS를 이용하였다. 또한 Single Tread 기반의 AP를 지원하였다.
KR 2013-0008720
종래 프레임워크 시스템에서는 Kernel을 이용하여 TCP/UDP 통신을 수행하게 되어 오버헤드로 인해 통신속도가 저하되는 되고, 디스크 기반의 데이터 저장 방식으로 인해전체 처리 성능이 느려지는 단점이 있었다. 또한, Single Tread 방식을 채택하여 한 개의 서비스 입력에 대한 서비스를 처리한 후 출력을 수행하여야 하므로 많은 양의 서비스를 동시에 처리하지 못하는 구조적 단점이 존재하였다.
본 발명의 바람직한 일 실시예에서로서, Low Latency 프레임워크 시스템은 복수 개의 서비스를 동시에 처리하기 위해 멀티스레드를 지원하는 프레임워크부; RDMA(Remote Direct Memory Access) 또는 LDMA(Local Direct Memory Access) 통신을 지원하는 통신부; 메모리 기반의 데이터 처리를 수행하는 DBM 을 지원하는 저장부;를 포함하고, 상기 프레임워크부는 프로세스에서 사용할 메모리를 원형큐(Circular Queue) 방식으로 생성하여, 상기 프로세스에서 서비스 수행시 상기 원형큐에 비어있는 메모리 블록을 할당하고, 상기 서비스가 완료되면 상기 할당받은 메모리 블록을 상기 원형큐에 반환하도록 관리하는 메모리 관리부; 원형큐 기반의 메모리 버퍼 공간으로서, 송신 프로세스와 수신 프로세스 간에 데이터를 비동기 방식으로 송수신하는 윈도우 관리부; 프로세스에서 서비스 수행시 서비스를 수행을 알리는 이벤트 정보와 상기 메모리 관리부에서 할당받은 메모리 블록의 위치 정보를 저장하는 로그큐, 로그스레드 및 로그파일로 구성되고, 상기 로그스레드는 상기 로그큐에 있는 데이터를 순차적으로 판독하여 상기 로그파일에 기록하는 로그스레드 관리부; 및 복수의 프로세스에서 서비스 수행시 복수의 스레드의 처리상황 및 상기 복수의 프로세스 정보를 주기적으로 수집하여 공유 메모리에 기록하는 모니터 스레드 관리부;를 포함하는 것을 특징으로 한다.
바람직하게, 통신부는 송신 프로세스 및 수신 프로세스 각각에서, 또는 상기 송신 프로세스 및 상기 수신 프로세스간 통신은 상기 RDMA 통신 방법으로 비동기적으로 수행되고, 이 경우 상기 송신 프로세스 및 상기 수신 프로세스 각각은 주네트워크카드 및 부네트워크카드를 구비하는 것을 특징으로 한다.
바람직하게, 상기 송신 프로세스와 상기 수신 프로세스 간의 통신은 스위치를 통해 이중화되어, 상기 주네트워크카드에서 오류 발생시 상기 부네트워크카드를 통하여 통신을 수행하는 것을 특징으로 한다.
바람직하게, 상기 송신 프로세스는 상기 윈도우 관리부에서 정의한 상기 원형큐 기반의 메모리 버퍼의 크기만큼 데이터를 동시에 전송하도록 구현되고, 상기 송신 프로세스에서 전송한 데이터에 대해 수신 프로세스로부터 ACK를 수신시, ACK를 수신한 데이터가 저장되었던 버퍼의 공간은 상기 원형큐 기반의 메모리 버퍼로 반환하는 것을 특징으로 한다.
Low Latency 프레임워크 시스템은 low Latency DBM, RDMA/LDMA을 지원하여 많은 양의 서비스를 동시에 처리할 수 있는 효과가 있다.
도 1 은 종래의 프레임워크 시스템의 일 예를 도시한다.
도 2 는 본 발명의 바람직한 일 실시예로서 Low Latency 프레임워크 시스템의 내부 구성도를 도시한다.
도 3 은 본 발명의 바람직한 일 실시예로서 메모리 관리부의 일 예를 도시한다.
도 4 는 본 발명의 바람직한 일 실시예로서, 윈도우 관리부의 일 예를 도시한다.
도 5 는 본 발명의 바람직한 일 실시예로서, 로그스레드 관리부의 일 예를 도시한다.
도 6 은 본 발명의 바람직한 일 실시예로서, 모니터 스레드 관리부의 일 예를 도시한다.
도 7 은 본 발명의 바람직한 일 실시예로서, 통신부의 이중화 기능을 도시한다.
도 1 은 종래의 프레임워크 시스템의 일 예를 도시한다.
도 1 에 도시된 프레임워크 시스템은 일반적인 업무 처리를 위해 채택된 것으로, 1G 환경(110)에서 Kernel을 이용하는 미들웨어를 이용하여 통신하고(120), Disk 기반의 DBMS(Database Management System)(130)을 이용하여 데이터를 저장하였다. 그리고, 서비스 단위로 처리를 수행하기 위해 프레임워크(140)에서는 입력 및 출력 단위별로 데이터를 생성하여, Single Tread 기반의 AP(150)를 지원하였다.
이러한 종래 프레임워크 시스템에서는 미들웨어(120)에서 Kernel을 이용하여 TCP/UDP 통신을 수행하게 되어 오버헤드로 인해 통신속도가 저하되는 되고, 디스크 기반의 DBMS(130)에서는 데이터를 디스크에 저장하는 시간으로 인해 전체 처리 성능이 느려지는 단점이 있었다. 또한, Single Tread 방식을 채택하여 한 개의 서비스 입력에 대한 서비스를 처리한 후 출력을 수행하여야 하므로 많은 양의 서비스를 동시에 처리하지 못하는 구조적 단점이 존재하였다.
도 2 는 본 발명의 바람직한 일 실시예로서 Low Latency 프레임워크 시스템의 내부 구성도를 도시한다.
Low Latency 프레임워크 시스템은 Low Latency 미들웨어, low Latency Framework으로 구성되어, 프로세스간 데이터를 주고 받는 업무, 내부적으로 데이터를 저장하고, 처리하기 위한 업무에서 Low Latency 처리를 가능하게 한다.
본 발명의 바람직한 일 실시예로서 Low Latency 프레임워크는 증권사로부터 수신한 매도 및 매수 호가를 체결하여, 체결조건에 부합하는 경우 체결 데이터를 다시 증권사로 보내는 업무 등에 적용이 가능하다. 이 경우, 본 발명의 바람직한 일 실시예인 Low Latency 프레임워크를 통해 많은 양의 데이터를 수신하고, 동시에 처리하며, 전송하는 것이 가능하다.
Low Latency 프레임워크 시스템(200)은 프레임워크부(210), 통신부(220), 저장부(230)를 포함하고, 프레임워크부(210)는 메모리 관리부(211), 윈도우 관리부(212), 로그스레드 관리부(213), 및 모니터 스레드 관리부(214)를 포함한다.
프레임워크부(210)는 복수 개의 서비스를 동시에 처리하기 위해 멀티스레드를 지원하도록 구현되며, 서비스 실행시마다 메모리를 재사용하고, 통신 속도를 높이며, 데이터 처리성능을 높이기 위해 메모리 관리부(211), 윈도우 관리부(212), 로그스레드 관리부(213), 및 모니터 스레드 관리부(214)를 포함한다. 이와 관련하여 도 3 내지 6을 참고한다.
메모리 관리부(211)는 프로세스에서 사용할 메모리를 원형큐(Circular Queue) 방식으로 생성하여, 상기 프로세스에서 서비스 수행시 상기 원형큐에 비어있는 메모리 블록을 할당한다. 그 후 각 프로세스에서 서비스가 완료되면 할당받은 메모리 블록을 원형큐로 반환하도록 관리한다. 도 3 을 참고하면, 메모리 관리부(도 2, 211)는 프로세스 기동시 해당 프로세스에서 사용할 메모리를 원형큐 방식으로 생성한다.
윈도우 관리부(212)는 원형큐 기반의 메모리 버퍼 공간으로서, 송신 프로세스와 수신 프로세스 간에 데이터를 비동기 방식으로 송수신하도록 구현된다. 즉, 메모리 구성은 물리적으로는 일차원 배열로 구성되어 있지만, 자료구조 적으로 관리하면서, 마지막 데이터 다음 데이터로 첫번째 데이터를 연결하여 원형큐 방식으로 구성한다. 그리고, 데이터를 요청하는 경우(getBlock) Front의 영역으로 리턴하고, 데이터를 반납하는 경우(returnBlock) 해당 영역(rear)을 반납하는 방식으로 동작한다.
도 4 를 참고하면, 송신 프로세스는 윈도우 관리부에서 기설정된 버퍼의 크기만큼 동시에 데이터를 전송이 가능하다. 송신 프로세스는 수신 프로세스로부터 ACK를 수신하면, 그에 대응하는 데이터를 저장한 버퍼는 재사용하도록 구현이 가능하다. 윈도우 관리부(212)에서는 비동기 방식으로 데이터를 송신함으로써 동기 방식으로 데이터를 송신할 때보다 시간당 많은 양의 데이터를 전송할 수 있게 되는 이점이 있다.
송신 프로세스와 수신 프로세스가 일정 크기만큼의 윈도우 버퍼를 생성한다. 송신 프로세스에서는 윈도우가 Full이 아닌 경우, 즉시 송신하도록 구현하고, 수신쪽에서 응답이 오는 경우 해당 윈도우를 지워서 재사용하도록 구현된다.
윈도우가 Full 인 경우, Flow Control을 통해 송신 프로세스에서는 송신하는 양을 조절하도록 구현될 수 있다. 따라서, 수신측에서 응답이 없는 경우에도 윈도우의 버퍼 크기만큼 데이터를 송신하도록 구현할 수 있다.
로그스레드 관리부(213)는 프로세스에서 서비스 수행시 서비스가 수행되었음을 알리는 이벤트 정보와 메모리 관리부(211)에서 할당받은 메모리 블록의 위치 정보를 저장한다.
도 5 를 참고하면, 로그스레드 관리부(500)는 로그큐(510), 로그스레드(520) 및 로그파일(530)로 구성되고, 로그스레드(520)는 로그큐(510)에 있는 데이터를 순차적으로 판독하여 로그파일(530)에 기록하도록 구현된다.
로그큐(510)는 프로세스에서 서비스 수행시 서비스를 수행을 알리는 이벤트 정보와 메모리 관리부(도 2, 211)에서 할당받은 메모리 블록의 위치 정보를 저장하며, 메모리로 구현되는 특징을 지닌다.
로그스레드 관리부(500)는 멀티스레드 환경에서 복수의 스레드가 로그 내용을 로그파일에 기록하는 경우, 메모리 기반의 로그큐(510)에만 기록하고, 로그 쓰레드는 순차적으로 로그 파일에 로그 내용을 기록한다. 이로써, AP 스레드는 로그파일(530)이 아니라, 메모리로 구현되는 로그큐(510)에 기록됨으로써 파일에 직접 기록하는 경우보다 데이터 처리 시간을 줄일 수 있다.
모니터 스레드 관리부(214)는 복수의 프로세스에서 서비스 수행시 복수의 스레드의 처리상황 및 복수의 프로세스 정보를 주기적으로 수집하여 공유 메모리에 기록하도록 구현된다.
도 6 을 참고하면, 모니터 스레드 관리부(600)는 멀티스레드 환경에서 복수의 스레드에서 처리되고 있는 상황을 모니터링 하기 위하여 기설정된 간격(예, 1초) 단위로 각 스레드 및 각 프로세스의 정보를 수집하여 공유 메모리에 기록한다. 이로써, 각 스레드에서 수행한 정보를 기록하는 경우보다, 모니터 스레드 관리부(600)에서 정보를 주기적으로 수집하여 기록함으로써, 각 스레드에서 처리하는 성능을 향상시킬 수 있다.
구체적으로, 각 AP 스레드(Message Router, Matching Engine, Pub Engine 610, 611, 612)에서 모니터링 데이터를 기록할 경우, 각 항목별로 기본 연산(int, long, float) 단위로 AP 쓰레드에 저장하고, 모니터 스레드 관리부(600)는 각 AP스레드(610, 611, 612)에서 기록한 연산(operation) 단위의 값을 수집하여 공유메모리에 기록한다.
본 발명의 바람직한 일 실시예로서, Low Latency 프레임워크 시스템의 통신부(220)는 Low Latency 통신을 지원하기 위하여 Infiniband, 10G 및 40G 와 같은 고속의 네트워크를 채택하고, 또한 고속의 네트워크 카드에서 제공하는 RDMA(Remote Direct Memory Access) 또는 LDMA(Local Direct Memory Access) 통신을 지원한다.
그리고, Low Latency 프레임워크 시스템의 저장부(230)는 메모리 기반의 데이터 처리를 수행한다. 데이터 처리의 일 예로는 insert, update, delete 내지 select 등이 있으며, 이를 위해 본 발명의 바람직한 일 실시예로서 저장부(230)는 DBM(Database Management)을 지원한다. 그리고, 저장부(230)는 데이터 복제 기능을 이용하여 수행중인 노드가 장애가 발생하더라도, 노드간 데이터 복제를 이용하여 데이터의 연속성을 지원하도록 구현이 가능하다.
도 7 은 본 발명의 바람직한 일 실시예로서, 통신부의 이중화 기능을 도시한다.
본 발명의 바람직한 일 실시예로서, 송신 프로세스(710)와 수신 프로세스(730) 간의 통신은 스위치(720)를 통해 이중화되어, 주네트워크카드(711, 731)에서 오류 발생시 부네트워크카드(712, 732)를 통하여 통신을 수행하도록 구현된다.
일 예를 들어, 송신단의 주네트워크카드(711)에 장애가 발생한 경우, 송신단에서는 부네트워크카드(712)를 통해 데이터를 송신한다. 수신단에서는 주네트워크카드(731)에 오류가 없는한 송신단에서 전송한 데이터를 주네트워크카드(731)에서 수신하고, 주네트워크카드(731)에 오류가 발생한 경우 부네트워크카드(732)에서 데이터를 수신한다.
본 발명의 바람직한 일 실시예로서, 주네트워크카드(711, 731) 및 부네트워크카드(712, 732)는 Infiniband HCA 카드 또는 NIC 네트워크 카드를 이용하여 구현될 수 있다.
기존에는 Infiniband를 이용하는 경우 UDP 통신에 대한 이중화를 지원하지 않는 문제가 있었다. 이러한 문제점을 해결하기 위하여 본 발명의 바람직한 일 실시예에서는 Infiniband HCA 카드 등을 이용하여 주네트워크카드(711, 731) 및 부네트워크카드(712, 732)를 이중화 함으로써 데이터 통신시 오류가 발생하더라도 데이터를 안전하게 송수신하도록 구현될 수 있다.
본 발명의 바람직한 일 실시예에서 송신 프로세스(710)와 수신 프로세스(730) 간의 통신은 UDP 방식으로 구현이 가능하다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (9)

  1. 복수 개의 서비스를 동시에 처리하기 위해 멀티스레드를 지원하는 프레임워크부;
    RDMA(Remote Direct Memory Access) 또는 LDMA(Local Direct Memory Access) 통신을 지원하는 통신부;
    메모리 기반의 데이터 처리를 수행하는 DBM(Database Management) 을 지원하는 저장부;를 포함하고, 상기 프레임워크부는
    프로세스에서 사용할 메모리를 원형큐(Circular Queue) 방식으로 생성하여, 상기 프로세스에서 서비스 수행시 상기 원형큐에 비어있는 메모리 블록을 할당하고, 상기 서비스가 완료되면 상기 할당받은 메모리 블록을 상기 원형큐에 반환하도록 관리하는 메모리 관리부;
    원형큐 기반의 메모리 버퍼 공간으로서, 송신 프로세스와 수신 프로세스 간에 데이터를 비동기 방식으로 송수신하는 윈도우 관리부;
    프로세스에서 서비스 수행시 서비스를 수행을 알리는 이벤트 정보와 상기 메모리 관리부에서 할당받은 메모리 블록의 위치 정보를 저장하는 로그큐, 로그스레드 및 로그파일로 구성되고, 상기 로그스레드는 상기 로그큐에 있는 데이터를 순차적으로 판독하여 상기 로그파일에 기록하는 로그스레드 관리부;
    복수의 프로세스에서 서비스 수행시 복수의 스레드의 처리상황 및 상기 복수의 프로세스 정보를 주기적으로 수집하여 공유 메모리에 기록하는 모니터 스레드 관리부;를 포함하고, 상기 로그큐는 메모리로 구현되는 것을 특징으로 하는 Low Latency 프레임워크 시스템.
  2. 제 1 항에 있어서, 상기 통신부는
    송신 프로세스 및 수신 프로세스 각각에서, 또는 상기 송신 프로세스 및 상기 수신 프로세스간 통신은 상기 RDMA 통신 방법으로 비동기적으로 수행되고, 이 경우 상기 송신 프로세스 및 상기 수신 프로세스 각각은 주네트워크카드 및 부네트워크카드를 구비하는 것을 특징으로 하는 Low Latency 프레임워크 시스템.
  3. 제 2 항에 있어서, 상기 송신 프로세스와 상기 수신 프로세스 간의 통신은 스위치를 통해 이중화되어, 상기 주네트워크카드에서 오류 발생시 상기 부네트워크카드를 통하여 통신을 수행하는 것을 특징으로 하는 Low Latency 프레임워크 시스템.
  4. 제 1 항에 있어서,
    상기 송신 프로세스는 상기 윈도우 관리부에서 정의한 상기 원형큐 기반의 메모리 버퍼의 크기만큼 데이터를 동시에 전송하도록 구현되고, 상기 송신 프로세스에서 전송한 데이터에 대해 수신 프로세스로부터 ACK를 수신시, ACK를 수신한 데이터가 저장되었던 버퍼의 공간은 상기 원형큐 기반의 메모리 버퍼로 반환되는 것을 특징으로 하는 Low Latency 프레임워크 시스템.
  5. 삭제
  6. 제 2 항에 있어서, 상기 송신 프로세스와 상기 수신 프로세스 간의 통신은 UDP 통신인 것을 특징으로 하는 Low Latency 프레임워크 시스템.
  7. 제 2 항에 있어서, 상기 주네트워크카드 및 상기 부네트워크카드는
    Infiniband HCA 카드 또는 NIC 네트워크 카드로 구현되는 것을 특징으로 하는 Low Latency 프레임워크 시스템.
  8. 제 1 항에 있어서, 상기 DBM은
    Insert, Update, Delete 및 Select 처리를 수행하는 것을 특징으로 하는 Low Latency 프레임워크 시스템.
  9. 제 1 항에 있어서, 상기 저장부는
    데이터 복제(Replication) 기능을 이용하여 노드간 데이터 복제를 수행하는 것을 특징으로 하는 Low Latency 프레임워크 시스템.
KR1020130055245A 2013-05-15 2013-05-15 Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템 KR101499890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130055245A KR101499890B1 (ko) 2013-05-15 2013-05-15 Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130055245A KR101499890B1 (ko) 2013-05-15 2013-05-15 Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템

Publications (2)

Publication Number Publication Date
KR20140135020A KR20140135020A (ko) 2014-11-25
KR101499890B1 true KR101499890B1 (ko) 2015-03-06

Family

ID=52455867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130055245A KR101499890B1 (ko) 2013-05-15 2013-05-15 Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템

Country Status (1)

Country Link
KR (1) KR101499890B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692670B1 (ko) * 2016-04-15 2017-01-03 김광태 단방향 데이터 전송 시스템 및 그 방법
KR101692672B1 (ko) * 2016-05-02 2017-01-03 김광태 전송장치 이원화에 의한 tcp/ip 망단절형 단방향 접속 시스템 및 그 방법
KR20180000848U (ko) * 2016-09-19 2018-03-28 김광태 내부망, 외부망 연동 장치 및 그 방법
KR102504274B1 (ko) * 2020-06-08 2023-02-28 한국전자통신연구원 유니커널을 위한 파일 입출력 오프로드 가속 장치, 서버 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000032942A (ko) * 1998-11-18 2000-06-15 김영환 이중화된 프로세서 보드간의 데이터 미러링장치
US20040064814A1 (en) * 2002-10-01 2004-04-01 Heather Bowers System and method for task arbitration in multi-threaded simulations
KR20040084893A (ko) * 2001-10-22 2004-10-06 선 마이크로시스템즈, 인코포레이티드 다중-코어 다중-스레드 프로세서
KR20110013197A (ko) * 2009-07-30 2011-02-09 에스케이텔레콤 주식회사 Ｕｍｓ 기반 통신 방법, 호스트 단말, 이를 위한 프로그램을 기록한 기록매체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000032942A (ko) * 1998-11-18 2000-06-15 김영환 이중화된 프로세서 보드간의 데이터 미러링장치
KR20040084893A (ko) * 2001-10-22 2004-10-06 선 마이크로시스템즈, 인코포레이티드 다중-코어 다중-스레드 프로세서
US20040064814A1 (en) * 2002-10-01 2004-04-01 Heather Bowers System and method for task arbitration in multi-threaded simulations
KR20110013197A (ko) * 2009-07-30 2011-02-09 에스케이텔레콤 주식회사 Ｕｍｓ 기반 통신 방법, 호스트 단말, 이를 위한 프로그램을 기록한 기록매체

Also Published As

Publication number Publication date
KR20140135020A (ko) 2014-11-25

Similar Documents

Publication Publication Date Title
CN104092717B (zh) 消息处理方法及系统、消息目的端设备
CN103885895A (zh) 容错集群存储系统中的写入性能
EP3562096B1 (en) Method and device for timeout monitoring
CN106844108B (zh) 一种数据存储方法、服务器以及存储系统
EP2921974A1 (en) Data restoration method and system
CN107451012B (zh) 一种数据备份方法及流计算系统
CN106503020B (zh) 日志数据处理方法及装置
CN111949568B (zh) 一种报文处理方法、装置及网络芯片
US20210311738A1 (en) Handling an input/output store instruction
KR101499890B1 (ko) Ｌｏｗ Ｌａｔｅｎｃｙ 프레임워크 시스템
CN105446893A (zh) 数据存储方法及设备
US20090150556A1 (en) Memory to storage communication for hybrid systems
US8281103B2 (en) Method and apparatus for allocating storage addresses
CN114020529A (zh) 一种流表数据的备份方法、装置、网络设备和存储介质
CN106776153B (zh) 作业控制方法及服务器
US9338219B2 (en) Direct push operations and gather operations
US7984189B2 (en) Recording medium storing slip data processing program, method of processing slip data, and slip data processing device
CN107911317B (zh) 一种报文调度方法及装置
US9811403B1 (en) Method, apparatus and system for performing matching operations in a computing system
US20020040414A1 (en) Multiprocessor system and transaction control method for the same
US11496525B2 (en) ACR buffering in the cloud
KR101008579B1 (ko) 장비 데이터를 실시간으로 처리하는 역단위전산기 및 그방법
CN111752911A (zh) 一种基于Flume的数据传输方法、系统、终端及存储介质
JP5136200B2 (ja) ログ記録システム
US9674282B2 (en) Synchronizing SLM statuses of a plurality of appliances in a cluster

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180117

Year of fee payment: 6