KR20040081772A - 적합한 기판 상에 실리콘 카바이드 또는 ⅲ족 원소의질화물의 층을 제조하는 방법 - Google Patents

적합한 기판 상에 실리콘 카바이드 또는 ⅲ족 원소의질화물의 층을 제조하는 방법 Download PDF

Info

Publication number
KR20040081772A
KR20040081772A KR10-2004-7012295A KR20047012295A KR20040081772A KR 20040081772 A KR20040081772 A KR 20040081772A KR 20047012295 A KR20047012295 A KR 20047012295A KR 20040081772 A KR20040081772 A KR 20040081772A
Authority
KR
South Korea
Prior art keywords
germanium
layer
silicon carbide
silicon
substrate
Prior art date
Application number
KR10-2004-7012295A
Other languages
English (en)
Inventor
앙드레 레이큐라
Original Assignee
상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 (쎄엔알에스)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 (쎄엔알에스) filed Critical 상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄 (쎄엔알에스)
Publication of KR20040081772A publication Critical patent/KR20040081772A/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Abstract

본 발명은 광, 전자 또는 광전자 소자의 제조에 있어서의 중간 제품에 관한 것으로, 상기 중간 제품은 단결정 기판 상의 입방 구조의 실리콘-카바이드 또는 AlN, InN, GaN와 같은 Ⅲ족 원소의 질화물의 결정층을 포함한다. 상기 기판은 실리콘/게르마늄 재질이며, 게르마늄은 5∼90%의 원자 비율로 존재한다.

Description

적합한 기판 상에 실리콘 카바이드 또는 Ⅲ족 원소의 질화물의 층을 제조하는 방법{Method for Production of a Layer of Silicon Carbide or a Nitride of Group Ⅲ Element on a Suitable Substrate}
레이저, 발광 다이오드, 그리고 특히 자외선에 있어서의 광 검출기(detector)는 바람직하게는 알루미늄 질화물(AlN), 갈륨 질화물(GaN), 인듐 질화물(InN) 등과 같은 Ⅲ족 원소의 질화물의 입방 구조(cubic) 또는 육방 구조(hexagonal)의 결정층으로 형성될 수 있는 것으로 알려져 있다.
Ⅲ족 원소의 질화물은 특히 실리콘 카바이드(SiC) 결정 또는 결정화된 층 상에 침적될 수 있다.
실리콘 카바이드의 육방 구조를 갖는 변종(variety)은 매우 높은 온도(2300℃)에서 승화 성장법 또는 화학 증착에 의하여 얻어져 왔다. 그러나, 이러한 고온 및 다양한 열 구배에 대한 결정 품질의 큰 민감성으로 인하여, 극히 비싸며 충분한 크기의 결정을 얻기 곤란하고 비용 소모적이다.
다양한 기판 상에 화학 증착에 의하여 입방 구조의 실리콘 카바이드 층을 성장시키는 시도가 있어 왔다. 실제, 매우 양질의 단결정 시드(연마(abrasive) 목적을 위한 실리콘 카바이드의 제조 시 자발적으로 얻어짐)를 제외한, 센티미터 범위의 단결정 시드가 초기 성장을 개시하는데 이용 가능한 육방 구조의 종류(varieties)에 비하여, 입방 구조의 메쉬 파라미터를 갖는 기판은 알려져 있지 않다. Ⅲ족 원소의 질화물에 대하여도 입방 또는 육방 구조인 경우에는 동일한 문제가 제기된다.
입방 구조의 실리콘 카바이드 층의 가장 진보된 침적은 단결정 실리콘 기판 상에서 시도되어 왔다. 실제, 입방 구조의 실리콘 카바이드와 실리콘 결정 사이에 실질적으로 5/4에 상당하는 메쉬 비(mesh ratio)가 존재한다. 그러나, 실리콘 카바이드 에피탁시가 1350℃에 도달할 수 있는 온도에서 수행되고 실리콘 카바이드 층과 기판 사이에 중대한 열팽창 계수의 차이가 존재할 경우에는 냉각 시 매우 강한 응력(stress)이 나타난다.
이러한 응력은 층의 두께, 기판의 두께 및 상기 층 및 기판 모두의 탄성 상수(elastic constant)에 의존한다. 실리콘 카바이드 층의 두께 값은 본 발명의 모든 기재에 있어서 300㎛의 두께 및 50㎜의 직경을 갖는 기판의 경우의 예로서 제시된다.
예를 들면, 만약 2㎛의 입방 구조 SiC 층이 (111) 면(plane)을 따라 배향된 실리콘 기판 상에서 형성된 경우에는 0.5㎜ 정도의 편향(deflection)을 나타내는 기판 만곡(curvature)이 관찰된다. 보다 두꺼운 실리콘 카바이드 층을 얻고자 하는 경우에는 이러한 현상은 강화되고, 이는 종종 층의 파손 또는 크랙을 야기하여 최종 얻어지는 실리콘 카바이드 층의 품질이 저하된다. 또한, 파손이 일어나지 않는다 해도, 생성된, 심각한 만곡은 광전자 소자의 형성에 이러한 층이 대부분 적용되는데 있어서 필수적인 사진석판(photolithographic) 조업이 적절히 수행되지 못하도록 한다.
이러한 현상을 개선하기 위하여, 특히 실리콘/산화물 형태의 기판을 사용하는 것과 같은 다양한 시도가 이루어졌으나, 어느 경우에도 만족할만한 결과를 얻지 못했다. 300㎛ 두께의 (100) 배향된 실리콘 기판 상에 SiC가 성장할 경우, 만곡을 갖기는 하나 크랙이 없는 10㎛ 이상의 두께를 달성할 수 있다. 이는 앙드레 레이큐라에 의하여 발명된, 본 출원인의 WO/0031317의 방법을 사용하는 것을 가능하게 하고, 상기 방법은 실리콘 기판을 실리콘 카바이드로 전환시키는 것으로 구성되며, 응력을 억제한다.
본 발명은 강한 기계적 응력 없이 충분한 결정 품질을 갖는 실리콘 카바이드 층을 얻는 것을 가능하게 하는 기판 상에서 실리콘 카바이드 층을 형성하는 것을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 추후의 Ⅲ족 원소 질화물의 침적에 적합한 실리콘 카바이드 층을 형성하는 것을 제공하는 것이다.
본 발명의 또 다른 목적은 충분한 결정 품질을 갖는 Ⅲ족 원소 질화물 층이 얻어지고 강한 기계적 응력을 나타나지 않도록 하는 기판 상에서 Ⅲ족 원소 질화물 층을 형성하는 것을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 기판으로서 단결정 실리콘-게르마늄 합금 기판(Si1- xGex, 게르마늄 비율인 x는 5∼90%의 범위이고, 실리콘 카바이드의 경우에는 5∼20%, 그리고 질화물의 경우에는 10∼90%)을 사용한다.
만약, 게르마늄 비율이 실리콘 원자 92.5%에 대하여 게르마늄 원자 7%에 근접한다면, 4개의 실리콘-게르마늄 메쉬에 대한 5개의 실리콘 카바이드 메쉬의 비율 조건이 실질적으로 완벽하게 충족되는 바, 즉 실리콘-게르마늄 상에 실리콘 카바이드의 현저한 단결정 성장이 얻어질 수 있다. 그러나, 그 후에도 약간의 팽창계수 불일치(mismatch)가 존재하고, 냉각 후에 결과적으로 생성된 구조에 약간의 만곡이 얻어질 수 있다. 이러한 만곡은 실리콘 카바이드 층이 비교적 얇을 경우(예를 들면, 5㎛ 미만의 두께, 바람직하게는 기판 배향이 (111) 평면인 경우에는 2∼3㎛ 수준이고 (100) 배향의 경우에는 20㎛까지)에는 허용 가능하고 특별한 결함을 야기하지 않는다.
만약, 게르마늄 비율이 실리콘 원자 84%에 대하여 게르마늄 원자 16%에 근접한 경우에는, 1350℃ 정도의 온도와 실리콘 카바이드 및 실리콘-게르마늄에 대한 주위 온도 사이에 실질적으로 동일한 팽창계수 변동(variation)이 얻어진다. 이처럼, 실리콘-게르마늄 기판의 배향이 무엇이든 간에 비교적 두꺼운 실리콘 카바이드 층(예를 들면, 20㎛ 정도의 두께)이 성장되도록 하고자 할 경우, 이러한 비율로 접근하는 것이 바람직할 것이다. 이 경우, 메쉬 사이의 4 대 5 비율은 완전히 충족되지 않음을 주목해야 한다. 이는 얻어진 실리콘 카바이드의 입방 구조의 특성이 주어지면, 성장 방향에 대하여 평행하지 않은 연장된 결정 결함(어긋남 및 적층 결함)에 대한 비교적 높은 개연성으로 인하여 이들이 교차할 때 소멸시키도록 성장에 의하여 얻어진 실리콘 카바이드 층의 두께가 증가함에 따라 결정 품질이 개선되기 때문이다. 이처럼, 입방 결정의 경우, 기판과의 계면에서보다는 층 표면에서 훨씬 작은 결함 밀도가 관찰될 수 있다.
실리콘 카바이드에 대하여 상기에서 논의된 바는 실리콘-게르마늄 기판 상에서 Ⅲ족 질화물의 층을 직접 성장시키는 경우에도 적용된다. 그 다음, 기판 조성은 팽창 계수의 매칭(matching) 또는 4 SiGe 메쉬에 대한 5 질화물 메쉬의 관계를 최적화하는데 적합하도록 된다. 예를 들면, GaN의 경우, 팽창 계수 매칭은 13%의 Ge 및 87%의 Si의 원자 비율에서 최적화된다. 그러나, 입방 구조의 실리콘 카바이드 층 상에 Ⅲ족 질화물을 성장시키는 것이 종종 바람직할 것이다. 기판의 (111) 배향은 육방 형태의 성장에 유리한 반면, (100) 배향은 질화물의 입방 형태의 성장에 유리할 것이다. 층 내의 응력은 거의 0이기 때문에, 기판 배향이 무엇이든 간에 상기 층이 크랙을 나타냄이 없이 매우 두꺼운 층을 침적시킬 수 있다. 5/4 에피탁시 관계의 경우, 86%의 게르마늄 원자에 근접하거나 80∼90% 범위의 조성이 요구된다. 층과 기판의 팽창 계수의 매칭은 충족되지 않으나, 층이 주변 온도에서 약간 압축되기 때문에, 이러한 조성은 유리할 수 있다.
실리콘 상에 실리콘 카바이드를 성장시키는 공지의 공정을 직접 적용하는 것은 실리콘-게르마늄 기판 상에 만족스러운 실리콘 카바이드 층을 제공하지 않는다. 특히, 게르마늄이 941℃ 정도의 온도에서 용융되고, 특히 게르마늄이 존재하지 않아 전체 기판 표면 걸쳐 연속적인 SiC 층의 단결정의 형성을 방해할 수 있다는 점때문에 심각한 문제가 발생될 수 있는 것으로 판단된다. 이처럼, 만약 실리콘 상의 성장에 관한 공지의 방법이 실리콘-게르마늄 상의 성장에 적용되고, 특히 공지의 초기 탄소첨가(carburization) 조건이 이용된다면, 강한 다결정성(polycrystalline) 실리콘 카바이드 층이 얻어지고, 게르마늄의 표면 분리가 형성될 수 있어 SiC 층의 성장을 교란시킬 수 있다.
이처럼, 본 발명의 일 면은, 단지 800∼1150℃ 사이에서 초당 10℃ 정도로 규칙적으로 승온시킴으로써 탄소첨가에 의하여 실리콘-게르마늄 기판의 제1 표면 상에 2∼10㎚ 정도의 SiC의 매우 얇은 층의 초기 형성을 제공한다. 탄소첨가 가스는 수소의 존재 하에서 통상의 탄소첨가 가스 중에서 선택되는데, 바람직하게는 프로판이다. 그 다음, 얻어진 층은 만족스러운 구조를 갖는 것으로 나타나는 반면, 그러한 온도 범위에서의 성장이 실리콘 상에서 수행된다면 침적은 단결정 방식으로 수행되지 않을 것이다. 실제, 실리콘 상에서, 만족스러운 실리콘 카바이드 침적을 얻기 위하여는 1200℃ 정도의 온도까지 승온되어야 한다. 상기 온도 값은 앙드레 레이큐라에 의하여 발명된, PCT/FR 9902909호 출원에 따라 제조된 반응기의 경우에서의 예로서 주어진다. 다른 반응기 내에서, 상기 값은 특히, 기판의 다른 열 환경으로 인하여 실질적으로 상이할 수 있다. 그럼에도 불구하고, 주어진 반응기 내에서 실리콘-게르마늄 합금의 탄소첨가는 실리콘에 대하여 채택되어야 하는 온도보다 훨씬 낮은 온도에서 수행된다.
게르마늄의 존재에 의하여 제기될 것 같은 문제를 회피하기 위한 다른 방안은 게르마늄-실리콘 기판 상에 10∼50㎚ 두께의 박막 실리콘 층을 에피탁시에 의하여 형성하거나 이동시켜 실리콘 상에 실리콘 카바이드의 성장시키는 공지의 조건으로 되돌릴 수 있도록 하는 것으로 구성된다.
다음 단계에서, 앙드레 레이큐라에 의하여 발명된, 본 출원인의 WO/0031317의 실시예로 기재된 바와 같이, 화학 증착에 의한 SiC의 에피탁시 성장이 수행되고, 그 다음 기판 실리콘을 실리콘 카바이드로 액상 전환시키는 방법에 의하여 층을 두껍게 한다. 이러한 2차 성장은 SiC 두께가 20㎛까지, 그리고 20㎛ 초과하는 두께에 도달하는 것을 가능하게 한다.
전술한 바와 같이, Ⅲ족 질화물은 또한 실리콘-게르마늄 상에 직접 성장될 수 있다. 적절한 조성의 SiGe 기판 상에 AlN 또는 GaAlN 층이 성장하면서, 층은 응력을 갖지 않아 변형이 없는, 10㎛ 이상의 두께까지 성장될 수 있다. 결함을 필터링하기 위하여 AlN/GaN 또는 AlGaN 초격자(super lattice)를 도입하는 한편, 일반적인 구조의 열팽창을 고려하여 열 응력이 존재하지 않도록 같은 팽창을 갖는 SiGe 기판의 조성을 결정하는 것은 항상 바람직하다.
본 발명에 따라 얻어진 카바이드 또는 질화물 층 상에, 소위 측면 성장(lateral growth) 기술이, 특히 기판 에칭을 이용하는 바람직한 변형에 있어서 입방 구조의 실리콘 카바이드 층 또는 Ⅲ족 원소 질화물의 층의 성장에 유리하게 적용될 수 있다. 이러한 조업은 실리콘 기판 상의 성장에 비하여 실리콘-게르마늄 합금에서 훨씬 용이하다. 또한, 층에서의 응력의 부존재는 조업을 수회 반복하여 결함을 나타내는 영역을 가능한 한 많이 제거할 수 있도록 한다.
본 발명의 일 구체예에 따르면, 실리콘 카바이드 층은 2∼3㎛ 정도의 두께를갖고, 게르마늄은 5∼10% 범위에서 7.5%에 근접하는 원자 비율로 존재한다.
본 발명의 일 구체예에 따르면, 실리콘 카바이드 층은 5∼20㎛ 정도의 두께를 갖고, 게르마늄은 14∼18% 범위에서 16%에 근접하는 원자 비율로 존재한다.
본 발명의 일 구체예에 따르면, 질화물 층은 1∼5㎛ 정도의 두께를 갖고, 게르마늄은 80∼90% 범위에서 85%에 근접하는 원자 비율로 존재한다.
본 발명의 일 구체예에 따르면, 질화물 층은 5∼20㎛ 정도의 두께를 갖고, 게르마늄은 10∼15% 범위에서 13%에 근접하는 원자 비율로 존재한다.
본 발명의 일 구체예에 따르면, 실리콘 카바이드 층을 형성하는 공정은 프로판 및 에틸렌으로 이루어진 군으로부터 선택되는 탄소첨가 가스의 존재 및 수소의 존재 하에서 1150℃보다 낮은 온도에서 기판 표면을 탄소첨가시키는 것으로 구성되는 제1 단계 및 화학증착 성장의 제2 단계를 포함한다.
본 발명의 일 구체예에 따르면, 실리콘 카바이드 층을 형성하는 공정은 탄소첨가 단계에 앞서 10∼50㎛의 두께의 실리콘 층을 성장하는 단계를 더 포함한다.
본 발명은 광, 전자 또는 광전자 소자의 형성에 관한 것이다.

Claims (13)

  1. 단결정 기판 상의 결정성 입방 구조의 실리콘 카바이드 층을 포함하는, 광, 전자 또는 광전자 소자의 제조용 중간 제품에 있어서, 상기 기판이 실리콘-게르마늄이고, 게르마늄이 5∼20% 범위의 원자 비율로 존재하는 것을 특징으로 하는 중간 제품.
  2. 제1항에 있어서, 상기 실리콘 카바이드 층이 약 2∼3㎛의 두께를 갖고, 게르마늄은 5∼10% 범위에서 7.5%에 근접하는 원자 비율로 존재하는 것을 특징으로 하는 중간 제품.
  3. 제1항에 있어서, 상기 실리콘 카바이드 층이 약 5∼20㎛의 두께를 갖고, 게르마늄은 14∼18% 범위에서 16%에 근접하는 원자 비율로 존재하는 것을 특징으로 하는 중간 제품.
  4. 제1항 또는 제2항에 있어서, 상기 실리콘 카바이드 층이 Ⅲ족 원소의 질화물로 코팅된 것을 특징으로 하는 중간 제품.
  5. (111) 배향된 단결정 실리콘-게르마늄 기판 상에 AlN, InN, GaN과 같은 Ⅲ족 원소 질화물의 결정층을 포함하고, 게르마늄이 10∼90% 범위의 원자 비율로 존재하는 것을 특징으로 하는, 광, 전자 또는 광전자 소자의 제조용 중간 제품.
  6. 제5항에 있어서, 상기 질화물 층이 약 1∼5㎛의 두께를 갖고, 게르마늄은 80∼90% 범위에서 85%에 근접하는 원자 비율로 존재하는 것을 특징으로 하는 중간 제품.
  7. 제5항에 있어서, 상기 질화물 층이 약 5∼20㎛의 두께를 갖고, 게르마늄은 10∼15% 범위에서 13%에 근접하는 원자 비율로 존재하는 것을 특징으로 하는 중간 제품.
  8. 단결정 실리콘-게르마늄 기판 상에 에피탁시에 의하여 입방 구조의 실리콘 카바이드 결정층을 성장시키는 단계로 이루어지고, 게르마늄이 5∼20% 범위의 원자 비율로 존재하는 것을 특징으로 하는 입방 구조의 실리콘 카바이드 결정층을 형성하는 방법.
  9. 제8항에 있어서, 실리콘 카바이드 층의 형성은 프로판 및 에틸렌으로 이루어진 군으로부터 선택되는 탄소첨가 가스의 존재 및 수소의 존재 하에서 1150℃보다 낮은 온도에서 기판 표면을 탄소첨가시키는 단계로 이루어지는 제1 단계 및 화학증착의 제2 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 탄소첨가 단계에 앞서 10∼50㎛의 두께의 실리콘 층을 성장하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 실리콘을 실리콘 카바이드로 액상 전환시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제8항에 있어서, 실리콘 카바이드 층상에 Ⅲ족 원소의 질화물 층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 단결정 실리콘-게르마늄 기판 상에 Ⅲ족 원소의 질화물 층을 성장시키는 단계로 이루어지고, 게르마늄이 10∼90% 범위의 원자 비율로 존재하는 것을 특징으로 하는, Ⅲ족 원소의 질화물 결정층을 형성하는 방법.
KR10-2004-7012295A 2002-02-15 2003-02-13 적합한 기판 상에 실리콘 카바이드 또는 ⅲ족 원소의질화물의 층을 제조하는 방법 KR20040081772A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0201941A FR2836159B1 (fr) 2002-02-15 2002-02-15 Procede de formation de couche de carbure de silicium ou de nitrure d'element iii sur un substrat adapte
FR02/01941 2002-02-15
PCT/FR2003/000474 WO2003069657A1 (fr) 2002-02-15 2003-02-13 Procede de formation de couche de carbure de silicium ou de nitrure d'element iii sur un substrat adapte

Publications (1)

Publication Number Publication Date
KR20040081772A true KR20040081772A (ko) 2004-09-22

Family

ID=27636218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7012295A KR20040081772A (ko) 2002-02-15 2003-02-13 적합한 기판 상에 실리콘 카바이드 또는 ⅲ족 원소의질화물의 층을 제조하는 방법

Country Status (10)

Country Link
US (1) US20050211988A1 (ko)
EP (1) EP1476898B1 (ko)
JP (1) JP2005518092A (ko)
KR (1) KR20040081772A (ko)
AT (1) ATE314728T1 (ko)
AU (1) AU2003222909A1 (ko)
DE (1) DE60303014T2 (ko)
ES (1) ES2252667T3 (ko)
FR (1) FR2836159B1 (ko)
WO (1) WO2003069657A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1583139A1 (en) 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
EP1548807B1 (en) * 2003-12-22 2018-08-22 IMEC vzw Method for depositing a group III-nitride material on a silicon substrate and device thereof
US7422966B2 (en) * 2005-05-05 2008-09-09 Micron Technology, Inc. Technique for passivation of germanium
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
US7928471B2 (en) * 2006-12-04 2011-04-19 The United States Of America As Represented By The Secretary Of The Navy Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
ITMI20070056A1 (it) * 2007-01-17 2008-07-18 Consiglio Nazionale Ricerche Substrato semiconduttore adatto alla realizzazione di dispositivi elettronici e-o optoelettronici e relativo processo di fabbricazione
US8890103B2 (en) 2007-01-17 2014-11-18 Consiglio Nazionale Delle Ricerche Semiconductor substrate suitable for the realisation of electronic and/or optoelectronic devices and relative manufacturing process
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
GB2495949B (en) 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221413A (en) * 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5563428A (en) * 1995-01-30 1996-10-08 Ek; Bruce A. Layered structure of a substrate, a dielectric layer and a single crystal layer
JPH09249499A (ja) * 1996-03-15 1997-09-22 Matsushita Electron Corp Iii族窒化物半導体のエピタキシャル成長方法
US6039803A (en) * 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon
SE9700215L (sv) * 1997-01-27 1998-02-18 Abb Research Ltd Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken
US6143070A (en) * 1998-05-15 2000-11-07 The United States Of America As Represented By The Secretary Of The Air Force Silicon-germanium bulk alloy growth by liquid encapsulated zone melting
FR2786208B1 (fr) * 1998-11-25 2001-02-09 Centre Nat Rech Scient Procede de croissance cristalline sur substrat et reacteur pour sa mise en oeuvre
JP2003517726A (ja) * 1999-09-20 2003-05-27 アンバーウェーブ システムズ コーポレイション 緩和シリコンゲルマニウム層の作製方法
JP2001335934A (ja) * 2000-05-25 2001-12-07 Japan Atom Energy Res Inst 立方晶炭化珪素単結晶薄膜におけるスリップの低減方法
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6488771B1 (en) * 2001-09-25 2002-12-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low-defect single crystal heteroepitaxial films
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component

Also Published As

Publication number Publication date
AU2003222909A1 (en) 2003-09-04
EP1476898A1 (fr) 2004-11-17
ATE314728T1 (de) 2006-01-15
US20050211988A1 (en) 2005-09-29
DE60303014T2 (de) 2006-08-03
FR2836159B1 (fr) 2004-05-07
EP1476898B1 (fr) 2005-12-28
JP2005518092A (ja) 2005-06-16
DE60303014D1 (de) 2006-02-02
WO2003069657A1 (fr) 2003-08-21
ES2252667T3 (es) 2006-05-16
FR2836159A1 (fr) 2003-08-22

Similar Documents

Publication Publication Date Title
KR101154747B1 (ko) 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법
JP5317398B2 (ja) 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
EP1751329B1 (en) Method of sic single crystal growth and sic single crystal
KR100897589B1 (ko) 갈륨 나이트라이드층 형성방법
US9105471B2 (en) Rare earth oxy-nitride buffered III-N on silicon
US6306675B1 (en) Method for forming a low-defect epitaxial layer in the fabrication of semiconductor devices
KR20040081772A (ko) 적합한 기판 상에 실리콘 카바이드 또는 ⅲ족 원소의질화물의 층을 제조하는 방법
KR20010026835A (ko) GaN 후막 제조 방법
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2002050585A (ja) 半導体の結晶成長方法
US20120133027A1 (en) Semiconductor substrate suitable for the realisation of electronic and/or optoelectronic devices and relative manufacturing process
KR100450781B1 (ko) Gan단결정제조방법
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
Ashraf et al. Properties and preparation of high quality, free-standing GaN substrates and study of spontaneous separation mechanism
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
Lee et al. The application of a low temperature GaN buffer layer to thick GaN film growth on ZnO/Si substrate
Karam et al. Selective area epitaxy of GaAs on Si using atomic layer epitaxy by LP-MOVPE
KR100450785B1 (ko) 질화갈륨후막제조방법
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
KR100450784B1 (ko) Gan단결정제조방법
JP4206609B2 (ja) 半導体装置およびその製造方法ならびに半導体基板の製造方法
JP2002231640A (ja) 窒化ガリウム基板及びその製造方法
JPH07288231A (ja) 単結晶成長用基体
KR20010038505A (ko) SOI 구조상에 GaN 단결정 제조 기술
JP3967282B2 (ja) SiC、GaN半導体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application