KR20040080906A

KR20040080906A - Ａｇｃ회로

Info

Publication number: KR20040080906A
Application number: KR1020030082534A
Authority: KR
Inventors: 이시다타쿠마; 코바야시타쿠; 후지이케이이치
Original assignee: 마츠시타 덴끼 산교 가부시키가이샤
Priority date: 2003-03-11
Filing date: 2003-11-20
Publication date: 2004-09-20
Also published as: US6977550B2; US20040178851A1; CN100481721C; CN1531197A; JP4027822B2; JP2004274571A

Abstract

저항기와 커패시터로 구성되는 적분회로를 필요로 하지 않는 AGC회로를 제공한다. 그것을 위해, 이득제어전압에 의해 제어되는 가변이득 제어회로로 입력신호를 증폭하거나 또는 감쇠시킬 때, 가변이득 증폭회로의 출력신호를 정류회로로 정류하고, 정류회로의 출력신호와 임의로 설정된 전압을 전압비교기로 비교한다. 전압비교기의 출력신호로 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환제어하고, 업/다운 카운터의 카운트값에 따른 전압을 D/A변환회로로부터 출력한다. 그리고, D/A변환회로로부터 출력되는 전압에 대응한 이득제어전압을 가변이득 증폭회로에 공급한다.

Description

ＡＧＣ회로{AGC CIRCUIT}

본 발명은, 통신 시스템 또는 음성 시스템에 있어서, 출력신호의 진폭이 일정하게 되도록 입력신호의 진폭에 따라서 가변이득 증폭회로의 이득을 제어함으로써, 입력신호의 변동을 억제하는 AGC회로에 관한 것이다.

AGC회로의 선행기술로서는, 일본 특허 제2 901899호 공보에서 제안되어 있는 것이 있다.

도17은 상기 일본 특허 제2 901899호 공보에 기재된 AGC회로의 선행기술을 나타내는 것이다. 도17에 있어서, 부호 A1은 입력신호(VA)가 공급되는 신호입력단자를 나타낸다. 부호 31은 이득제어전압(V33)에 의해 제어되는 이득에 따라서 입력신호(VA)를 증폭 또는 감쇠시켜서 출력신호(VB)를 출력하는 가변이득 증폭회로를 나타낸다. 부호 B1은 가변이득 증폭회로(31)의 출력단자를 나타낸다.

부호 32는 가변이득 증폭회로(31)의 출력전압을 정류하는 정류회로를 나타낸다. 부호 33은 정류회로(32)에 의해 정류된 전압을 적분해서 직류전압으로 하는 적분회로를 나타낸다. 부호 34는 적분회로(33)를 구성하는 저항기를 나타낸다. 부호 35는 적분회로(33)를 구성하는 커패시터를 나타낸다.

부호 36은 적분회로(33)로부터 입력된 직류전압(V31)과 기준전압(V32)의 차분에 비례한 전압을 이득제어전압(V33)으로서 출력하는 직류증폭회로를 나타낸다.부호 37은 직류증폭회로(36)의 기준전압 입력단자이다. 가변이득 증폭회로(31)의 이득은 직류증폭회로(36)의 출력전압인 이득제어전압(V33)에 의해 제어된다.

또, 도17에서는, 직류증폭회로(36)의 기준전압회로 및 전압제어 스위치, AGC회로의 온/오프를 전환하는 회로의 도시를 생략하고 있다.

또, 상기 직류증폭회로(36)에 부여하는 기준전압은, 저항분할회로에 의해 작성된다. 그리고, 저항분할회로의 출력부에 M0S트랜지스터를 접속하고, 이 MOS트랜지스터의 온/오프에 의해 기준전압의 값을 전환함으로써, AGC특성의 변경이 행해진다. 이 M0S트랜지스터를 전압제어 스위치라고 칭하고 있다.

상기와 같이 구성된 AGC회로의 선행기술의 동작을, 이하에 도면에 기초하여 설명한다.

입력단자(A1)로부터 입력된 입력신호(VA)는, 가변이득 증폭회로(31)에 의해 증폭 또는 감쇠되고, 출력신호(VB)로 되어 출력단자(B1)로부터 출력된다.출력신호(VB)는, 정류회로(32) 및 적분회로(33)에 의해, 그 크기(진폭)에 따른 직류전압(V31)으로 변환된다. 직류전압(V31)은, 또한 직류증폭회로(36)에 입력된다.

직류증폭회로(36)는, 직류전압(V31)과 기준전압(V32)의 차분에 비례한 전압을 이득제어전압(V33)으로서 출력한다. 이 이득제어전압(V33)이 가변이득 증폭회로(31)에 부여된다.

AGC회로는 입력신호(VA)의 진폭이 큰 경우에는 가변이득 증폭회로(31)의 이득을 저하시키고, 입력신호(VA)의 진폭이 작은 경우에는 가변이득 증폭회로(31)의 이득을 향상시키도록 설정되어 있다. 그 때문에, 상기 동작을 반복함으로써, 출력신호(VB)는 어느 일정한 진폭레벨로 수속된다. 이 레벨은, 직류전압(V31)과, 기준전압(V32)과, 이득제어전압(V33) 또는 가변이득 증폭회로(31)의 이득의 관계에 의해 미리 정할 수 있다.

이 선행기술에서는, AGC의 응답시간, 즉, 어택타임 및 리커버리타임은 외부 커패시터의 커패시턴스값을 선택함으로써 결정하고 있다. 예를 들면, 외부 커패시터의 커패시턴스값이 0.47㎌일 때에는, 어택타임이 약 1msec로 되고, 리커버리타임이 약 1sec로 된다.

그러나, AGC회로의 선행기술에서는, 정류회로(32)에서 정류된 정류신호를 적분함으로써, 가변이득 증폭회로(31)의 출력신호(VB)를 직류전압(V31)으로 변환하지 않으면 안된다.

그런데, 그러기 위해서는 상기 적분회로(33)를 구성하는 저항기(34)의 저항값과 커패시터(35)의 커패시턴스값에 의해 결정되는 적분동작의 시정수(時定數)를입력신호(VA)로서의 아날로그신호의 최저 신호주기에 대하여, 충분히 크게 설정할 필요가 있다. 그 결과, 일반적으로 커패시터(35)의 커패시턴스값은, 반도체 집적회로에는 내장불가능한 매우 큰 값으로 되어 버린다라는 과제를 갖고 있었다.

본 발명은, 커패시터를 이용한 적분회로를 필요로 하지 않고, 집적회로에 내장하는 것이 용이한 AGC회로를 제공하는 것을 목적으로 한다.

도1은 본 발명의 제1 실시예의 AGC회로의 구성을 나타내는 블록도이다.

도2는 도1에 나타내는 AGC회로의 동작을 설명하기 위한 파형도이다.

도3은 마찬가지로 도1에 나타내는 AGC회로의 동작을 설명하기 위한 파형도이다.

도4는 본 발명의 제2 실시예의 AGC회로의 구성을 나타내는 블록도이다.

도5는 도4에 나타내는 AGC회로의 동작을 설명하기 위한 파형도이다.

도6은 본 발명의 제3 실시예의 AGC회로의 구성을 나타내는 블록도이다.

도7은 도6에 나타내는 AGC회로의 동작을 설명하기 위한 파형도이다.

도8은 업/다운 카운터 및 카운트동작 제어회로의 구체적인 구성의 일례를 나타내는 블록도이다.

도9는 도4의 구성에 카운트동작 제어회로를 추가한 AGC회로의 구성을 나타낸 블록도이다.

도10은 본 발명의 제4 실시예의 AGC회로의 구성을 나타내는 블록도이다.

도11은 도10에 나타내는 AGC회로의 동작을 설명하기 위한 파형도이다.

도12는 마찬가지로 도10에 나타내는 AGC회로의 동작을 설명하기 위한 파형도이다.

도13은 마찬가지로 도10에 나타내는 AGC회로의 동작을 설명하기 위한 파형도이다.

도14는 도10의 구성에 2개의 플립플롭을 추가한 AGC회로의 구성을 나타내는 블록도이다.

도15는 마찬가지로 도10의 구성에 1개의 플립플롭과 2개의 카운트동작 제어회로를 추가한 AGC회로의 구성을 나타내는 블록도이다.

도16은 도10의 구성에 2개의 플립플롭과 2개의 카운트동작 제어회로를 추가한 AGC회로의 구성을 나타내는 블록도이다.

도17은 AGC회로의 선행기술의 구성을 나타내는 블록도이다.

제1 발명의 AGC회로는, 이득제어신호에 의해 제어되는 이득을 갖는 가변이득 증폭회로와, 가변이득 증폭회로의 출력신호를 정류하는 정류회로와, 정류회로에 의해 정류된 정류신호를 미리 임의로 설정된 전압과 비교하는 제1 전압비교기와, 제1 전압비교기의 출력전압의 레벨에 따라서 업카운트동작과 다운카운트동작을 전환하는 제1 업/다운 카운터와, 제1 업/다운 카운터의 카운트값에 따른 전압을 출력하는 제1 D/A변환회로를 구비하고 있다.

그리고, 제1 D/A변환회로로부터 출력되는 전압에 대응한 이득제어신호를 가변이득 증폭회로에 공급하도록 하고 있다.

이 구성에 따르면, 가변이득 증폭회로의 출력신호를 정류한 정류신호를 미리 설정한 임의의 전압과 비교하여, 그 비교결과에 따라서 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하고, 업/다운 카운터의 카운트값에 대응한 이득제어신호를 이득제어 증폭기에 피드백한다. 이것에 의해, 가변이득 증폭회로에의 입력신호의 진폭의 변동에 관계없이 가변이득 증폭회로의 출력신호의 진폭이 안정되게된다. 이 동작에서는, 업/다운 카운터의 업카운트동작 및 다운카운트동작이 커패시터의 충방전동작과 동일한 작용을 하게 된다. 따라서, 커패시터를 사용한 적분회로를 필요로 하지 않고, 집적회로에 내장하는 것도 용이하다. 또한 어택타임 및 리커버리타임을 용이하게 조정하는 것이 가능하다.

제1 발명의 AGC회로에 있어서는, 제1 업/다운 카운터에 제1 업카운트동작용 클록과 제1 다운카운트동작용 클록을 각각 독립해서 입력하는 것이 바람직하다.

이 구성에 따르면, 제1 업/다운 카운터에 제1 업카운트동작용 클록과 제1 다운카운트동작용 클록을 독립해서 입력하고 있으므로, 업/다운 카운터의 카운트업속도와 카운트다운속도를 독립해서 바꿀 수 있다. 따라서, 어택타임 및 리커버리타임을 독립해서 조정할 수 있다.

또, 제1 발명의 AGC회로에 있어서는, 제1 전압비교기와 제1 업/다운 카운터 사이에 제1 레지스터를 설치하고, 제1 전압비교기의 출력전압을 제1 기준클록의 주기로 제1 레지스터에 저장하고, 제1 레지스터에 저장된 전압의 레벨에 따라서 제1 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하고, 제1 기준클록의 주기보다 짧은 기간내에서의 제1 전압비교기의 출력전압의 변화를 제1 업/다운 카운터에 전달하지 않도록 하는 것이 바람직하다.

이 구성에 따르면, 제1 레지스터를 설치함으로써, 제1 기준클록의 주기보다 짧은 기간내에서의 제1 전압비교기의 출력전압의 변화를 제1 업/다운 카운터에 전달하지 않도록 할 수 있다. 따라서, 미리 설정된 입력신호의 레벨변화에 대한 출력 응답성보다 짧은 시간에서의 입력신호 레벨변화에는 추종하지 않는, 더욱 고정밀도의 AGC회로를 제공할 수 있다.

또, 제1 발명의 AGC회로에 있어서는, 제1 전압비교기와 제1 업/다운 카운터 사이에 제1 카운트동작 제어회로를 설치하고, 제1 카운트동작 제어회로로 제1 업/다운 카운터의 카운트값에 따라서 제1 전압비교기의 출력전압을 제1 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하는 것이 바람직하다.

이 구성에 의하면, 제1 카운트동작 제어회로에 의해 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한할 수 있다. 따라서, 업/다운 카운터의 오버플로를 방지하고, 가변이득 증폭회로의 이득변화폭을 임의로 설정할 수 있는 더욱 우수한 AGC회로를 제공할 수 있다.

또, 제1 발명의 AGC회로에 있어서는, 제1 레지스터를 설치하고, 또한 제1 레지스터와 제1 업/다운 카운터 사이에 제1 카운트동작 제어회로를 설치하고, 제1 카운트동작 제어회로로 제1 업/다운 카운터의 카운트값에 따라서 제1 레지스터의 출력전압을 제1 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하는 것이 바람직하다.

이 구성에 따르면, 제1 카운트동작 제어회로에 의해 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한할 수 있다. 따라서, 업/다운 카운터의 오버플로를 막고, 가변이득 증폭회로의 이득변화폭을 임의로 설정할 수 있는 더욱 우수한 AGC회로를 제공할 수 있다.

또, 제1 발명의 AGC회로에 있어서는, 제1 업/다운 카운터는, 카운트값에 따라서 업카운트동작을 실행시키거나 또는 그 실행을 정지시킴과 아울러, 카운트값에 따라서 다운카운트동작을 실행시키거나 또는 그 실행을 정지시킴으로써, 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하는 기능을 갖는 것이 바람직하다.

이 구성에 따르면, 업/다운 카운터에 의해 제1 업/다운 카운터 자신의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한할 수 있다. 따라서, 업/다운 카운터의 오버플로를 막고, 가변이득 증폭회로의 이득변화폭을 임의로 설정할 수 있는 더욱 우수한 AGC회로를 제공할 수 있다.

제2 발명의 AGC회로는, 이득제어신호에 의해 제어되는 이득을 갖는 가변이득 증폭회로와, 가변이득 증폭회로의 출력신호를 정류하는 정류회로와, 정류회로에 의해 정류된 정류신호를 미리 임의로 설정된 전압과 비교하는 제1 전압비교기와, 제1 전압비교기의 출력전압의 레벨에 따라서 업카운트동작과 다운카운트동작을 전환하는 제1 업/다운 카운터와, 제1 업/다운 카운터의 카운트값에 따른 전압을 출력하는 제1 D/A변환회로와, 제2 업/다운 카운터와, 제2 업/다운 카운터의 카운트값에 따른 전압을 출력하는 제2 D/A변환회로와, 제1 D/A변환회로의 출력전압과 제2 D/A변환회로의 출력전압을 비교하는 제2 전압비교기와, 제2 전압비교기의 출력전압의 레벨에 기초하여 제1 D/A변환회로의 출력전압과 제2 D/A변환회로의 출력전압 중 높은 쪽의 출력전압을 출력하는 전환회로를 구비하고 있다.

그리고, 제2 전압비교기의 출력전압의 레벨에 따라서 제2 업/다운 카운터의업카운트동작과 다운카운트동작을 전환하도록 하여, 전환회로로부터 출력되는 전압에 대응한 이득제어신호를 가변이득 증폭회로에 공급하도록 하고 있다.

이 구성에 따르면, 가변이득 증폭회로의 출력신호를 정류한 정류신호를 미리 설정한 임의의 전압과 비교하고, 그 비교결과에 따라서 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하고, 업/다운 카운터의 카운트값에 대응한 이득제어신호를 이득제어 증폭기에 피드백한다. 이것에 의해, 가변이득 증폭회로에의 입력신호의 진폭의 변동에 관계없이 가변이득 증폭회로의 출력신호의 진폭이 안정되게 된다. 이 동작에서는, 업/다운 카운터의 업카운트동작 및 다운카운트동작이 커패시터의 충방전동작과 동일 작용을 하게 된다. 따라서, 커패시터를 이용한 적분회로를 필요로 하지 않고, 집적회로에 내장하는 것도 용이하다. 또한, 어택타임 및 리커버리타임을 용이하게 조정하는 것이 가능한 우수한 AGC회로를 제공할 수 있다.

또한, 제2 업/다운 카운터, 제2 D/A변환회로, 제2 전압비교기 및 전환회로를 설치하고, 제1 및 제2 D/A변환회로의 출력전압을 비교하고, 그 비교결과에 기초하여 제2 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환함과 아울러, 전환회로로 제1 및 제2 D/A변환회로의 출력전압 중 높은 쪽을 이득제어신호로서 이득제어 증폭기에 피드백한다. 이것에 의해, 입력신호의 변화의 상태에 따라, 제1 및 제2 D/A변환회로의 출력전압을 선택할 수 있다. 그 결과, 입력신호의 변화의 상태에 따라서, 이득제어신호의 응답특성을 전환하는 것이 가능해진다. 따라서, 예를 들면 음성신호처리에 사용한 경우, 입력되는 연속된 복수의 신호에 대해서 위화감이 없는 음성신호를 제공할 수 있다.

제2 발명의 AGC회로에 있어서는, 제1 업/다운 카운터에 제1 업카운트동작용 클록과 제1 다운카운트동작용 클록을 독립해서 각각 입력하고, 제2 업/다운 카운터에 제2 업카운트동작용 클록과 제2 다운카운트동작용 클록을 각각 독립해서 입력하는 것이 바람직하다.

이 구성에 따르면, 제1 업/다운 카운터에 제1 업카운트동작용 클록과 제1 다운카운트동작용 클록을 독립해서 입력하고, 제2 업/다운 카운터에 제2 업카운트동작용 클록과 제2 다운카운트동작용 클록을 각각 독립해서 입력하고 있으므로, 각 업/다운 카운터의 카운트업속도와 카운트다운속도를 독립해서 바꿀 수 있다. 따라서, 어택타임 및 리커버리타임을 독립해서 조정할 수 있다.

또, 제2 발명의 AGC회로에 있어서는, 제1 전압비교기와 제1 업/다운 카운터 사이에 제1 레지스터를 설치하고, 제1 전압비교기의 출력전압을 제1 기준클록의 주기로 제1 레지스터에 저장하고, 제1 레지스터에 저장된 전압의 레벨에 따라서 제1 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하고, 제1 기준클록의 주기보다 짧은 기간내에서의 제1 전압비교기의 출력전압의 변화를 제1 업/다운 카운터에 전달하지 않도록 하는 것이 바람직하다.

이 구성에 따르면, 제1 레지스터를 설치함으로써, 제1 기준클록의 주기보다 짧은 기간내에 있어서의 제1 전압비교기의 출력전압의 변화를 제1 업/다운 카운터에 전하지 않도록 할 수 있다. 따라서, 미리 설정된 입력신호의 레벨변화에 대한 출력 응답성보다 짧은 시간에서의 입력신호 레벨변화에는 추종하지 않는, 더욱 고정밀도의 AGC회로를 제공할 수 있다.

또, 제2 발명의 AGC회로에 있어서는, 제1 레지스터를 설치한 후에, 제2 전압비교기와 제2 업/다운 카운터 및 전환회로 사이에 제2 레지스터를 설치하고, 제2 전압비교기의 출력전압을 제2 기준클록의 주기로 제2 레지스터에 저장하고, 제2 레지스터에 저장된 전압의 레벨에 따라서 제2 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하고, 제2 기준클록의 주기보다 짧은 기간내에 있어서의 제2 전압비교기의 출력전압의 변화를 제2 업/다운 카운터에 전하지 않도록 하는 것이 바람직하다.

이 구성에 따르면, 제2 레지스터를 설치함으로써, 제2 기준클록의 주기보다 짧은 기간내에 있어서의 제2 전압비교기의 출력전압의 변화를 제2 업/다운 카운터의 업/다운 동작제어 입력단자에 전달하지 않도록 할 수 있다. 따라서, 전환회로 및 업/다운 카운터의 쌍방의 동작이 안정되고, 가변이득 증폭회로의 동작이 안정되기 때문에, 더욱 우수한 AGC회로를 제공할 수 있다.

또, 제2 발명의 AGC회로에 있어서는, 제1 전압비교기와 제1 업/다운 카운터 사이에 제1 카운트동작 제어회로를 설치하고, 제1 카운트동작 제어회로로 제1 업/다운 카운터의 카운트값에 따라서 제1 전압비교기의 출력전압을 제1 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하는 것이 바람직하다. 또, 제2 전압비교기와 제2 업/다운 카운터 사이에 제2 카운트동작 제어회로를 설치하고, 제2 카운트동작 제어회로로 제2 업/다운 카운터의 카운트값에 따라서 제2 전압비교기의 출력전압을 제2 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 제2 업/다운 카운터의 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한하는 것이 바람직하다.

이 구성에 따르면, 제1 카운트동작 제어회로에 의해 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한할 수 있다. 또, 제2 카운트동작 제어회로에 의해 제2 업/다운 카운터의 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한할 수 있다. 따라서, 각 업/다운 카운터의 오버플로를 막고, 가변이득 증폭회로의 이득변화폭을 임의로 설정할 수 있는 더욱 우수한 AGC회로를 제공할 수 있다.

또, 제2 발명의 AGC회로에 있어서는, 제1 및 제2 레지스터를 설치한 후에, 제1 레지스터와 제1 업/다운 카운터 사이에 제1 카운트동작 제어회로를 설치하고, 제1 카운트동작 제어회로로 제1 업/다운 카운터의 카운트값에 따라서 제1 레지스터의 출력전압을 제1 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하는 것이 바람직하다. 또, 제2 레지스터와 제2 업/다운 카운터 사이에 제2 카운트동작 제어회로를 설치하고, 제2 카운트동작 제어회로로 제2 업/다운 카운터의 카운트값에 따라서 제2 레지스터의 출력전압을 제2 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 제2 업/다운 카운터의 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한하는 것이 바람직하다.

이 구성에 따르면, 제1 카운트동작 제어회로에 의해 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한할 수 있다.또, 제2 카운트동작 제어회로에 의해 제2 업/다운 카운터의 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한할 수 있다. 따라서, 각 업/다운 카운터의 오버플로를 막고, 가변이득 증폭회로의 이득변화폭을 임의로 설정할 수 있는 더욱 우수한 AGC회로를 제공할 수 있다.

또, 제2 발명의 AGC회로에 있어서는, 제1 업/다운 카운터가, 카운트값에 따라서 업카운트동작을 실행시키거나 또는 그 실행을 정지시킴과 아울러, 카운트값에 따라서 다운카운트동작을 실행시키거나 또는 그 실행을 정지시킴으로써, 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하는 기능을 갖는 것이 바람직하다. 또, 제2 업/다운 카운터가, 카운트값에 따라서 업카운트동작을 실행시키거나 또는 그 실행을 정지시킴과 아울러, 카운트값에 따라서 다운카운트동작을 실행시키거나 또는 그 실행을 정지시킴으로써, 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한하는 기능을 갖는 것이 바람직하다.

이 구성에 따르면, 제1 업/다운 카운터에 의해 제1 업/다운 카운터 자신의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한할 수 있다. 또, 제2 업/다운 카운터에 의해 제2 업/다운 카운터 자신의 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한할 수 있다. 따라서, 각 업/다운 카운터의 오버플로를 막고, 가변이득 증폭회로의 이득변화폭을 임의로 설정할 수 있는 더욱 우수한 AGC회로를 제공할 수 있다.

이하, 본 발명의 실시예에 대해서, 도면을 참조하면서 설명한다.

(제1 실시예)

도1은 본 발명의 제1 실시예의 AGC회로의 구성을 나타내는 블록도이다. 도1에 있어서, 부호 A는 입력신호(VA)가 공급되는 신호입력단자를 나타낸다. 부호 1은 이득제어전압(V8)에 의해 제어되는 이득에 따라서 입력신호(VA)의 전압을 증폭 또는 감쇠시켜 출력신호(VB)를 출력하는 가변이득 증폭회로를 나타낸다. 부호 B는 가변이득 증폭회로(1)의 출력단자를 나타낸다. 부호 2는 가변이득 증폭회로(1)의 출력전압을 정류하는 정류회로를 나타낸다. 이것으로부터 이후, 정류회로(2)는 전파(全波)정류회로로서 설명하지만, 반파(半波)정류회로이어도 상관없다.

부호 3은 정류회로(2)에 의해 정류된 정류신호(출력신호)(V1)를 미리 설정한 임의의 임계값 전압(V2)과 비교하여, 출력신호(V1)가 임계값 전압(V2)보다 높은 경우에는 하이레벨의 전압(V3)을 출력하고, 낮은 경우에는 로우레벨의 전압(V3)을 출력하는 제1 전압비교기를 나타낸다. 부호 4는 제1 전압비교기(3)에 임계값 전압(V2)을 입력하는 임계값 전압 입력단자를 나타낸다. 부호 5는 제1 업/다운 카운터를 나타낸다. 부호 6은 제1 전압비교기(3)의 출력전압(V3)을 제어신호(V4)로서 입력하고, 업/다운동작을 제어하기 위한 업/다운 동작제어 입력단자를 나타낸다. 부호 7은 업카운트동작용 클록(V5)을 입력하는 입력단자를 나타낸다. 부호 8은 다운카운트동작용 클록(V6)을 입력하는 입력단자를 나타낸다.

부호9는 제1 업/다운 카운터(5)의 카운트값(C)에 따른 직류전압(V7)을 출력하는 제1 D/A변환회로를 나타낸다. 부호 10은 임의로 설정된 이득을 갖고, 제1 D/A변환회로(9)의 출력직류전압(V7)을 입력신호로 하여, 이득제어전압(V8)을 출력하는 직류증폭회로를 나타낸다.

또, 도1에 있어서, 정류회로(2), 전압비교기(3), 업/다운 카운터(5), D/A변환회로(9) 및 직류증폭회로(10)는, 가변이득 증폭회로(1)의 출력신호(VB)의 아날로그 신호레벨을 검출하는 아날로그 신호레벨 검출회로를 구성하고 있다. 이 실시예에서는, 아날로그 신호레벨 검출회로의 출력신호에 따라, 가변이득 증폭회로(1)의 이득을 제어함으로써, AGC회로가 구성되어 있지만, 아날로그 신호레벨 검출회로는, AGC회로에 적용하는 것에 그치지 않고, 여러가지 응용이 고려된다.

또, 상기 구성에 있어서, 전파정류회로 대신에 반파정류회로를 사용할 경우, 기본적으로는 단순히 바꿔넣으면 된다. 단, 같은 응답성을 갖게 하기 위해서는 전압비교기의 임계값 레벨이나 업/다운 카운터의 클록주파수를 조정하는 것이 필요하게 된다.

이상과 같이 구성된 본 발명의 제1 실시예에 대해서, 도2의 파형도를 참조하면서, 이하에 그 동작을 설명한다.

입력신호(VA)는, 가변이득 증폭회로(1)에 의해 증폭 또는 감쇠되어, 출력신호(VB)로 된다. 이 출력신호(VB)는 정류회로(2)에 의해 정류되어 출력신호(V1)로 된다.

다음에, 정류회로(2)의 출력신호(V1)는 전압비교기(3)에 입력된다. 전압비교기(3)에서는, 정류회로(2)의 출력신호(V1)와 임계값 전압(V2)을 비교하여, 임계값 전압(V2)보다 높은 경우에는 하이레벨의 전압을, 낮은 경우에는 로우레벨의 전압을 출력신호(V3)로서 출력한다.

출력신호(V3)는, 다음 단계의 업/다운 카운터(5)의 업/다운 동작제어 입력단자(6)에 입력되어, 업/다운 카운터(5)의 업카운트동작과 다운카운트동작의 제어신호(4)로 된다.

업/다운 카운터(5)는, 제어신호(전압)(V4)가 하이레벨의 기간(T1)에서는, 업카운트동작용 클록(V5)에서 설정된 업카운트 주파수에 따라서 업카운트동작을 행한다. 또, 제어신호(전압)(V4)가 로우레벨의 기간(T2)에서는, 다운카운트동작용 클록(V6)에서 설정된 다운카운트 주파수에 따라서 다운카운트동작을 행한다.

업/다운 카운터(5)에 의해 계수된 카운트값(C)은, D/A변환회로(9)에 입력된다. D/A변환회로(9)는, 업/다운 카운터(5)의 카운트값(C)에 따른 직류전압(V7)을 출력한다. 이 직류전압(V7)은, 직류증폭회로(10)에 의해 임의의 크기로 변환되어 가변이득 증폭회로(1)의 이득제어전압(V8)으로 된다. 이득제어전압(V8)에 의해 가변이득 증폭회로(1)의 이득이 변화되어, 입력신호(VA)는 증폭 또는 감쇠된다.

본 실시예에 있어서는, 카운트값이 커짐에 따라 이득제어전압(V8)이 높아지고, 가변이득 증폭회로(1)의 이득은 저하되고, 반대로 카운트값이 작아짐에 따라서 이득제어전압(V8)이 낮아지고, 가변이득 증폭회로(1)의 이득은 향상되는 것으로 한다.

여기에서, 본 실시예에 있어서의 어택타임 및 리커버리타임의 일례에 대해서 설명한다. 예를 들면, 업카운트동작 주파수가 250kHz인 경우에서는, 어택타임이 1ms로 된다. 또, 다운카운트동작 주파수가 250Hz인 경우에서는, 리커버리타임이 1sec로 된다. 로직회로를 이용해서 업카운트동작 주파수 및 다운카운트동작 주파수를 선택할 수 있도록 해도 좋다.

도3에는, 입력신호(VA)와 제어전압(V8)과 출력신호(VB)의 파형을 도2보다 거시적으로 나타내고 있다.

이상의 동작은, 업카운트에 의한 입력신호(VA)의 감쇠와 다운카운트에 의한 입력신호(VA)의 증폭이 균형을 이루는 시점까지 반복되고, 출력전압(VB)은 소정의 일정 진폭레벨로 수속된다.

이 구성에 따르면, 커패시터를 이용한 적분회로를 필요로 하지 않고, 출력신호의 진폭이 일정하게 되도록 입력신호(VA)의 진폭에 따라서 가변이득 증폭회로(1)의 이득을 제어하고, 입력신호(VA)의 진폭변동을 억제하는 AGC회로를 제공할 수 있다. 따라서, AGC회로를 집적회로에 내장하는 것도 용이하다.

또, 전압비교기(3)의 임계값 전압(V2)의 값이나 업/다운 카운터(5)의 업카운트동작용 클록(V5) 및 다운카운트동작용 클록(V6)의 주파수, 카운트값(C)에 따른 이득제어전압의 변화폭을 임의로 설정함으로써, 출력전압이 일정한 진폭레벨로 수속될 때까지의 시간, 즉, 어택타임 및 리커버리타임을 용이하게 조정할 수 있다. 또, 업카운트동작용 클록(V5) 및 다운카운트동작용 클록(V6)을 독립해서 업/다운 카운터(5)에 입력하는 구성을 채용했으므로, 어택타임과 리커버리타임을 독립해서 조정할 수 있다.

상기에 있어서는, D/A변환회로(9)의 출력전압(V7)을 직류증폭회로(10)에 입력하고, 직류증폭회로(10)의 출력전압을 이득제어전압(V8)으로서 사용했지만, D/A변환회로(9)의 출력전압(V7)을 직접 이득제어신호로서 사용해도, 본 발명의 AGC회로를 실현할 수 있는 것은 명백하다.

또, 상기에 있어서는, 가변이득 증폭회로(1)의 이득제어를 전압방식이라 가정해서 설명했지만, 가변이득 증폭회로(1)의 이득제어방식(전류형 또는 전압형)에 의해 D/A변환회로(9) 및 직류증폭회로(10)의 출력의 형식 또는 조합을 변경하는 것으로도, 본 발명의 AGC회로를 실현할 수 있다. 따라서, 이득제어신호라는 것은 이득제어전압 뿐만 아니라, 이득제어전류도 의미한다.

이상의 점은 후술하는 실시예에 대해서도 마찬가지이다.

(제2 실시예)

도4는 본 발명의 제2 실시예의 AGC회로의 구성을 나타내는 블록도이다. 도4에 있어서, 도1에 나타내는 본 발명의 제1 실시예의 AGC회로와 같은 구성요소에는 동일의 부호를 붙임으로써 설명을 생략하고, 도1에 나타내는 AGC회로에 대해서 새롭게 추가되어 있는 요소만을 설명한다.

부호 11은 제1 전압비교기(3)와 업/다운 카운터(5)의 업/다운 동작제어 입력단자(6) 사이에 삽입된 레지스터로서의 플립플롭을 나타낸다. 이 플립플롭(11)은, 제1 전압비교기(3)에 의해 출력되는 신호의 극성, 즉 전압레벨(하이레벨 또는 로우레벨)을 기준클록(V9)의 주기로 저장하고, 또한 기준클록(V9)의 주기로 저장된 극성을 제1 업/다운 카운터(5)의 업/다운 동작제어 입력단자(6)에 전달한다. 부호 12는 상기 플립플롭(11)에 기준클록(V9)을 입력하는 기준클록 입력단자를 나타낸다.

또, 도4에 있어서, 정류회로(2), 전압비교기(3), 플립플롭(11), 업/다운 카운터(5), D/A변환회로(9) 및 직류증폭회로(10)는 가변이득 증폭회로(1)의 출력신호(VB)의 아날로그 신호레벨을 검출하는 아날로그 신호레벨 검출회로를 구성하고 있다. 이 실시예에서는, 아날로그 신호레벨 검출회로의 출력신호에 따라, 가변이득 증폭회로(1)의 이득을 제어함으로써, AGC회로가 구성되어 있지만, 아날로그 신호레벨 검출회로는 AGC회로에 적용하는 것에 그치지 않고, 여러가지의 응용이 고려된다.

본 실시예의 특징으로서는, 이하의 것을 들 수 있다. 즉, 상기 전압비교기(3)의 출력이 채터링이나 외래 노이즈 등에 의해 기준클록(V9)의 주기보다 짧은 기간내에 변화되어도, 상기 업/다운 카운터(5)가 본래 행해야 할 카운트동작에는 영향을 미치지 않는다. 따라서, 업/다운 카운터(5)의 카운트동작이 안정되고, 가변이득 증폭회로(1)의 동작이 안정된다. 그 때문에, 더욱 우수한 AGC회로를 제공할 수 있다.

도5는 제2 실시예의 AGC회로의 동작을 나타내는 각 부의 파형도이다. 도5에는 정류회로(3)의 출력신호(V1), 전압비교기(3)의 출력전압, 플립플롭(11)에 입력되는 기준클록(V9), 업/다운 카운터(5)에 입력되는 제어신호(V4), 업/다운 카운터(5)에 입력되는 업카운트동작용 클록(V5), 업/다운 카운터(5)에 입력되는 다운카운트동작용 클록(V6), D/A변환회로(9)의 출력전압(V7), 가변이득 증폭회로(1)에 입력되는 이득제어전압(V8)이 각각 나타내어져 있다. 도2의 파형도와의 차이는, 전압비교기(3)의 출력전압을 기준클록(V9)에 동기해서 플립플롭(11)이 저장하고, 플립플롭(11)으로부터 제어신호(V4)를 출력하고 있는 점이다. 그 이외는, 도2와 동일하다.

(제3 실시예)

도6은 본 발명의 제3 실시예의 AGC회로의 구성을 나타내는 블록도이다. 도6에 있어서, 도1에 나타내는 본 발명의 제1 실시예의 AGC회로와 같은 구성 요소에는 동일의 부호를 붙임으로써 설명을 생략하고, 도1에 나타내는 AGC회로에 대해서 새롭게 추가되어 있는 요소만을 설명한다.

부호 13은 상기 제1 업/다운 카운터(5)에 의해 계수된 카운트값(C)에 따라, 상기 제1 전압비교기(3)에 의해 출력되는 하이레벨 또는 로우레벨의 전압(V3)을 업/다운 동작제어 입력단자(6)에 전달할지 또는 실제로 하이레벨 또는 로우레벨의 전압(V3)의 전달을 차단할지를 제어하는 제1 카운트동작 제어회로를 나타낸다.

구체적으로는, 이 제1 카운트동작 제어회로(13)는, 카운트값(C)이 소정의 상한값보다 작을 때에는, 하이레벨의 전압(V3)을 업/다운 동작제어 입력단자(6)에 전달하지만, 카운트값(C)이 소정의 상한값에 도달하면 하이레벨의 전압(V3)을 차단해서 업/다운 동작제어 입력단자(6)에 전달하지 않도록 한다. 이것에 의해, 업/다운 카운터(5)의 업카운트동작이 정지한다. 또, 카운트값(C)이 소정의 상한값에 도달해도, 로우레벨의 전압(V3)은 전달된다. 이것은, 업/다운 카운터(5)에 다운카운트를 행하게 해서, 카운트값(C)을 소정의 상한값에서 감소시킬 수 있도록 하기 위함이다.

또, 이 제1 카운트동작 제어회로(13)는 카운트값(C)이 소정의 하한값보다 클 때에는, 로우레벨의 전압(V3)을 업/다운 동작제어 입력단자(6)에 전달하지만, 카운트값(C)이 소정의 하한값에 도달하면 로우레벨의 전압(V3)을 차단해서 업/다운 동작제어 입력단자(6)에 전달하지 않도록 한다. 이것에 의해, 업/다운 카운터(5)의다운카운트동작이 정지된다. 또, 카운트값(C)이 소정의 하한값에 도달해도, 하이레벨의 전압(V3)은 전달된다. 이것은, 업/다운 카운터(5)에 업카운트를 행하게 해서, 카운트값(C)을 소정의 하한값에서 증가시킬 수 있도록 하기 위함이다.

이상과 같은 제1 카운트동작 제어회로(13)의 제어동작에 의해, 업/다운 카운터(5)는, 카운트값(C)이 소정의 하한값에서 소정의 상한값의 범위(하한값 및 상한값을 포함함)내의 값으로 제한된다. 또, 소정의 상한값은 업/다운 카운터(5)의 최대 카운트값 또는 그것보다 작은 임의의 값으로 설정된다. 또, 소정의 하한값은, 최소 카운트값(예를 들면, 0) 또는 그것보다 큰 임의의 값으로 설정된다. 당연히, 상한값은 하한값보다 큰 값이다.

또, 도6에 있어서, 정류회로(2), 전압비교기(3), 카운트동작 제어회로(13), 업/다운 카운터(5), D/A변환회로(9) 및 직류증폭회로(10)는 가변이득 증폭회로(1)의 출력신호(VB)의 아날로그 신호레벨을 검출하는 아날로그 신호레벨 검출회로를 구성하고 있다. 이 실시예에서는, 아날로그 신호레벨 검출회로의 출력신호에 따라, 가변이득 증폭회로(1)의 이득을 제어함으로써, AGC회로가 구성되어 있지만, 아날로그 신호레벨 검출회로는 AGC회로에 적용하는데에 그치지 않고, 여러가지 응용이 고려된다.

만약, 업/다운 카운터(5)의 카운트동작을 정지시키는 회로가 없는 경우에는, 이하와 같은 문제가 발생한다. 즉, 입력신호(VA)에 따라서 카운트동작을 행하여 카운트값(C)이 업/다운 카운터(5)의 구조에 의해 정해지는 최대 카운트값 또는 최소카운트값에 도달했을 때에, 다시 같은 방향의 계수를 행하면 최대 카운트값은 최소카운트값으로 변화되고, 최소 카운트값은 최대 카운트값으로 변화된다. 그 결과, 이득제어전압(V8)이 급격하게 변화되고, 이 변화에 따라 가변이득 증폭회로(1)의 출력도 급격하게 변화되어 버린다는 문제가 생긴다.

본 실시예의 특징으로서는, 카운트값(C)의 상한값과 하한값을 임의로 정하여, 상한값에 도달한 경우에는 업카운트동작을 정지하고, 하한값에 도달한 경우에는 다운카운트동작을 정지함으로써, 상기 문제를 막을 수 있다. 또, 카운트값(C)의 상한값 및 하한값을, 업/다운 카운터(5)의 구조에 의해 결정되는 최대 카운트값 및 최소카운트값의 범위내에서 임의로 정할 수 있으므로, 가변이득 증폭회로(1)의 이득변화폭을 임의로 설정할 수 있는 더욱 우수한 AGC회로를 제공할 수 있다.

도7은, 제3 실시예의 AGC회로의 동작을 나타내는 각 부의 파형도이다. 도7에는, 정류회로(3)의 출력신호(V1), 전압비교기(3)의 출력신호(V3), 업/다운 카운터(5)에 입력되는 업카운트동작용 클록(V5), 업/다운 카운터(5)에 입력 되는 다운카운트동작용 클록(V6), D/A변환회로(9)의 출력전압(V7), 가변이득 증폭회로(1)에 입력되는 이득제어전압(V8)을 각각 나타내고 있다.

도7의 파형도에 있어서, 좌반부는 정류회로(2)의 출력신호(V1)의 레벨이 높고, 카운트값(C)이 증가를 계속해서 상한값에 도달한 점에서 업카운트동작이 정지되고, D/A변환회로(9)의 출력전압(V7)이 증가를 정지하여 최대값에서 안정되었을 때의 각 부의 파형을 나타내고 있다. 또, 도7의 우반부는 정류회로(2)의 출력신호(V1)의 레벨이 낮고, 카운트값(C)이 감소를 계속하여 하한값에 도달한 점에서 다운카운트동작이 정지되고, D/A변환회로(9)의 출력전압(V7)이 감소를 정지하여 최소값에서 안정되었을 때의 각 부의 파형을 나타내고 있다.

또, 상기 제3 실시예에서는, 업/다운 카운터(5)와는 별도로 카운트동작 제어회로(13)를 설치했지만, 카운트동작 제어회로(13)에 상당하는 기능을 업/다운 카운터(5)에 내장시켜도 좋다. 즉, 카운트값에 따라서 업카운트동작을 실행시키거나 또는 그 실행을 정지시킴과 아울러, 다운카운트동작을 실행시키거나 또는 그 실행을 정지시킴으로써, 카운트값을 소정의 상한값과 소정의 하한값의 범위내로 제한하는 기능을 제1 업/다운 카운터(5)에 내장시켜도 좋다. 구체적으로는, 제1 업/다운 카운터(5)가 카운트값과 소정의 상한값 및 소정의 하한값을 각각 비교하여, 비교결과에 기초하여 업카운트동작 및 다운카운트동작을 제어함으로써, 카운트값을 소정의 상한값과 소정의 하한값의 범위내로 제한한다.

도8에 카운트동작 제어회로(13) 및 업/다운 카운터(5) 부분의 구체적인 회로구성의 일례를 나타낸다. 도8에 있어서, 부호 5A,5B는 T-플립플롭(또는 D-플립플롭)을 나타내며, 부호 5C∼5F는 AND회로를 나타내고, 부호 5G,5H는 OR회로를 나타낸다. 부호 13A,13B는 AND회로를 나타내고, 부호 13C는 인버터회로를 나타내고, 부호 13D는 업/다운 카운터(5)의 카운트값이 하한값일 때 로우레벨신호가 입력되는 단자를 나타내고, 부호 13E는 업/다운 카운터(5)의 카운트값이 상한값일 때 로우레벨의 신호가 입력되는 단자를 나타낸다. 이 회로에서는, 전압비교기(3)의 출력신호와 클록의 논리곱이 업/다운 카운터(5)의 클록입력으로 되고, 카운트값이 상한값 또는 하한값에 도달하면, 상승방향 또는 하강방향의 클록을 통과하지 않는 구성으로 되어 있다.

또, 이 카운트동작 제어회로(13)의 구성 또는, 카운트동작 제어회로(13)에 상당하는 회로를 업/다운 카운터(5)에 내장시키는 구성은, 제2 실시예의 AGC회로의 구성에 추가해도 좋다. 요컨대 제2 실시예의 구성과 제3 실시예의 구성을 조합하는 것도 용이하다. 또, 카운트동작 제어회로(13)를 제2 실시예의 구성에 추가하는 경우에는, 도9에 나타내듯이, 플립플롭(11)과 업/다운 카운터(5) 사이에 카운트동작 제어회로(13)가 설치된다.

(제4 실시예)

도10은 본 발명의 제4 실시예의 AGC회로의 구성을 나타내는 블록도이다. 도10에 있어서, 도1에 나타내는 본 발명의 제1 실시예의 AGC회로와 같은 구성 요소에는 동일의 부호를 붙임으로써 설명을 생략하고, 도1에 나타내는 AGC회로에 대해서 새롭게 추가되어 있는 요소만을 설명한다.

부호 14는 제2 업/다운 카운터를 나타낸다. 부호 15는 제어신호(V10)를 입력함으로써, 상기 제2 업/다운 카운터(14)의 계수방향을 제어하기 위한 업/다운 동작제어 입력단자를 나타낸다. 부호 16은 상기 제2 업/다운 카운터(14)에 업카운트동작용 클록(V11)을 입력하는 업카운트동작용 클록 입력단자를 나타낸다. 부호 17은 상기 제2 업/다운 카운터(14)에 다운카운트동작용 클록(V12)을 입력하는 다운카운트동작용 클록 입력단자를 나타낸다.

부호 18은 상기 제2 업/다운 카운터(14)의 카운트값(D)에 따른 직류전압(V13)을 출력하는 제2 D/A변환회로를 나타낸다. 부호 19는 상기 제1 D/A변환회로(9)의 출력전압(V7)과 상기 제2 D/A변환회로(18)의 출력전압(V13)을 비교하는 제2 전압비교기를 나타낸다. 이 제2 전압비교기(19)는 전압(V7,V13)의 비교결과에 따라 하이레벨 또는 로우레벨의 전압(V14)을 출력하고, 상기 제2 업/다운 카운터(14)의 업/다운 동작을 제어한다.

부호 20은 전압(V14)을 입력하여, 전압(V14)의 레벨에 따라서 상기 제1 D/A변환회로(9)의 출력전압(V7)과 상기 제2 D/A변환회로(18)의 출력전압(V13) 중 높은 쪽의 출력전압을 직류증폭회로(10)에 전달하기 위한 전환회로를 나타낸다. 직류증폭회로(10)는 전압(V7,V13) 중 높은 쪽을 증폭해서 상기 이득제어전압(V8)으로서 출력한다.

또, 도10에 있어서, 정류회로(2), 전압비교기(3), 업/다운 카운터(5), D/A변환회로(9) 및 직류증폭회로(10), 업/다운 카운터(14), D/A변환회로(18), 전압비교기(19), 전환회로(20)는, 가변이득 증폭회로(1)의 출력신호(VB)의 아날로그 신호레벨을 검출하는 아날로그 신호레벨 검출회로를 구성하고 있다. 이 실시예에서는, 아날로그 신호레벨 검출회로의 출력신호에 따라, 가변이득 증폭회로(1)의 이득을 제어함으로써, AGC회로가 구성되어 있지만, 아날로그 신호레벨 검출회로는 AGC회로에 적용하는 것에 그치지 않고, 여러가지 응용이 고려된다.

이상과 같이 구성된 본 발명의 제4 실시예에 대해서, 이하에 그 동작을 설명한다.

D/A변환회로(9)까지의 동작은, 도1에 나타낸 본 발명의 제1 실시예의 AGC회로의 동작설명에서 기재한 것과 동일하다. 업/다운 카운터(14)는 업/다운 동작제어 입력단자(15)에 입력되는 제어신호(전압)(V10), 즉, 제2 전압비교기(19)의 출력전압(V14)이 하이레벨의 기간에서는 업카운트동작용 클록(V11)에서 설정된 업카운트 주파수에 따라서 업카운트동작을 행한다. 또, 출력신호(전압)(V10)가 로우레벨의 기간에서는 다운카운트동작용 클록(V12)에서 설정된 다운카운트 주파수에 따라서 다운카운트동작을 행한다. 업/다운 카운터(14)에 의해 계수된 카운트값(D)은 D/A변환회로(18)에 입력된다. D/A변환회로(18)는 카운트값(D)에 따른 직류전압(V13)을 출력한다.

직류전압(V7 및 V13)은, 전환회로(20)에 의해 높은 쪽의 전압이 직류증폭회로(10)에 전달되고, 직류증폭회로(10)에 의해 임의의 크기로 변환되어, 가변이득 증폭회로(1)의 이득제어전압(V8)으로 된다.

또한, 직류전압(V7 및 V13)은 전압비교기(19)에 의해 비교된다. 전압비교기(19)는 직류전압(V7)이 직류전압(V13)보다 높은 경우에는 하이레벨의 전압(V14)을, 그밖의 경우에는 로우레벨의 전압(V14)을 출력하고, 이 출력전압(V14)이 업/다운 카운터(14)의 업/다운동작을 제어하는 제어신호(V10)로 되며, 또, 상기한 바와 같이 전환회로(20)에 제어신호로서 부여된다. 전환회로(20)의 가장 간단한 구성예로서는 트랜스퍼게이트를 이용하여, 전압비교기(19)의 출력이 하이레벨이면 직류전압(V7)의 게이트를 개방하고, 로우레벨이면 직류전압(V13)의 게이트를 개방하여 각 신호를 통과시키는 것이 고려된다.

그리고, 이득제어전압(V8)에 의해 가변이득 증폭회로(1)의 이득이 변화되고, 입력신호(VA)는 증폭 또는 감쇠된다. 입력신호(VA)는 제1 또는 제2 업/다운 카운터(5 또는 14)에 의한 증폭과 감쇠가 균형을 이루는 시점까지 상기 동작을 반복하고, 출력전압(VB)은 어느 일정한 진폭 레벨로 수속된다.

여기에서, 도1에 나타내는 본 발명의 제1 실시예의 AGC회로를 음성신호처리에 사용했다라고 가정하면, 출력신호(전압)(VB)가 어느 일정한 진폭레벨로 안정되어 있는 상태로부터, 입력신호(VA)가 그것보다 작아진 경우, 이 때 출력신호(VB)도 그것에 추종해서 작아진다. 그 후, 업/다운 카운터(5)가 다운카운트되어 감으로써, 이득제어전압(V8)이 작아져서 가변이득 증폭회로(1)의 이득을 올려, 일정한 진폭레벨로 되돌아오게 된다.

그런데, 출력신호(VB)가 일정한 진폭레벨로 되돌아올 때까지의 시간은, 다운카운트동작용 클록(V6)의 주파수가 높으면, 다운카운트동작용 클록(V6)의 주파수에 추종해서 빨라지게 된다. 실제의 음성에 대해서 설명하면, 소정 진폭을 가진 소리(E)에 계속해서, 소리(E)에 대해서 작은 진폭의 소리(F)가 입력된 경우, 순간적으로 같은 크기의 음으로 되어 버리므로, 임장감이나 원근감이 없고 위화감이 있는 음성신호로 되어 버리는 제1 문제가 발생한다.

이 문제를 회피하기 위해서, 다운카운트동작용 클록(V6)의 주파수를 낮게 하면, 이번에는, 소정 진폭을 가진 소리(E)가 AGC회로에 의해 일정한 진폭으로 안정되어 있는 상태에서, 파열음과 같은 단시간에 급준하고 큰 소리(G)가 입력된 경우에 이하와 같은 문제가 발생한다. 즉, 급준하고 큰 소리(G)에 의해 업/다운 카운터(5)는 업카운트동작을 행하여, 급준하고 큰 소리(G)를 감쇠시키려고 하기 때문에, 소리(G)에 계속해서 입력되는 소리(E)도 그것에 추종해서 작아지게 된다. 급준하고 큰 소리(G)가 없어지게 된 후에는 소리(E)를 급준하고 큰 소리(G)가 입력되기 이전의 진폭의 소리로 되돌리려고 업/다운 카운터(5)가 다운카운트동작을 행한다. 그런데, 다운카운트동작용 클록(V6)의 주파수는 낮게 설정되어 있기 때문에, 일정한 진폭레벨로 되돌아올 때까지의 시간이 길어져서, 소리(E)가 들리지 않거나, 또는 알아 듣기 곤란한 상태의 시간이 길어지게 된다라는 제2 의 문제가 발생한다.

도10에 나타내는 본 발명의 실시예에 따르면, 예를 들면, 업/다운 카운터(14)의 업카운트동작용 클록(V11) 및 다운카운트동작용 클록(V12)의 주파수를, 업/다운 카운터(5)의 업카운트동작용 클록(V5) 및 다운카운트동작용 클록(V6)의 주파수에 대해서, 각각 낮게 하면, 소정 진폭을 가진 소리(E)에 계속해서, 소리(E)에 대해서 작은 소리(F)가 입력된 경우, 이하와 같은 동작으로 된다. 즉, 작은 소리(F)가 입력되기 이전에는 AGC회로에 의해 소리(E)는 어느 일정한 진폭으로 안정되게 출력되고 있으므로, D/A변환회로(9)의 출력전압(V7)과 D/A변환회로(18)의 출력전압(V13)은 대략 같은 전위로 균형을 이루고 있지만, 작은 소리(F)가 입력되면 업/다운 카운터(5)는 다운카운트동작을 행하여, D/A변환회로(9)의 출력전압(V7)을 낮추려고 한다. 출력전압(V7)이 D/A변환회로(18)의 출력전압(V13)보다 낮아지면, 전압비교기(19)의 출력전압(V14)이 하이레벨에서 로우레벨로 반전되고, 업/다운 카운터(14)가 다운카운트동작을 행하여 D/A변환회로(18)의 출력전압(V13)을 낮추려고 한다. 그런데, 업/다운 카운터(14)의 다운카운트동작용 클록(V12)의 주파수가 업/다운 카운터(5)의 다운카운트동작용 클록(V6)의 주파수보다 낮기 때문에, 출력전압(V13)이 내려가는 속도는 느려진다. 이 때문에, 출력전압(V13)의 쪽이 출력전압(V7)보다 높은 상태로 유지되고,전환회로(20)에 의해 이득제어전압(V8)은 출력전압(V13)으로부터 생성되게 된다. 그 결과, 소리(F)가 AGC회로에 의해 일정한 진폭으로 안정될 때까지의 시간이 길어져서, 임장감(臨場感)이나 원근감을 손상하지 않는 위화감이 없는 음성신호를 출력할 수 있다.

또, 업/다운 카운터(14)의 업카운트동작용 클록(V11) 및 다운카운트동작용 클록(V12)의 주파수와, 업/다운 카운터(5)의 업카운트동작용 클록(V5) 및 다운카운트동작용 클록(V6)의 주파수의 관계가 상기와 반대인 경우에도, 본 발명은 성립된다.

또한, 소정 진폭을 가진 소리(E)가 AGC회로에 의해 일정한 진폭으로 안정되어 있는 상태에서, 파열음과 같은 단시간에 급준하고 큰 소리(G)가 입력된 경우, 이하와 같은 동작이 된다. 즉, 급준하고 큰 소리(G)에 의해 업/다운 카운터(5)는 업카운트동작을 행하여, D/A변환회로(9)의 출력전압(V7)이 높아지고, 전압비교기(19)에 의해 업/다운 카운터(14)도 업카운트동작을 행하여, D/A변환회로(18)의 출력전압(V13)도 높아진다.

그런데, 업/다운 카운터(5)의 업카운트동작용 클록(V5)의 주파수가 업/다운 카운터(14)의 업카운트동작용 클록(V11)의 주파수보다 높기 때문에, 출력전압(V7)은 출력전압(V13)보다 빨리 높아지고, 가변이득 증폭회로(1)의 이득은 출력전압(V7)으로부터 생성되는 이득제어전압(V8)에 추종한다.

소리(G)가 없어진 후, 소리(E)를 급준하고 큰 소리(G)가 입력되기 이전의 진폭의 소리로 되돌리고자 하는 동작시에는, 업/다운 카운터(5)는 다운카운트동작을행한다. 그런데, 출력전압(V7)은 출력전압(V13)보다 높은 상태이기 때문에, 업/다운 카운터(14)는 급준하고 큰 소리(G)의 입력에 따라 업카운트동작을 계속한다. 그 후, 전압(V7,V13)의 관계가 역전되어, 업/다운 카운터(14)가 다운카운트를 시작한다.

출력전압(V7)이 출력전압(V13)보다 높은 동안, 소리(E)가 일정한 진폭으로 되돌아오는 스피드는 업/다운 카운터(5)의 다운카운트동작용 클록(V6)의 주파수에 추종하기 때문에, 상기와 같은 문제를 방지할 수 있다.

상기에 있어서, 제1 및 제2 문제를 막기 위해서 제1 및 제2 업/다운 카운터(5,14)의 카운트동작용 클록(V5,V6,V11,V12)의 주파수를 각각 다르게 했지만, 카운트값에 대한 제1 및 제2 D/A변환회로(9,18)의 변화폭을 다르게 하는 것, 예를 들면 제2 D/A변환회로(18)의 변화폭을 제1 D/A변환회로(9)의 변화폭보다 작게 하는 것으로도 같은 효과가 얻어진다.

도11은, 제4 실시예의 AGC회로의 동작을 나타내는 각 부의 파형도이다. 도11에는 전압비교기(3)의 출력신호(V3), 업/다운 카운터(5)에 입력되는 업카운트동작용 클록(V5), 업/다운 카운터(5)에 입력되는 다운카운트동작용 클록(V6), 업/다운 카운터(14)에 입력되는 업카운트동작용 클록(V11), 업/다운 카운터(14)에 입력되는 다운카운트동작용 클록(V12), D/A변환회로(9,18)의 각각의 출력전압(V7,V13), 전압비교기(19)의 출력신호(V14), 전환회로(20)의 출력전압, 이득제어전압(V8)을 각각 나타내고 있다.

도11에서는, 전압비교기(19)의 출력신호(V14)의 레벨에 따라,D/A변환회로(9,18)의 출력전압(V7,V13)이 선택적으로 전환회로(20)의 출력전압으로서 나타내어지는 것을 도시하고 있다.

도12에는, 소정 진폭을 가진 소리(E)에 계속해서, 소리(E)에 대해서 작은 소리(F)가 입력된 경우에 있어서의, 입력신호(VA)와 제어전압(V8)과 출력신호(VB)의 파형을 도11보다 거시적으로 나타내고 있다. 소리(E)에 대해서 작은 소리(F)가 입력된 후에는 전압(V13)에 의해 제어전압(V8)이 결정된다.

도13에는, 소정 진폭을 가진 소리(E)가 AGC회로에 의해 일정한 진폭으로 안정되어 있는 상태에서, 파열음과 같은 단시간에 급준하고 큰 소리(G)가 입력된 경우에 있어서의, 입력신호(VA)와 제어전압(V8)과 출력신호(VB)의 파형을 도11보다 거시적으로 나타내고 있다.

상기의 제4 실시예의 구성(도10)에, 도4의 플립플롭(11)을 추가한 구성, 또는 도6의 카운트동작 제어회로(13)를 추가한 구성, 카운트동작 제어회로(13)에 상당하는 기능을 업/다운 카운터(5)에 내장시키는 구성을 실시예로서 들 수 있다.

또, 상기의 제4 실시예의 구성(도10)에, 도4의 플립플롭(11) 및 도6의 카운트동작 제어회로(13)를 추가한 구성, 플립플롭(11)을 추가함과 아울러 카운트동작 제어회로(13)에 상당하는 기능을 업/다운 카운터(5)에 내장시키는 구성도, 각각 실시예 로서 들 수 있다.

또한, 상기의 제4 실시예의 구성(도10)에, 도4의 플립플롭(11)을 추가하고, 또한, 플립플롭(11)과 같은 구성을 갖는 레지스터를 전압비교기(19)와 업/다운 카운터(14) 사이에 설치해도 좋다. 그 경우, 전압비교기의 출력 노이즈의 영향을 없애기 위해서, 전환회로(20)의 입력도 레지스터로부터 입력되는 것이 바람직하다.

또, 상기 제4 실시예의 구성(도10)에, 도6의 카운트동작 제어회로(13)를 추가하고, 또한 카운트동작 제어회로(13)와 같은 구성을 갖는 카운트동작 제어회로를 전압비교기(19)와 업/다운 카운터(14) 사이에 설치해도 좋다. 또한, 전압비교기(19)와 업/다운 카운터(14) 사이에 상기한 레지스터 및 카운트동작 제어회로의 양쪽을, 레지스터를 전압비교기(19)측에 위치시킨 상태로 설치해도 좋다. 그 경우, 전압비교기의 출력 노이즈의 영향을 없애기 위해서, 전환회로(20)의 입력도 레지스터로부터 입력되는 것이 바람직하다.

여기서, 상술한 구성 중, 몇개를 도14 내지 도16에 나타낸다. 이들의 도면에 있어서, 11B는 플립플롭, 12B는 기준클록 입력단자, 13B는 카운트동작 제어회로이며, 그밖의 구성은 앞의 실시예에서 설명한 것과 동일하다.

또, 상기 각 실시예에서는, 업/다운 카운터(5,14)에 업카운트동작용과 다운카운트동작용으로, 주기가 다른 독립된 클록을 입력하는 구성을 나타냈지만, 업카운트동작용과 다운카운트동작용으로 동일한 클록을 부여해도 좋다. 이 경우, 어택타임 및 리커버리타임을 독립해서 조정할 수는 없게 되지만, 커패시터를 이용한 적분회로를 필요로 하지 않고 AGC회로를 실현할 수 있는 점 등, 그 이외의 작용효과에 대해서는 상기의 각 실시예와 동일하다.

이상, 본 발명의 구체적 실시예에 대해서 상세하게 설명했지만, 본 발명은, 이들 구체예에 한정되는 것은 아니고, 본 발명의 기술적 범위를 벗어나지 않는 한 여러가지 변형이 가능하다.

이상과 같이, 본 발명에 의하면, 커패시터를 사용한 적분회로를 필요로 하지 않고, 집적회로에 내장하는 것도 용이하다. 또한 어택타임 및 리커버리타임을 용이하게 조정하는 것이 가능한 우수한 AGC회로를 제공할 수 있다.

또, 본 발명에 의하면, 어택타임 및 리커버리타임을 독립해서 조정할 수 있다.

또, 본 발명에 의하면, 미리 설정된 입력신호의 레벨변화에 대한 출력 응답성보다 짧은 시간에서의 입력신호 레벨변화에는 추종하지 않는, 더욱 고정밀도의 AGC회로를 제공할 수 있다.

또, 본 발명에 의하면, 업/다운 카운터의 오버플로를 방지하고, 가변이득 증폭회로의 이득변화폭을 임의로 설정할 수 있는 더욱 우수한 AGC회로를 제공할 수 있다.

또, 본 발명에 의하면, 전환회로 및 업/다운 카운터의 쌍방의 동작이 안정되고, 가변이득 증폭회로의 동작이 안정되기 때문에, 더욱 우수한 AGC회로를 제공할 수 있다.

Claims

이득제어신호에 의해 제어되는 이득을 갖는 가변이득 증폭회로;

상기 가변이득 증폭회로의 출력신호를 정류하는 정류회로;

상기 정류회로에 의해 정류된 정류신호를 미리 임의로 설정된 전압과 비교하는 제1 전압비교기;

상기 제1 전압비교기의 출력전압의 레벨에 따라서 업카운트동작과 다운카운트동작을 전환하는 제1 업/다운 카운터; 및

상기 제1 업/다운 카운터의 카운트값에 따른 전압을 출력하는 제1 D/A변환회로를 구비하고,

상기 제1 D/A변환회로로부터 출력되는 전압에 대응한 이득제어신호를 상기 가변이득 증폭회로에 공급하도록 한 것을 특징으로 하는 AGC회로.
제1 항에 있어서, 상기 제1 업/다운 카운터에 제1 업카운트동작용 클록과 제1 다운카운트동작용 클록을 각각 독립해서 입력하고 있는 것을 특징으로 하는 AGC회로.
제1 항에 있어서, 상기 제1 전압비교기와 제1 업/다운 카운터 사이에 제1 레지스터를 설치하고, 상기 제1 전압비교기의 출력전압을 제1 기준클록의 주기로 상기 제1 레지스터에 저장하고, 상기 제1 레지스터에 저장된 전압의 레벨에 따라서상기 제1 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하고, 상기 제1 기준클록의 주기보다 짧은 기간내에서의 상기 제1 전압비교기의 출력전압의 변화를 상기 제1 업/다운 카운터에 전달하지 않도록 한 것을 특징으로 하는 AGC회로.
제1 항에 있어서, 상기 제1 전압비교기와 상기 제1 업/다운 카운터 사이에 제1 카운트동작 제어회로를 설치하고, 상기 제1 카운트동작 제어회로로 상기 제1 업/다운 카운터의 카운트값에 따라서 상기 제1 전압비교기의 출력전압을 상기 제1 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 상기 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하도록 한 것을 특징으로 하는 AGC회로.
제3 항에 있어서, 상기 제1 레지스터와 상기 제1 업/다운 카운터 사이에 제1 카운트동작 제어회로를 설치하고, 상기 제1 카운트동작 제어회로로 상기 제1 업/다운 카운터의 카운트값에 따라서 상기 제1 레지스터의 출력전압을 상기 제1 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 상기 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하도록 한 것을 특징으로 하는 AGC회로.
제1 항에 있어서, 상기 제1 업/다운 카운터는, 카운트값에 따라서 업카운트동작을 실행시키거나 또는 그 실행을 정지시킴과 아울러, 카운트값에 따라서 다운카운트동작을 실행시키거나 또는 그 실행을 정지시킴으로써, 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하는 기능을 갖는 것을 특징으로 하는 AGC회로.
이득제어신호에 의해 제어되는 이득을 갖는 가변이득 증폭회로;

상기 가변이득 증폭회로의 출력신호를 정류하는 정류회로;

상기 정류회로에 의해 정류된 정류신호를 미리 임의로 설정된 전압과 비교하는 제1 전압비교기;

상기 제1 전압비교기의 출력전압의 레벨에 따라서 업카운트동작과 다운카운트동작을 전환하는 제1 업/다운 카운터;

상기 제1 업/다운 카운터의 카운트값에 따른 전압을 출력하는 제1 D/A변환회로;

제2 업/다운 카운터;

상기 제2 업/다운 카운터의 카운트값에 따른 전압을 출력하는 제2 D/A변환회로;

상기 제1 D/A변환회로의 출력전압과 상기 제2 D/A변환회로의 출력전압을 비교하는 제2 전압비교기; 및

상기 제2 전압비교기의 출력전압의 레벨에 기초하여 상기 제1 D/A변환회로의 출력전압과 상기 제2 D/A변환회로의 출력전압 중 높은 쪽의 출력전압을 출력하는 전환회로를 구비하고,

상기 제2 전압비교기의 출력전압의 레벨에 따라서 상기 제2 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하도록 하여, 상기 전환회로로부터 출력되는 전압에 대응한 이득제어신호를 상기 가변이득 증폭회로에 공급하도록 한 것을 특징으로 하는 AGC회로.
제7항에 있어서, 상기 제1 업/다운 카운터에 제1 업카운트동작용 클록과 제1 다운카운트동작용 클록을 독립해서 각각 입력하고,

상기 제2 업/다운 카운터에 제2 업카운트동작용 클록과 제2 다운카운트동작용 클록을 각각 독립해서 입력하고 있는 것을 특징으로 하는 AGC회로.
제7항에 있어서, 상기 제1 전압비교기와 상기 제1 업/다운 카운터 사이에 제1 레지스터를 설치하고, 상기 제1 전압비교기의 출력전압을 제1 기준클록의 주기로 상기 제1 레지스터에 저장하고, 상기 제1 레지스터에 저장된 전압의 레벨에 따라서 상기 제1 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하고, 상기 제1 기준클록의 주기보다 짧은 기간내에서의 상기 제1 전압비교기의 출력전압의 변화를 상기 제1 업/다운 카운터에 전달하지 않도록 한 것을 특징으로 하는 AGC회로.
제9항에 있어서, 상기 제2 전압비교기와 상기 제2 업/다운 카운터 및 상기 전환회로 사이에 제2 레지스터를 설치하고, 상기 제2 전압비교기의 출력전압을 제2 기준클록의 주기로 상기 제2 레지스터에 저장하고, 상기 제2 레지스터에 저장된 전압의 레벨에 따라서 상기 제2 업/다운 카운터의 업카운트동작과 다운카운트동작을 전환하고, 상기 제2 기준클록의 주기보다 짧은 기간내에서의 상기 제2 전압비교기의 출력전압의 변화를 상기 제2 업/다운 카운터에 전달하지 않도록 한 것을 특징으로 하는 AGC회로.
제7항에 있어서, 상기 제1 전압비교기와 상기 제1 업/다운 카운터 사이에 제1 카운트동작 제어회로를 설치하고, 상기 제1 카운트동작 제어회로로 상기 제1 업/다운 카운터의 카운트값에 따라서 상기 제1 전압비교기의 출력전압을 상기 제1 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 상기 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하도록 하고,

상기 제2 전압비교기와 상기 제2 업/다운 카운터 사이에 상기 제2 카운트동작 제어회로를 설치하고, 상기 제2 카운트동작 제어회로로 상기 제2 업/다운 카운터의 카운트값에 따라서 상기 제2 전압비교기의 출력전압을 상기 제2 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 상기 제2 업/다운 카운터의 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한하도록 한 것을 특징으로 하는 AGC회로.
제1 0항에 있어서, 상기 제1 레지스터와 상기 제1 업/다운 카운터 사이에 제1 카운트동작 제어회로를 설치하고, 상기 제1 카운트동작 제어회로로 제1 업/다운 카운터의 카운트값에 따라서 상기 제1 레지스터의 출력전압을 상기 제1 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 상기 제1 업/다운 카운터의 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하도록 하고,

상기 제2 레지스터와 상기 제2 업/다운 카운터 사이에 제2 카운트동작 제어회로를 설치하고, 상기 제2 카운트동작 제어회로로 상기 제2 업/다운 카운터의 카운트값에 따라서 상기 제2 레지스터의 출력전압을 상기 제2 업/다운 카운터에 전달하거나 또는 그 전달을 차단함으로써, 상기 제2 업/다운 카운터의 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한하도록 한 것을 특징으로 하는 AGC회로.
제7항에 있어서, 상기 제1 업/다운 카운터가, 카운트값에 따라서 업카운트동작을 실행시키거나 또는 그 실행을 정지시킴과 아울러, 카운트값에 따라서 다운카운트동작을 실행시키거나 또는 그 실행을 정지시킴으로써, 카운트값을 소정의 제1 상한값과 소정의 제1 하한값의 범위내로 제한하는 기능을 가짐과 아울러,

상기 제2 업/다운 카운터가, 카운트값에 따라서 업카운트동작을 실행시키거나 또는 그 실행을 정지시킴과 아울러, 카운트값에 따라서 다운카운트동작을 실행시키거나 또는 그 실행을 정지시킴으로써, 카운트값을 소정의 제2 상한값과 소정의 제2 하한값의 범위내로 제한하는 기능을 갖는 것을 특징으로 하는 AGC회로.