KR20040079174A - 반도체 소자의 커패시터 형성방법 - Google Patents

Abstract

본 발명은 스토리지노드간의 브릿지를 방지하는 반도체 소자의 커패시터 형성방법에 관한 것으로, 특히, 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝하여 복수의 플러그를 형성하는 단계와, 상기 결과물상에 베리어막을 형성하는 단계와, 상기 베리어막 상부에 커패시터 산화막을 형성하는 단계와, 상기 커패시터 산화막 상부에 소정의 결정방향을 갖고 그레인 경계 밀도가 낮은 하드마스크를 형성한 후 어닐링하는 단계와, 상기 어닐링된 하드마스크의 상부에 포토레지스터를 도포한 후 미리 정의된 스토리지노드의 패턴으로 노광하는 단계와, 상기 노광에 의해 노출된 하드마스크를 에칭하는 단계와, 상기 하드마스크 에칭에 의해 노출된 상기 커패시터 산화막을 에칭하는 단계와, 상기 에칭된 커패시터 산화막의 전면에 스토리지노드를 형성하는 단계를 구비하는 것을 특징으로 한다.

Description

반도체 소자의 커패시터 형성방법{The method for forming capacitor in semiconductor device}

본 발명은 반도체 소자의 커패시터 형성방법에 관한 것으로, 특히, 하드마스크를 사용하여 스토리지노드를 형성하는 반도체 소자의 커패시터 형성방법에 관한 것이다.

반도체 메모리 소자에 있어 디자인룰(design rule)이 0.25~0.16㎛인 경우 스토리지노드를 형성할 시 커패시터 산화막을 에칭하기 위한 마스크로서 포토레지스터를 사용하였으나, 디자인룰이 0.15㎛ 이하로 미세화 됨에 따라 커패시터 산화막 위에 폴리실리콘 재질의 하드마스크를 형성하고 그 위에 포토레지스터를 도포한 후 사진식각공정을 진행함으로써, 커패시터 산화막을 에칭하는 방법을 사용하게 되었다.

그러나, 이와 같은 하드마스크를 이용한 스토리지노드 형성공정의 경우 일반적인 방법으로 불순물이 도핑된(doped) 실리콘을 증착하면, 후속의 에칭 공정 시 플라즈마를 사용함으로 인해 아킹(Arcing)이 발생하여 패턴이 무너지는 형상이 발생한다.

이러한 문제를 해결하기 위해 불순물이 도핑되지 않은(undoped) 폴리실리콘을 사용할 경우 증착된 폴리실리콘의 표면 상태가 거칠어지고 다결정화 되는 다른 문제점이 초래된다.

한편, 이러한 폴리실리콘 재질의 하드마스크를 에칭할 시 스토리지노드(storage node)는 결정 방향에 영향을 받아서, 도 1 및 도 2에 나타낸 바와 같이, 매끈한 타원형이 아닌 쭈글쭈글한 형상을 갖는 타원형 구조로 형성된다.

도 1은 종래 기술에 의해 준안정 폴리실리콘(MPS:Metastable Poly Si) 후의스토리지노드 나타낸 사진이고, 도 2는 도 1의 A부분을 확대한 사진이다.

도 1 및 도 2에 나타낸 바와 같은 매끄럽지 못한 스토리지노드의 형상은 일부지역에서 스토리지노드간의 브리지를 유발시키며, 소자의 수율을 감소시키는 결과를 초래한다.

상기한 바와 같은 문제점들을 해결하기 위해서 비정질 상태의 실리콘을 하드마스크로 사용하기도 하는데, 이 경우 커패시터 산화막이 증가함에 따라 하드마스크의 두께도 증가된다. 이는 마스크 작업 시 하드마스크의 증착장비 및 증착부분에 따라 정렬불량을 발생시키는 원인으로 작용하게 된다.

따라서, 본 발명의 목적은 상기 문제점을 해결하기 위해 소정의 결정방향을 갖고, 통상적인 비정질 실리콘에 비해 그레인 경계 밀도(Grain boundary density)가 상대적으로 낮은 비정질 실리콘 재료의 하드마스크를 이용하여 매끄러운 스토리지노드를 형성함으로써, 스토리지노드간의 브릿지를 방지하는 반도체 소자의 커패시터 형성방법을 제공하는 데 있다.

도 1은 종래 기술에 의해 형성된 스토리지노드를 나타낸 사진.

도 2는 도 1의 A부분을 확대한 사진.

도 3a 내지 도 3e는 본 발명에 따른 커패시터 형성방법을 설명하기 위한 단면도.

도 4는 본 발명에 따른 스토리지노드를 나타낸 사진.

*도면의 주요부분에 대한 부호설명

1: 기판 2: 층간절연막

4: 플러그 6: 베리어막

8: 커패시터 산화막 10; 실리콘 씨드

12: 하드마스크 14: 스토리지노드

상기 목적을 달성하기 위한 본 발명에 따른 커패시터 형성방법은, 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 패터닝하여 복수의 플러그를 형성하는 단계; 상기 결과물상에 베리어막을 형성하는 단계; 상기 베리어막상부에 커패시터 산화막을 형성하는 단계; 상기 커패시터 산화막 상부에 소정의 결정방향을 갖고 그레인 경계 밀도가 낮은 하드마스크를 형성한 후 어닐링하는 단계; 상기 어닐링된 하드마스크의 상부에 포토레지스터를 도포한 후 미리 정의된 스토리지노드의 패턴으로 노광하는 단계; 상기 노광에 의해 노출된 하드마스크를 에칭하는 단계; 상기 하드마스크 에칭에 의해 노출된 상기 커패시터 산화막을 에칭하는 단계; 및 상기 에칭된 커패시터 산화막의 전면에 스토리지노드를 형성하는 단계를 구비하는 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

도 3a 내지 도 3e는 본 발명에 따른 커패시터 형성방법을 설명하기 위한 단면도이다.

도 3a 내지 도 3e를 참조하여 본 발명의 커패시터 형성방법을 설명하면 다음과 같다.

먼저, 도 3a에 나타낸 바와 같이, 반도체 기판(1)상에 층간절연막(2)을 형성한 후 층간절연막(2)을 패터닝하여 복수의 컨택홀을 형성하고, 상기 복수의 컨택홀내에 폴리실리콘을 채워넣음으로써 전기적인 전도성을 갖는 복수의 플러그(4)를 형성한다. 이어서 후술되는 커패시터 산화막을 식각할 시 복수의 플러그(4)의 손상을 방지하기 위해 상기 결과물상에 베리어막(6)을 형성한 후 베리어막(6)의 상부에 커패시터 산화막(8)을 형성한다.

본 발명의 일실시예에 따라 베리어막(6)으로는 질화막이 사용되고, 커패시터 산화막(8)으로는 PE-TEOS(Plasma-enhanced Tetraethyl Orthosilicate) 또는 PSG(Phosphosilicate glass)와 PE-TEOS의 이중산화막이 사용된다. 여기서, 커패시터 산화막(8)은 300~600℃에서 10000~15000Å 범위의 두께로 증착하는 것이 바람직하다.

그 다음, 도 3b에 나타낸 바와 같이, 커패시터 산화막(8)의 상부에 통상적인 실리콘 씨드(seed)에 비해 그레인 경계 밀도가 상대적으로 낮은 실리콘 씨드(seed)(10)를 형성하고, 이어서, 도 3c에 나타낸 바와 같이, 저압화학기상증착(LPCVD:Low Pressure chemical vapor deposition)을 이용하여 실리콘 씨드(10)에 비정질 실리콘 재료를 소정의 두께로 증착하고 어닐링함으로써 하드마스크(12)를 형성한다. 이때, 상기 비정질 실리콘은 실리콘 씨드(10)의 결정방향에 따라 성장하게 된다.

본 발명의 일실시예에 따라 하드마스크(12)는 챔버의 기저압력을 0.1uTorr(1e-7) 이하의 압력으로 유지하는 고진공 시스템에 의해 형성되며, 상기 챔버내의 온도의 범위가 600~800℃이며, 상기 챔버내에 N₂가스를 주입하는 상태에서 적어도 1시간 이상 어닐링되는 것이 바람직하다.

한편, 본 발명의 일실시예에 따라 실리콘 씨드(10)의 형성시 상기 고진공 시스템의 챔버 압력은 1mTorr(1e-3) 이하를 유지하며, 온도는 550~620℃의 범위를 유지하는 것이 바람직하다.

한편, 본 발명의 일실시예에 따라 실리콘 씨드(10)를 형성하기 위한 소스가스로는 실리콘을 포함한 SiH₄및 Si₂H₆중 하나가 이용되며, 상기 소스가스는 30sccm 이하의 양으로 상기 고진공 시스템의 챔버내에 주입되는 것이 바람직하다. 또한, 상기 소스가스는 He, Ar 및 N₂등의 불활성 가스와 함께 상기 고진공 시스템의 챔버내에 주입된다.

그 다음, 도 3d에 나타낸 바와 같이, 상기 어닐링된 하드마스크(12)의 상부에 포토레지스터(미도시)를 도포한 후 사진현상공정을 실시하여 미리 정의된 스토리지노드의 패턴으로 노광하고, 이어서 상기 노광에 의해 노출된 하드마스크(12)를 에칭한 후 상기 포토레지스터(미도시)를 제거한다.

그 다음, 상기 하드마스크 에칭에 의해 노출된 커패시터 산화막 및 베리어막을 에칭한 후 폴리실리콘의 증착 및 에치백과 같은 통상적인 스토리지노드 형성 공정을 진행하면, 도 3e 나타낸 바와 같은 결과를 얻을 수 있다.

이후, 상기 스토리지노드의 유효 표면적을 증가시키기 위해 준안정 폴리실리콘(MPS)을 형성하는 공정이 수행된다. 여기서, 준안정 폴리실리콘(MPS) 형성공정이라 함은 커패시터의 정전용량을 증가시키기 위한 것으로서 스토리지노드의 표면에 규칙적인 반구형의 MPS를 형성하여 커패시터의 유효면적을 증가시키는 공정을 의미한다.

도 4는 본 발명에 따른 스토리지 노드를 나타낸 사진으로서, 특히 준안정 폴리실리콘(MPS) 형성 공정을 실시한 후의 사진이다.

도 4에서 알수 있는 바와 같이, 비정질 실리콘 재질의 하드마스크를 사용하는 경우 매끄러운 스토리지노드를 얻을 수 있다.

상기에서 본 발명의 특정 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 특허청구범위 안에 속한다 해야 할 것이다.

상술한 바와 같이, 본 발명은 소정의 결정방향을 갖고, 통상적인 비정실 실리콘에 비해 그레인 경계 밀도가 상대적으로 낮은 비정질 실리콘 재료의 하드마스크로 이용하여 매끄러운 스토리지노드를 형성함으로써, 커패시터 산화막 및 하드마스크의 두께를 증가시키지 않고 준안정 폴리실리콘 형성 공정 후의 스토리지노드간 브릿지를 방지할 수 있으며, 이로 인해 안정된 소자의 수율을 확보할 수 있을 뿐만 아니라 마스크 작업 시 하드마스크의 증착장비 및 증착부분에 따라 발생하는 정렬불량을 개선할 수 있는 효과가 있다.

Claims (9)

1. 반도체 기판 상에 층간절연막을 형성하는 단계;

   상기 층간절연막을 패터닝하여 복수의 플러그를 형성하는 단계;

   상기 결과물상에 베리어막을 형성하는 단계;

   상기 베리어막 상부에 커패시터 산화막을 형성하는 단계;

   상기 커패시터 산화막 상부에 소정의 결정방향을 갖고 그레인 경계 밀도가 낮은 하드마스크를 형성한 후 어닐링하는 단계;

   상기 어닐링된 하드마스크의 상부에 포토레지스터를 도포한 후 미리 정의된 스토리지노드의 패턴으로 노광하는 단계;

   상기 노광에 의해 노출된 하드마스크를 에칭하는 단계;

   상기 하드마스크 에칭에 의해 노출된 상기 커패시터 산화막을 에칭하는 단계; 및

   상기 에칭된 커패시터 산화막의 전면에 스토리지노드를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
2. 제 1 항에 있어서,

   상기 하드마스크는 비정실 실리콘 재료로 형성되는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
3. 제 2 항에 있어서,

   상기 하드마스크는 챔버의 기저압력을 0.1uTorr(1e-7) 이하로 유지하는 고진공 시스템에 의해 형성되는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
4. 제 2 항에 있어서,

   상기 하드마스크의 형성시 챔버의 압력을 1Torr 이하로 유지시키며, 상기 챔버의 온도를 530℃ 이하로 유지시키는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
5. 제 1 항에 있어서,

   상기 하드마스크는 그레인 경계 밀도가 낮은 실리콘 씨드를 상기 커패시터 산화막 상부에 형성한 후 저압화학기상증착을 이용하여 상기 실리콘 씨드를 성장시킴에 의해 형성되는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
6. 제 5 항에 있어서,

   상기 실리콘 씨드는 1mTorr(1e-3) 이하의 압력과 550~620℃의 온도를 갖는 챔버내에서 형성되는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
7. 제 5 항에 있어서,

   상기 실리콘 씨드를 형성하기 위한 소스가스는 SiH₄및 Si₂H₆중 하나이며, 상기 소스가스는 30sccm 이하의 양으로 상기 챔버내에 주입되는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
8. 제 7 항에 있어서,

   상기 소스가스는 불활성 가스와 함께 상기 챔버내에 주입되는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.
9. 제 1 항 또는 제 3 항에 있어서,

   상기 하드마스크를 형성한 후 600~800℃의 온도를 유지하며, N₂가스를 주입한 상태에서 적어도 1시간 이상 어닐링하는 것을 특징으로 하는 반도체 소자의 커패시터 형성방법.