KR20040076610A

KR20040076610A - 타이밍 조정 장치

Info

Publication number: KR20040076610A
Application number: KR1020040011836A
Authority: KR
Inventors: 후지이노리오
Original assignee: 로무 가부시키가이샤
Priority date: 2003-02-26
Filing date: 2004-02-23
Publication date: 2004-09-01
Also published as: JP3771223B2; TWI299489B; US20040218704A1; CN1551181A; TW200417994A; CN1551181B; KR101014925B1; JP2004260566A

Abstract

본 발명은 시간 조정용 콘덴서를 사용하지 않고, 필요한 시간을 정밀하게 설정하는 동시에, 설정된 조정 시간의 드리프트가 적은 타이밍 조정 장치를 제공한다.

입력 신호 Vina를 AD 컨버터(10)에 의하여 디지털 신호로 변환하고 디지털화 입력 신호 Vind로서 출력한다. 카운터 회로(20)는 디지털화 입력 신호 Vind에 따라 계수 카운트 수를 세트하고, 트리거 신호 TRG에 의하여 카운터 클록 신호 CLKc의 카운트를 시작하고, 계수 카운트 수를 카운트한 시점에서 출력 신호 Sout를 출력한다.

Description

타이밍 조정 장치 {TIMING ADJUSTMENT APPARATUS}

본 발명은 플로피-디스크 장치(이하, FDD라 칭함) 등의 자기 디스크 장치나광디스크 장치의 인덱스 신호나, 비디오 테이프 레코더(VTR 또는 VCR)의 PG 신호 등을 타이밍 조정하는데 사용되는 타이밍 조정 장치에 관한 것이다.

종래, 예를 들면 FDD 등의 자기 디스크 장치에 있어서 디스크 1 회전에 1 펄스의 인덱스 신호를 발생시키고 기록 트랙에 기입함으로써, 기록 시작을 정하도록 하고 있다. 이 인덱스 신호의 발생 타이밍은 디스크의 호환성을 취할 수 있도록 디스크의 특정한 회전 각도 위치에서 발생시킬 필요가 있다. 그러나, 인덱스 신호를 발생하는 인덱스 신호 발생 수단이 취하는 정밀도는 통상 수 도 정도의 오차가 예상되므로, 발생된 인덱스 신호의 타이밍 조정을 행하고 오차를 보정하여 사용하고 있다.

이 타이밍 조정 장치에 있어서, 기준으로 되는 제1 전류를 흘리는 제1 전류원과, 임의로 조정할 수 있는 제2 전류를 흘리는 제2 전류원과, 콘덴서를 구비하고, 규정 전압치에 있는 콘덴서를 인덱스 신호의 발생에서부터 소정 시간동안만 제1 전류로 충전(방전)한 후, 제2 전류로 규정 전압치까지 방전(충전)하여 타이밍 조정을 행하는 것이 알려져 있다(특허 제2546223호 참조).

그러나, 종래의 타이밍 조정 장치는 콘덴서의 충전과 방전을 이용하여 타이밍을 조정하므로 콘덴서를 필요로 한다. 따라서, 타이밍 조정 장치를 IC화하는 경우에는 이 콘덴서를 외장 부품으로 준비할 필요가 있어서 비용 상승의 요인이 된다. 또, 외장 콘덴서로의 접속을 위해 전용 핀을 필요로 하므로 IC를 소형화하는 것이 어려워진다.

그래서, 본 발명은 시간 조정용 콘덴서를 사용하지 않고, 필요한 시간을 정밀하게 설정하는 동시에, 설정된 조정 시간의 드리프트가 적은 타이밍 조정 장치를 제공하는 것을 목적으로 한다.

도 1은 본 발명의 제1 실시형태에 관한 타이밍 조정 장치의 구성도.

도 2는 도 1의 동작을 설명하는 타이밍 차트.

도 3은 본 발명의 제2 실시형태에 관한 타이밍 조정 장치의 구성도.

도 4는 도 3의 AD 컨버터(10)의 동작을 설명하는 타이밍 차트.

<도면의 주요 부분에 대한 부호의 설명>

1O : AD 컨버터 Vina : 입력 신호

Vind : 디지털화 입력 신호 20 : 카운터 회로

TRG : 트리거 신호 Sout : 출력 신호

CLKc : 카운터 클록 신호 11 : 비교기

12 : D형 플립플롭 13 : N비트 출력 카운터

14 : 래치 회로 15 : DA 컨버터

CLKs : 시스템 클록 신호 Vda : 카운터 아날로그 신호

청구항 1의 타이밍 조정 장치는, 입력 신호 Vina가 입력되고, 이 입력 신호 레벨을 디지털 신호로 변환하여 디지털화 입력 신호 Vind로서 출력하는 AD 컨버터(10)와,

상기 디지털화 입력 신호 Vind와 카운터 클록 신호 CLKc와 트리거 신호 TRG가 입력되고, 상기 디지털화 입력 신호 Vind에 따라 계수 카운트 수가 세트되는 동시에, 상기 트리거 신호 TRG에 의하여 상기 카운터 클록 신호 CLKc의 카운트를 시작하고, 상기 계수 카운트 수에 상기 카운터 클록 신호의 카운트가 도달한 시점에서 출력 신호 Sout를 출력하는 카운터 회로(20)를 구비하는 것을 특징으로 한다.

청구항 2의 타이밍 조정 장치는, 청구항 1에 기재된 타이밍 조정 장치에 있어서, 상기 계수 카운트 수는 상기 트리거 신호가 입력된 시점에서 상기 디지털화 입력 신호 Vind가 세트되는 것을 특징으로 한다.

청구항 3의 타이밍 조정 장치는, 청구항 1, 2에 기재된 타이밍 조정 장치에 있어서, 상기 AD 컨버터(10)는 입력 클록 신호 CLKs를 카운트하고, 카운트 동작을 반복하여 행하는 2진화 N비트 출력 카운터(13)와, 상기 2진화 N비트 출력 카운터(13)의 N비트 출력 신호 Q1∼Q4를 카운터 아날로그 신호로 변환하여 상기 카운터 아날로그 신호 Vda로서 출력하는 DA 컨버터(15)와, 상기 입력 신호 Vina와 상기 카운터 아날로그 신호 Vda를 비교하고, 비교 출력 CP를 출력하는 비교기(11)와, 상기 N비트 출력 신호 Q1∼Q4를 데이터로서 입력하고, 상기 비교 출력 CP의 변화에 따라 상기 N비트 출력 신호 Q1∼Q4를 유지하고, 이 유지된 상기 N비트 출력 신호 Q1∼Q4를 상기 디지털화 입력 신호 Vind로서 출력하는 래치 회로(14)를 구비하는 것을 특징으로 한다.

청구항 4의 타이밍 조정 장치는, 청구항 3에 기재된 타이밍 조정 장치에 있어서, 상기 카운터 클록 신호 CLKc는 상기 N비트 출력 신호 Q1∼Q4 중 어느 하나의 출력 신호인 것을 특징으로 한다.

[발명의 실시형태]

이하, 본 발명의 타이밍 조정 장치의 실시형태에 대해 도면을 참조하여 설명한다. 도 1은 본 발명의 제1 실시형태에 관한 타이밍 조정 장치의 구성을 나타내는 도면이다. 도 2는 도 1의 동작을 설명하는 타이밍 차트이다. 이 타이밍 조정 장치는 IC로 제조되어 있다.

도 1에 있어서, AD 컨버터(10)는 입력 신호 Vina가 입력되고, 이 입력 신호 레벨을 디지털 신호로 변환하여 디지털화 입력 신호 Vind로서 출력한다. 카운터 회로(COUNT)(20)는 디지털화 입력 신호 Vind가 데이터 입력단자 D에, 카운터 클록 신호 CLKc가 클록 입력단자 CK에, 트리거 신호 TRG가 세트 단자 S에 각각 입력된다.

그리고, 카운터 회로(20)에서는 트리거 신호 TRG에 의하여 디지털화 입력 신호 Vind에 따른 계수 카운트 수가 세트되는 동시에, 카운터 클록 신호 CLKc의 카운트를 시작하고, 세트된 계수 카운트 수를 카운트 종료한 시점에서 출력 신호 Sout를 출력한다.

트리거 신호 TRG는 모터 등의 회전체의 회전(FDD의 경우를 예로 하면 약 30ORPM)에 수반하여 1 회전에 1회 출력된다. 출력 신호 Sout는 트리거 신호 TRG의 발생으로부터 소정 회전 각도(예, 수 도)에 상당하는 지연 시간 후에 출력된다. 입력 신호 Vina는 출력 신호 Sout가 출력 타이밍을 결정하는 지연 시간을 설정하도록 조정되는 것이고, 예를 들면 볼륨 소자(가변 저항)에 의하여 그 레벨을 조정하여 설정한다.

도 1의 타이밍 조정 장치의 동작에 대하여 도 2의 타이밍 차트를 참조하여 설명한다.

우선, 트리거 신호 TRG에 대하여 출력 신호 Sout를 지연시키는 조정 시간 Td를 정하고, 이 조정 시간 Td에 부합하도록 입력 신호 Vina를 설정한다. 이 설정된 입력 신호 Vina의 크기가 도 2에 화살표로 도시되어 있다.

이 설정된 입력 신호 Vina가 AD 컨버터(10)에 입력되고, 디지털화 입력 신호 Vind에 디지털 부호화되어, 카운터 회로(20)의 데이터 입력단자 D에 공급된다. 카운터 회로(20)에는 또한 카운터 클록 신호 CLKc가 연속적으로 공급되어 있다.

트리거 신호 TRG가 세트 단자 S로 시점 t1에서 인가되면, 이 시점의 디지털화 입력 신호 Vind가 계수 카운트 값으로서 세트된다. 동시에, 카운터 클록 신호 CLKc의 카운트가 시작된다. 또한, 트리거 신호 TRG는 카운터 클록 신호 CLKc에 동기하는 것을 예로 하여 도시하고 있으나, 동기하지 않아도 된다.

카운터 클록 신호 CLKc의 카운트는 진행하여, 이 카운트 수 CNT가 계수 카운트 값(즉, Vind)에 이른 시점 t2에서 카운터 클록 신호 CLKc의 카운트가 종료되고, 출력 신호 Sout가 출력된다. 카운터 클록 신호 CLKc의 카운트 개시 시점 t1부터 카운트 종료시점 t2까지의 시간이 조정된 조정 시간 Td로 된다.

트리거 신호 TRG는 대상이 원판 형상 또는 회전체인 경우에는 소정 주기 T1마다 반복하여 공급되므로, 출력 신호 Sout도 조정 시간 Td만 지연되고 소정 주기 T1마다 반복 출력된다.

이 조정 시간 Td가 소기의 시간과 다른 경우나, 또는 이 시간을 변경하는 경우에는 입력 신호 Vina를 적절한 크기로 재조정한다.

본 발명의 타이밍 조정 장치에서는 입력 신호 Vina가 디지털 부호화된 디지털화 입력 신호 Vind에 따라 카운터 회로(20)의 계수 카운트를 세트하고, 카운터 클록 신호 CLKc에 따라 카운트를 행한다. 따라서 입력 신호 Vina에 정밀하게 대응한 조정 시간 Td를 설정할 수 있다.

또한, 설정된 조정 시간 Td의 정밀도는 카운터 클록 신호 CLKc에 의하여 정해지기 때문에, 카운터 클록 신호 CLKc가 안정되어 있다면 전원 전압이나 주위 온도의 변화에 의한 조정 시간 Td의 드리프트는 종래보다 적게 할 수 있다. 또한, 카운터 클록 신호 CLKc의 클록 주기는 조정 시간 Td의 드리프트가 작기 때문에, 필요로 하는 조정 시간 Td의 정밀도에 따라 정할 수 있다.

도 1의 타이밍 조정 장치는 FDD 등의 자기 디스크 장치나 광디스크 장치의 인덱스 신호나, 비디오 테이프 레코더(VTR)의 PG 신호 등의 타이밍 조정에 사용할 수 있다.

FDD에 적용하는 경우, 트리거 신호 TRG는 디스크 1 회전에 1 펄스의 입력 인덱스 신호이고, 출력 신호 Sout는 디스크의 특정한 회전 각도만큼만 시간 지연시킨 출력 인덱스 신호이다. 또, 입력 신호 Vina는 지연시키는 시간을 지시하는 지연량 설정치로 된다. 이로 인해, 디스크의 호환성을 취할 수 있도록 출력 인덱스 신호의 타이밍을 디스크의 특정한 회전 각도 위치에서 발생하도록 조정할 수 있다. FDD 이외의 다른 디스크 등에 있어서도 동일하게 적용할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 회전체의 회전 위치의 타이밍 조정에 폭넓게 이용할 수 있다.

도 3은 본 발명의 제1 실시형태에 관한 타이밍 조정 장치의 구성을 나타내는 도면으로서, 특히 AD 컨버터(10)의 구체적인 구성예를 나타내고 있다. 도 4는 도 3의 AD 컨버터(10)의 동작을 설명하는 타이밍 차트이다.

도 3에 있어서, AD 컨버터(10)의 구체적인 구성예를 나타내고 있는 점, 또 이와 관련하여 카운터 클록 신호 CLKc로서 AD 컨버터(10) 내부의 신호를 이용하는 점에서 도 1과 상이하며, 그 이외는 동일하다. 이하, 다른 점을 중심으로 설명한다.

먼저, AD 컨버터(10)의 구성에 대하여 설명한다. 2진화 N비트 출력 카운터(N-COUNT)(13)는 입력 클록 신호인 시스템 클록 신호 CLKs를 카운트하고, 초기치부터 종료치까지의 카운트 동작을 반복하여 행한다. 이 N비트 출력 카운터(13)는 2진화 2^N진 카운터로 구성된다. 이 예에서는 N=4로 설명하지만, N은 임의의 수라도 된다. 또한, 2진화 2^N진 카운터에 한하지 않고, 카운트 동작을 반복하여 행하는카운터라면 다른 형식의 카운터라도 된다.

DA 컨버터(15)는 N비트 출력 카운터(13)의 N비트 출력 신호 Q1∼Q4를 디지털 입력으로 하고 아날로그 신호로 변환하여 카운터 아날로그 신호 Vda로서 출력한다. 이 DA 컨버터(15)로는 IC화한 경우의 필요 면적을 작게 하기 위해, R-2R 타입의 사다리형 저항 회로에 의한 DA 컨버터를 사용하는 것이 좋다.

비교기(11)는 입력 신호 Vina와 카운터 아날로그 신호 Vda를 비교하고, 입력 신호 Vina가 카운터 아날로그 신호 Vda를 상회할 때에 H 레벨의 비교 출력 CP를 출력한다.

D형 플립플롭(12)은 클록 단자 C에 시스템 클록 신호 CLKs를 입력하고, 데이터 단자 D에 비교 출력 CP를 입력하여 플립플롭 출력 FF를 출력한다.

래치 회로(14)는 N비트 출력 신호 Q1∼Q4를 데이터 단자 D에 데이터로서 입력하고, 클록 단자 C에 입력되는 플립플롭 출력 FF(즉, 비교 출력 CP)의 변화에 따라 N비트 출력 신호 Q1∼Q4를 유지한다. 그리고, 유지된 N비트 출력 신호 Q1∼Q4를 디지털화 입력 신호 Vind로서 카운터 회로(20)를 향해 출력한다.

또한, 카운터 회로(20)의 카운터 클록 신호 CLKc로서, N비트 출력 신호 Q1∼Q4 중 어느 하나의 출력 신호, 예를 들면 Q4를 이용한다. 이는 예를 들면 30ORPM의 FDD에 본 발명을 적용하는 경우를 상정하면, 1회전(360°)은 200ms이기 때문에, 0.2°의 정밀도를 얻는 데는 약 100㎲의 분해 기능이 있으면 된다. 시스템 클록 신호 CLKs가 충분히 고주파수인 경우에는, 시스템 클록 신호 CLKs를 카운터 클록 신호 CLKc에 그대로 사용할 필요가 없고, 디지털화 입력 신호 Vind를 얻기 위해 형성되는 N비트 출력 신호 Q1∼Q4를 카운터 클록 신호 CLKc에 이용하면 된다. 이로 인해, 카운터 회로(20)에 의한 계수 카운트 수를 적게 할 수 있기 때문에, 카운터 회로(20)의 소형화에 효과가 있다.

도 3의 타이밍 조정 장치에 있어서의 AD 컨버터(10)의 동작에 대해 도 4의 타이밍 차트를 참조하여 설명한다.

우선, 설정된 입력 신호 Vina가 비교기(11)의 정(+) 입력단자에 입력되고, 부(-) 입력단자에 입력되는 카운터 아날로그 신호 Vda와 비교된다.

N비트 출력 카운터(13)는 시스템 클록 신호 CLKs를 연속적으로 카운트하고 있고, N비트 출력 신호 Q1∼Q4를 래치 회로(14)와 DA 컨버터(15)에 공급하고 있다.

DA 컨버터(15)는 입력된 N비트 출력 신호 Q1∼Q4를 항상 디지털 신호로 변환하여 카운터 아날로그 신호 Vda를 출력한다.

시점 t11에서 N비트 출력 카운터(13)의 카운트 주기 T11이 시작되면, 카운터 아날로그 신호 Vda가 상승한다. 입력 신호 Vina가 카운터 아날로그 신호 Vda를 넘었을 때에 비교 출력 CP가 H 레벨에서 L 레벨로 변화한다. 그 다음 시스템 클록 신호 CLKs의 하강에 동기한 시점 t12에서 플립플롭 출력 FF가 하강한다.

래치 회로(14)는 플립플롭 출력 FF의 하강에 의해, 이 시점 t12의 N비트 출력 신호 Q1∼Q4(도 4의 경우 1,1,0,1)를 데이터 신호로서 래치하고, 이를 디지털화 입력 신호 Vind(도 4의 경우 1,1,0,1)로서 카운터 회로(20)에 공급한다.

시점 t13에서 N비트 출력 카운터(13)의 카운트 주기 T11이 종료되면, 이상과 같은 동작이 반복하여 행해진다.

디지털화 입력 신호 Vind는 래치되면 이 값을 유지하고, 다음의 카운트 주기에서 새로운 N비트 출력 신호 Q1∼Q4로 갱신된다. 입력 신호 Vina가 변경되지 않는 동안은 동일한 디지털화 입력 신호 Vind가 연속하여 출력된다.

카운터 회로(20)의 동작은 카운터 클록 신호 CLKc가 N비트 출력 신호 Q1∼Q4 중 어느 하나로 되는 것 이외는 도 1과 동일하다.

본 발명의 타이밍 조정 장치는 충방전용 콘덴서를 사용하지 않고 IC화되어 있고, 또한 입력 신호 Vina, 카운터 아날로그 신호 Vda의 비교 부분 이외는 전부 디지털 회로로 구성되어 있으므로 소요 면적도 작게 되어 있다.

본 발명의 타이밍 조정 장치에 의하면, 디지털 부호화된 입력 신호에 의하여 계수 카운트를 세트하고, 카운터 클록 신호에 의하여 카운트를 행하기 때문에, 입력 신호에 정밀하게 대응한 조정 시간을 설정할 수 있다. 또한, 설정된 조정 시간의 정밀도는 카운터 클록 신호에 의하여 정해지기 때문에, 카운터 클록 신호가 안정되어 있으면 전원 전압이나 주위 온도의 변화에 의한 조정 시간의 드리프트는 종래보다 적게 할 수 있다.

또한, 본 발명의 타이밍 조정 장치에 의하면, 충방전용 콘덴서를 사용하지 않기 때문에 IC화가 용이하며, 또한 입력 신호의 비교 부분 이외는 전부 디지털 회로로 구성되기 때문에 IC화 했을 때의 소요 면적도 작게 할 수 있다.

또한, 카운터 클록 신호로서 AD 컨버터 내부의 N비트 출력 신호를 사용하기 때문에, 계수 카운트를 적게 할 수 있고, 카운터 회로를 소형화할 수 있다.

Claims

입력 신호가 입력되고, 상기 입력 신호 레벨을 디지털 신호로 변환하여 디지털화 입력 신호로서 출력하는 AD 컨버터와,

상기 디지털화 입력 신호와 카운터 클록 신호와 트리거 신호가 입력되고, 상기 디지털화 입력 신호에 따라 계수 카운트 수가 세트되는 동시에, 상기 트리거 신호에 의하여 상기 카운터 클록 신호의 카운트를 시작하고, 상기 계수 카운트 수에 상기 카운터 클록 신호의 카운트가 도달한 시점에서 출력 신호를 출력하는 카운터 회로를 구비하는 것을 특징으로 하는 타이밍 조정 장치.
제1항에 있어서,

상기 계수 카운트 수는 상기 트리거 신호가 입력된 시점에서 상기 디지털화 입력 신호가 세트되는 것을 특징으로 하는 타이밍 조정 장치.
제1항 또는 제2항에 있어서,

상기 AD 컨버터는 입력 클록 신호를 카운트하고, 카운트 동작을 반복하여 행하는 2진화 N비트 출력 카운터와,

상기 2진화 N비트 출력 카운터의 N비트 출력 신호를 카운터 아날로그 신호로 변환하여 상기 카운터 아날로그 신호를 출력하는 DA 컨버터와,

상기 입력 신호와 상기 카운터 아날로그 신호를 비교하고, 비교 출력을 출력하는 비교기와,

상기 N비트 출력 신호를 데이터로서 입력하고, 상기 비교 출력의 변화에 따라, 상기 N비트 출력 신호를 유지하고, 이 유지된 상기 N비트 출력 신호를 상기 디지털화 입력 신호로서 출력하는 래치 회로를 갖는 것을 특징으로 하는 타이밍 조정 장치.
제3항에 있어서,

상기 카운터 클록 신호는 상기 N비트 출력 신호 중 어느 하나의 출력 신호에서 선택되는 것을 특징으로 하는 타이밍 조정 장치.