KR20040074819A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 제1 절연층에 콘택 플러그를 형성하고 전체 상부에 제2 절연층을 형성한 후, 제2 절연층에 트렌치를 형성하기 위한 식각 공정을 과도하게 실시하여 트렌치를 형성하면서 콘택 플러그의 상부 측면을 노출시킨 다음, 트렌치에 전도성 물질을 매립하여 금속 배선을 형성함으로써, 금속 배선과 콘택 플러그에 식각 손상이 발생되는 것을 방지하면서 정렬 오차에 의해 금속 배선과 콘택 플러그 간에 접촉 저항이 증가하는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법이 개시된다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal wiring in a semiconductor device}

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 금속 배선을 형성하기 위한 식각 공정 시 하부에 식각 손상이 발생되는 것을 방지하면서 우수한 식각 프로파일(Profile)을 얻을 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.

일반적으로, 반도체 기판에 트랜지스터나 플래시 메모리 셀과 같은 반도체 소자를 형성한 후에는, 이들을 전기적으로 연결하기 위하여 금속 배선을 다층으로 형성한다. 금속 배선은 반도체 기판에 형성된 접합 영역이나 다른 층의 금속 배선과 콘택 플러그(또는 비아 플러그)를 통해 전기적으로 연결된다.

최근에는 금속 배선의 저항을 낮추기 위하여 알루미늄이나 구리를 사용하여 금속 배선을 형성하고 있다. 이중에서, 알루미늄을 사용하여 금속 배선을 형성할 경우, 금속 배선은 Ti/TiN/Al/Ti/TiN의 적층 구조로 형성한다. 좀 더 구체적으로 형성하면, 콘택 플러그(또는 비아 플러그)가 형성된 층간 절연막 상부에 Ti/TiN/Al/Ti/TiN의 적층 구조를 형성하고, 그 상부에는 노광 및 현상 공정으로 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 이용한 식각 공정으로 Ti/TiN/Al/Ti/TiN의 적층 구조를 패터닝하여 금속 배선을 형성한다.

상기의 적층 구조에서, Al층 하부의 Ti층은 접착층의 역할을 하며, TiN층은 확산 방지층의 역할을 한다. 한편, Al층은 저항이 낮기 때문에 전기 신호를 전달하는 역할을 한다. Al층 상부의 Ti층은 접착층의 역할을 하며, TiN층은 전체 상부에 포토레지스트를 도포한 후 금속 배선이 형성될 영역을 정의하기 위한 패터닝 공정 시 빛을 흡수하여 빛의 난반사를 줄여주고 패터닝 특성을 향상시키기 위한 반사 방지막을 역할을 한다.

포토레지스트 패턴을 형성한 후 금속 배선을 형성하기 위하여 실시하는 식각 공정은 건식 식각 공정으로 진행하며, Cl₂/BCL₃/N₂가스의 조합으로 이루어진 활성화 플라즈마로 적층 구조의 금속 배선층을 식각하여 패터닝한다. 이러한 식각 공정은 포토레지스트 패턴과 금속 배선층간의 식각 선택비 차이에 의해 진행된다.

도 1은 식각 공정 시 포토레지스트 패턴 하부의 금속 배선층에 식각 손상이 발생된 상태를 설명하기 위한 소자의 단면도이다.

도 1을 참조하면, 트랜지스터나 플래시 메모리 셀과 같은 반도체 소자가 형성된 반도체 기판(101) 상에 층간 절연막(102)을 형성하고 소정의 공정을 통해 콘택 플러그(도시되지 않음)를 형성한 후, Ti/TiN층(104), Al층(105) 및 Ti/TiN층(106)을 순차적으로 형성하고 Cl₂/BCL₃/N₂가스의 조합으로 이루어진 활성화 플라즈마로 식각하여 패터닝함으로써 금속 배선(107)이 형성된다.

상기에서, 식각 공정은 금속 배선이 형성될 영역이 정의된 포토레지스트 패턴(도시되지 않음)이 Ti/TiN층(106) 상부에 형성된 상태에서 진행된다. 이때, 포토레지스트 패턴은 하부 금속층의 식각 선택비 차이에 의해 식각되지 않고 하부의 금속층만이 포토레지스트 패턴의 형태로 식각되어 패터닝된다. 하지만, 포토레지스트 패턴과 금속층간의 식각 선택비에 대한 마진이 충분하지 못할 경우 포토레지스트 패턴에 식각 손실이 과도하게 발생되면서 하부의 금속층의 패터닝 특성에 영향을 준다. 구체적으로 설명하면, 식각 공정 시 포토레지스트 패턴이 손실(Loss)되면 손실된 부분의 금속층이 노출되면서 노출된 부분도 식각된다. 이때, 일반적으로 포토레지스트 패턴은 양 가장자리부터 손실되며, 이로 인해 금속 배선(107)의 폭이 좁아지거나 단면이 피라미드 형태로 패터닝되어 식각 프로파일 특성이 저하되고 배선의 저항이 증가하는 문제점이 발생될 수 있다.

도 2는 식각 공정 시 포토레지스트 패턴의 정렬 오차가 발생되어 하부의 콘택 플러그에 식각 손상이 발생된 상태를 설명하기 위한 소자의 단면도이다.

도 2를 참조하면, 반도체 기판(101) 상에 층간 절연막(102)을 형성하고 소정의 공정을 통해 콘택 플러그(103)를 형성한 후, Ti/TiN층(104), Al층(105) 및 Ti/TiN층(106)을 순차적으로 형성하고 포토레지스트 패턴(도시되지 않음)을 형성하는 과정에서 정렬 오차가 발생될 수 있다. 이렇게 정렬 오차가 발생된 상태에서 식각 공정을 실시하면 금속 배선(107)과 콘택 플러그(103)간에도 정렬 오차가 발생되어 콘택 플러그(103)의 상부가 노출된다. 이러한 상태에서 식각 공정이 계속 진행되면 콘택 플러그(103) 상부에 식각 손실이 발생되어 콘택홀에 빈 공간(102a)이 형성될 수 있다. 상기와 같이, 정렬 오차에 의해 식각 공정 시 콘택 플러그(103)의상부가 식각되면, 금속 배선(107)과의 접촉 저항이 증가하며, 심한 경우 전기적으로 연결되지 않아 불량이 발생될 수 있다.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 제1 절연층에 콘택 플러그를 형성하고 전체 상부에 제2 절연층을 형성한 후, 제2 절연층에 트렌치를 형성하기 위한 식각 공정을 과도하게 실시하여 트렌치를 형성하면서 콘택 플러그의 상부 측면을 노출시킨 다음, 트렌치에 전도성 물질을 매립하여 금속 배선을 형성함으로써, 금속 배선과 콘택 플러그에 식각 손상이 발생되는 것을 방지하면서 정렬 오차에 의해 금속 배선과 콘택 플러그 간에 접촉 저항이 증가하는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.

도 1은 식각 공정 시 포토레지스트 패턴 하부의 금속 배선층에 식각 손상이 발생된 상태를 설명하기 위한 소자의 단면도이다.

도 2는 식각 공정 시 포토레지스트 패턴의 정렬 오차가 발생되어 하부의 콘택 플러그에 식각 손상이 발생된 상태를 설명하기 위한 소자의 단면도이다.

도 3a 내지 도 3는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

101, 301 : 반도체 기판 102 : 층간 절연막

102a : 빈 공간 302 : 하부 구조

303 : 제1 절연층 103, 304 : 콘택 플러그

104 : Ti/TiN층 304a : 노출된 콘택 플러그 상부

105 : 알루미늄층 305 : 제2 절연층

106 : Ti/TiN층 306 ; 트렌치

107, 307 : 금속 배선

본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 제1 절연층이 형성된 반도체 기판이 제공되는 단계와, 제1 절연층의 소정 영역을 제거한 후 전도성 물질을 매립하여 콘택 플러그를 형성하는 단계와, 전체 상부에 제2 절연층을 형성하는 단계와, 트렌치 마스크를 사용한 과도 식각 공정으로 제2 절연층을 제거하고, 노출된 제1 절연층의 상부를 제거하여 콘택 플러그의 상부 측면이 노출되도록 트렌치를 형성하는 단계, 및 트렌치를 전도성 물질로 매립하여 금속 배선을 형성하는 단계를 포함한다.

상기에서, 과도 식각 공정은 제1 절연층이 100 내지 4000Å의 두께만큼 식각되도록 실시하는 것이 바람직하다. 한편, 제2 절연층은 금속 배선과 동일한 두께로 형성할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도들이다.

도 3a를 참조하면, 소정의 공정을 통해 트랜지스터나 플래시 메모리 셀과 같은 반도체 소자를 포함한 하부 구조(302)가 형성된 반도체 기판(301) 상에 제1 절연층(303)을 형성한다. 이어서, 하부 구조(302)의 접합부가 노출되도록 식각 공정으로 접합부 상부의 제1 절연층(303)을 식각 하여 콘택홀을 형성한다. 계속해서, 콘택홀을 전도성 물질로 매립하여 콘택 플러그(304)를 형성한다.

도 3b를 참조하면, 콘택 플러그(304)가 형성된 반도체 기판(301)의 전체 상부에 제2 절연층(305)을 형성한다. 이때, 제2 절연층(305)은 후속 공정에서 형성될 금속 배선의 두께와 동일한 두께로 형성할 수 있으며, 후속 공정에서 화학적 기계적 연마 공정을 진행할 때 연마되는 량을 감안하여 목표 두께보다 두껍게 형성한다. 또한, 제2 절연층(305)의 두께는 상황에 따라 결정될 수 있다. 구체적으로 예를 들면, 금속 배선간의 절연을 위해 형성하는 경우 3000 내지 10000Å의 두께로 형성하고, 금속 배선층간 절연막으로 형성하는 경우 1000 내지 10000Å의 두께로 형성하며, 인덕터를 형성하는 공정에서 형성하는 경우 5000 내지 30000Å의 두께로 형성하는 것이 바람직하다.

도 3c를 참조하면, 제2 절연층(305) 상부에 포토레지스트를 도포한 후, 노광 및 현상 공정을 실시하여 트렌치가 형성될 영역이 정의된 포토레지스트 패턴(도시되지 않음)을 형성한다. 이때, 포토레지스트 패턴은 네거티브 포토레지스트를 도포한 후 노광 에너지를 받지 않은 부분이 현상 공정 시 제거되도록 하는 방식으로 형성할 수 있으며, 포지티브 포토레지스트를 도포한 후 노광 에너지를 받은 부분이 현상 공정 시 제거되도록 하는 방식으로 형성할 수도 있다.

이어서, 포토레지스트 패턴을 식각마스크로 사용한 식각 공정으로 제2 절연층(305)을 식각하여 트렌치(306)를 형성한다. 트렌치(306)의 저면에는 콘택 플러그(304)의 상부 표면이 노출된다. 상기에서, 트렌치(306)를 형성하기 위한 식각 공정은 목표 식각 두께를 제2 절연층(305)의 두께보다 두껍게 설정하여 제1 절연층(303) 상부의 일부분이 식각되도록 한다. 이렇게, 제1 절연층(303) 상부의 일부분이 식각되면 콘택 플러그(304)의 상부 측벽(304a)이 노출된다. 이렇게, 콘택 플러그(304)의 상부 측벽(304a)이 노출되어 전체 노출 면적이 증가되면 정렬 오차가 발생되더라도 접촉 저항이 증가하는 것을 방지할 수 있다. 이때, 목표 식각 두께는 제2 절연층(305)과 함께 100 내지 4000Å의 제1 절연층(303)이 식각되도록 설정하는 것이 바람직하다.

한편, 상기와 같이, 제1 절연층(303)에 콘택 플러그(304)를 형성한 상태에서 제2 절연층(305)을 형성한 후 소정 깊이까지만 식각하여 트렌치(306)를 형성함으로써, 듀얼 다마신 공정에서 식각 방지막을 형성하지 않아도 된다는 장점이 있다.

이후, 제2 절연층(305)에 트렌치(306)가 형성되면 포토레지스트 패턴을 제거한다.

도 3d를 참조하면, 트렌치(도 3c의 306)를 전도성 물질로 매립하여 금속 배선(307)을 형성한다. 금속 배선(307)은 화학 기상 증착법이나 전기 분해 반응을 이용하여 트렌치를 전도성 물질로 매립한 후, 화학적 기계적 연마 공정으로 제2 절연층(305) 상부에 증착된 전도성 물질을 제거하는 방법으로 형성할 수 있다. 이렇게, 트렌치를 전도성 물질로 매립하여 금속 배선(307)을 형성함으로써, 종래에 금속층을 형성한 후 식각 공정으로 패터닝하여 금속 배선을 형성하는 과정에서 식각 손상이 발생되는 것을 방지할 수 있어, 금속 배선(307)의 식각 프로파일을 향상시키고 하부의 콘택 플러그에 식각 손상이 발생되는 것을 방지할 수 있다.

본 발명은 적합한 실시예를 참조하여 설명된 본원의 특정 분야에 대해 제한되지 않으며, 오히려 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

상술한 바와 같이, 본 발명은 제1 절연층에 콘택 플러그를 형성하고 전체 상부에 제2 절연층을 형성한 후, 제2 절연층에 트렌치를 형성하기 위한 식각 공정을 과도하게 실시하여 트렌치를 형성하면서 콘택 플러그의 상부 측면을 노출시킨 다음, 트렌치에 전도성 물질을 매립하여 금속 배선을 형성함으로써, 금속 배선과 콘택 플러그에 식각 손상이 발생되는 것을 방지하면서 정렬 오차에 의해 금속 배선과 콘택 플러그 간에 접촉 저항이 증가하는 것을 방지할 수 있다.

Claims (3)

1. 제1 절연층이 형성된 반도체 기판이 제공되는 단계;

   상기 제1 절연층의 소정 영역을 제거한 후 전도성 물질을 매립하여 콘택 플러그를 형성하는 단계;

   전체 상부에 제2 절연층을 형성하는 단계;

   트렌치 마스크를 사용한 과도 식각 공정으로 제2 절연층을 제거하고, 노출된 제1 절연층의 상부를 제거하여 상기 콘택 플러그의 상부 측면이 노출되도록 트렌치를 형성하는 단계; 및

   상기 트렌치를 전도성 물질로 매립하여 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
2. 제 1 항에 있어서,

   상기 과도 식각 공정은 상기 제1 절연층이 100 내지 4000Å의 두께만큼 식각되도록 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
3. 제 1 항에 있어서,

   상기 제2 절연층의 두께는 상기 금속 배선의 두께와 동일한 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.