KR20040070798A - 모스전계효과 트랜지스터의 제조 방법 - Google Patents
모스전계효과 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20040070798A KR20040070798A KR1020030006987A KR20030006987A KR20040070798A KR 20040070798 A KR20040070798 A KR 20040070798A KR 1020030006987 A KR1020030006987 A KR 1020030006987A KR 20030006987 A KR20030006987 A KR 20030006987A KR 20040070798 A KR20040070798 A KR 20040070798A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- field effect
- effect transistor
- drain
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스전계효과 트랜지스터의 제조 방법에 관한 것으로, 특히 본 발명의 제조 방법은 반도체 기판 상부에 모스전계효과 트랜지스터가 형성될 예정인 활성 영역이 오픈되는 소자 분리막을 형성하고, 소자 분리막 내측 양쪽에 스페이서 절연막을 형성하고, 스페이서 절연막 사이에 갭필막을 매립하여 돌출부를 형성한 후에 스페이서 절연막을 제거하고, 스페이서 절연막이 제거된 기판을 선택적 에피택셜 성장시켜 돌출부를 둘러싼 에피택셜막을 형성하고, 에피택셜막 상부에 게이트 전극을 형성한 후에, 게이트 전극과 소자 분리막 사이의 에피택셜막내에 소오스/드레인을 형성한다. 그러므로, 본 발명은 모스전계효과 트랜지스터의 활성 영역을 에피택셜막으로 형성하고 에피택셜막내의 소오스 영역과 드레인 영역 사이인 채널에 절연막으로 된 돌출부를 추가 형성함으로써 고집적 반도체 소자의 쇼트 채널 효과로 인한 공핍층 확대 및 펀치쓰루 현상을 차단하여 소자의 전기적 특성을 안정화시킨다.
Description
본 발명은 반도체 소자의 모스전계효과 트랜지스터(MOSFET: Metal Oxide Silicon Field Effect Transistor)의 제조 방법에 관한 것으로서, 특히 고집적 반도체 소자의 쇼트 채널 효과(short channel effect)를 방지하기 위한 모스전계효과 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 모스전계효과 트랜지스터는 게이트 전극(gate electrode), 소오스/드레인 전극(source/drain electrode)이 절연층(oxide layer)을 사이에 두고 실리콘 기판에 형성된 구조를 갖는다.
현재 반도체 소자의 소형화, 경량화, 박막화의 추세에 따라 모스전계효과 트랜지스터의 크기또한 축소(scale down)되고 있는데, 이러한 트랜지스터의 축소는 게이트전극의 유효 채널 길이(channel length)를 감소시켜 소오스와 드레인 사이의 펀치쓰루(punch-through) 특성을 열화시키는 쇼트 채널 효과(short channel effect)를 유발한다. 즉, 소자의 채널이 작아지면서 채널 전위에 따라 문턱 전압이 저하되는 쇼트 채널 효과에 의해 게이트 및 드레인 등에 의한 전계로 인해 가속된 캐리어들이 연쇄적 충돌로 보다 높은 에너지를 갖는 핫 캐리어 현상을 유발하고 드레인 전압의 상승과 더불어 드레인 부근의 공핍층이 소오스 영역까지 미친다. 그 결과 전압에 의해 제어되지 않는 전류인 공간전하 전류가 발생하여 전계효과 트랜지스터의 기능을 열화시키는 펀치쓰루 현상이 발생하게 된다.
이를 해결하기 위하여 소오스 및 드레인을 LDD(Lightly Doped Drain) 구조로 형성하여 쇼트 채널 효과를 억제하는 셀로우 접합(shallow junction)을 갖는 소오스/드레인이 등장하였다.
도 1은 종래 기술에 의한 모스전계효과 트랜지스터의 수직 단면 구조를 나타낸 도면으로서, 셀로우 LDD 구조를 갖는 트랜지스터를 나타낸 것이다. 도 1을 참조하면, 종래 모스전계효과 트랜지스터는 반도체 기판(10)으로서 실리콘 기판에 소자의 활성 영역과 비활성 영역을 분리하기 위한 소자 분리막(12)과, 상기 소자 분리막(12) 사이의 기판 활성 영역 상부에 게이트 절연막(14) 및 게이트 전극(16)이 형성되며, 게이트 전극(16) 측벽에 절연물질로 된 스페이서(20)를 포함한다. 그리고 스페이서(20)하부의 기판내에 n형 또는 p형 불순물이 저농도로 도핑된 LDD 영역(18)이 형성되며 스페이서(20)와 소자 분리막(12) 사이의 기판내에 n형 또는 p형 불순물이 고농도로 도핑된 소오스/드레인(22)이 형성된다.
이러한 LDD 구조의 모스 전계효과 트랜지스터는 채널에 저농도 도핑된 셀로우 접합인 LDD 영역이 형성되어 쇼트 채널 효과를 억제할 수 있지만, 일정 선폭이하의 채널에서는 쇼트 채널 효과를 억제하기 어렵다는 한계가 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 소오스 영역과 드레인 영역 사이인 채널에 절연막으로 된 돌출부를 추가 형성함으로써 고집적 반도체 소자의 쇼트 채널 효과를 방지하여 소자의 전기적 특성을 안정화시키는 모스전계효과 트랜지스터의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 게이트 전극, 소오스/드레인을 갖는 모스전계효과 트랜지스터의 제조 방법에 있어서, 반도체 기판 상부에 모스전계효과 트랜지스터가 형성될 예정인 활성 영역이 오픈되는 소자 분리막을 형성하는 단계와, 소자 분리막 내측 양쪽에 스페이서 절연막을 형성하는 단계와, 스페이서 절연막 사이에 갭필막을 매립하여 돌출부를 형성한 후에 스페이서 절연막을 제거하는 단계와, 스페이서 절연막이 제거된 기판을 선택적 에피택셜 성장시켜 돌출부를 둘러싼 에피택셜막을 형성하는 단계와, 에피택셜막 상부에 게이트 전극을 형성한 후에, 게이트 전극과 소자 분리막 사이의 에피택셜막내에 소오스/드레인을 형성하는 단계를 포함한다.
도 1은 종래 기술에 의한 모스전계효과 트랜지스터의 수직 단면 구조를 나타낸 도면,
도 2는 본 발명에 따라 제조된 모스전계효과 트랜지스터의 수직 단면 구조를 나타낸 도면,
도 3a 내지 도 3h는 본 발명에 따른 모스전계효과 트랜지스터의 제조 공정을 순차적으로 나타낸 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 반도체 기판 102a : 소자 분리막
104 : 활성 영역 106a : 스페이서 절연막
108a : 돌출부 110 : 에피택셜막
112 : 게이트 절연막 114 : 게이트 전극
116 : LDD 영역 118 : 스페이서
120 : 소오스/드레인
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 2는 본 발명에 따라 제조된 모스전계효과 트랜지스터의 수직 단면 구조를 나타낸 도면이다. 도 2를 참조하면, 본 발명에 따른 모스전계효과 트랜지스터는 반도체 기판(100)에 형성된 소자 분리막(102a)과, 소자 분리막(102a) 사이의 기판 상부에 활성 영역을 정의하는 에피택셜막(110)을 포함한다. 에피택셜막(110) 상부에는 게이트 절연막(112) 및 게이트 전극(114)이 형성되어 있으며 에피택셜막(110) 표면에는 LDD 영역(116) 및 소오스/드레인(120)이 형성된다. 또한 본 발명의 모스전계효과 트랜지스터는 에피택셜막(110) 내부, 즉 소오스/드레인(120) 사이의 채널 중앙에 절연 물질로 된 돌출부(108a)를 추가 형성하여 쇼트 채널 효과로 인한 공핍층 확대 및 펀치쓰루 현상을 차단하는 역할을 한다.
도 3a 내지 도 3h는 본 발명에 따른 모스전계효과 트랜지스터의 제조 공정을 순차적으로 나타낸 공정 순서도이다. 이들 도면을 참조하면, 본 발명에 따른 트랜지스터 제조 공정은 다음과 같다.
우선 도 3a에 도시된 바와 같이, 반도체 기판(100)으로서 실리콘 기판 상부에 절연막(102)으로서 TEOS(tetraetylorthosilicate)을 5000Å∼6000Å정도 증착한다. 도면에 도시하지는 않았지만, 절연막(102) 상부에 포토레지스트(photo-resist)를 도포하고 반도체 소자분리용 마스크를 이용하여 포토레지스트를 노광 및 현상하여 반도체 소자의 활성 영역(active region)과 비활성 영역(non active region)을 정의하는 모트 패턴(moat pattern)을 형성한다.
그리고 도 3b에 도시된 바와 같이, 모트 패턴을 사용한 건식 식각(dry etch) 공정으로 절연막(102)을 패터닝하여 모스전계효과 트랜지스터가 형성될 예정인 활성 영역(104)이 오픈되는 소자 분리막(102a)을 형성한 후에 모트 패턴을 제거한다.
그 다음 도 3c 및 도 3d에 도시된 바와 같이, 상기 소자 분리막(102a)이 형성된 구조물 전면에 절연막(106)으로서 실리콘 질화막(Si3N4) 또는 실리콘 산화막(SiO2)을 증착하고 이를 건식 식각하여 소자 분리막(102a) 내측 양쪽에 스페이서 절연막(106a)을 형성한다. 이때 스페이서 절연막(106a)의 측면 두께는 이후 트랜지스터의 채널 중앙에 형성되는 돌출부의 폭에 따라 조정된다.
이어서 도 3e에 도시된 바와 같이, 스페이서 절연막(106a) 사이의 공간에 갭필막(108)이 완전히 매립되도록 증착하고 전면 식각 또는 CMP(Chemical Mechanical Polishing)로 갭필 절연막(108)을 소자 분리막(102a) 표면이 노출될 때까지 평탄화한다. 이때 갭필막(108)은 스페이서 절연막(106a) 사이의 공간이 미세하기 때문에 유동성이 있는 절연물질, 예를 들어 SOG(Silicon On Glass)로 형성한다.
그리고 스페이서 절연막(106a)을 제거한다. 그러면 도 3f와 같이, 소자 분리막(102a) 사이의 기판 표면에 쇼트 채널 효과로 인한 공핍층 확대 및 펀치쓰루 현상을 막기 위한 돌출부(108a)가 형성된다. 이때, 돌출부(108a)는 모스전계효과 트랜지스터가 형성될 활성 영역의 채널 중앙에 배치되는 것이 바람직하다.
이어서 도 3g에 도시된 바와 같이, 스페이서 절연막이 제거된 실리콘 기판을 선택적 에피택셜 성장(selective epitaxial growth)시켜 돌출부(108a)를 둘러싼 에피택셜막(110)을 형성한다. 이때 에피택셜막(110)은 모스전계효과 트랜지스터의 활성 영역이 된다. 그리고 에피택셜막(110)의 성장 두께는 소자 분리막(102a) 상부 또는 그 표면까지로 성장하는 것이 바람직하다.
계속해서 도 3h에 도시된 바와 같이, 에피택셜막(110)에 모스전계효과 트랜지스터 제조 공정을 진행한다. 이에 에피택셜막(110) 상부에 게이트 절연막(112)을 형성하고 그 위에 게이트 전극(114)을 형성한다. 그리고 게이트 전극(114)과 소자 분리막(102a) 사이의 에피택셜막(110) 내에 n형 또는 p형 도펀트가 저농도로 도핑된 LDD 영역(116)을 형성한 후에, 게이트 전극(114) 측벽에 절연 물질로 된 스페이서(118)를 추가 형성한다. 그 다음 스페이서(118)와 소자 분리막(102a) 사이의 에피택셜막내에 n형 또는 p형 도펀트가 고농도로 도핑된 소오스/드레인(120)을 형성함으로써 본 발명에 따른 모스전계효과 트랜지스터 제조 공정을 완료한다.
이상 설명한 바와 같이, 본 발명은 모스전계효과 트랜지스터의 활성 영역을 에피택셜막으로 형성하고 에피택셜막내의 소오스 영역과 드레인 영역 사이인 채널에 절연막으로 된 돌출부를 추가 형성함으로써 고집적 반도체 소자의 쇼트 채널 효과로 인한 공핍층 확대 및 펀치쓰루 현상을 차단하여 소자의 전기적 특성을 안정화시키는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
Claims (7)
- 게이트 전극, 소오스/드레인을 갖는 모스전계효과 트랜지스터의 제조 방법에 있어서,반도체 기판 상부에 상기 모스전계효과 트랜지스터가 형성될 예정인 활성 영역이 오픈되는 소자 분리막을 형성하는 단계;상기 소자 분리막 내측 양쪽에 스페이서 절연막을 형성하는 단계;상기 스페이서 절연막 사이에 갭필막을 매립하여 돌출부를 형성한 후에 상기 스페이서 절연막을 제거하는 단계;상기 스페이서 절연막이 제거된 기판을 선택적 에피택셜 성장시켜 상기 돌출부를 둘러싼 에피택셜막을 형성하는 단계; 및상기 에피택셜막 상부에 게이트 전극을 형성한 후에, 상기 게이트 전극과 소자 분리막 사이의 에피택셜막내에 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 모스전계효과 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 스페이서 절연막은 실리콘 질화막 또는 실리콘 산화막으로 형성된 것을 특징으로 하는 모스전계효과 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 갭필막을 매립한 후에, 전면 식각 또는 CMP로 상기 소자 분리막 표면이 노출될 때까지 평탄화하는 단계를 더 포함하는 것을 특징으로하는 모스전계효과 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 갭필막은 유동성이 있는 절연물질로 형성하는 것을 특징으로 하는 모스전계효과 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 돌출부가 상기 모스전계효과 트랜지스터의 채널 중앙에 배치되도록 상기 스페이서 절연막의 측면 두께가 조정되는 것을 특징으로 하는 모스전계효과 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 에피택셜막은 상기 소자분리막 상부 또는 그 표면까지 성장되는 것을 특징으로 하는 모스전계효과 트랜지스터의 제조 방법.
- 제 1항에 있어서, 상기 소오스/드레인은 LDD 구조를 갖는 것을 특징으로 하는 모스전계효과 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006987A KR100486643B1 (ko) | 2003-02-04 | 2003-02-04 | 모스전계효과 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006987A KR100486643B1 (ko) | 2003-02-04 | 2003-02-04 | 모스전계효과 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040070798A true KR20040070798A (ko) | 2004-08-11 |
| KR100486643B1 KR100486643B1 (ko) | 2005-04-29 |
Family
ID=37359018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0006987A KR100486643B1 (ko) | 2003-02-04 | 2003-02-04 | 모스전계효과 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100486643B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555573B1 (ko) * | 2004-09-10 | 2006-03-03 | 삼성전자주식회사 | Ｓｅｇ막에 의해 확장된 접합영역을 갖는 반도체 소자 및그의 제조방법 |
| US7692225B2 (en) | 2005-12-28 | 2010-04-06 | Dongbu Electronics Co., Ltd. | CMOS image sensor |
| KR101035452B1 (ko) * | 2006-03-10 | 2011-05-18 | 텍사스 인스트루먼츠 인코포레이티드 | 드레인 확장 반도체 장치 및 대칭 드레인 확장 반도체 장치를 제조하는 방법 |
-
2003
- 2003-02-04 KR KR10-2003-0006987A patent/KR100486643B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555573B1 (ko) * | 2004-09-10 | 2006-03-03 | 삼성전자주식회사 | Ｓｅｇ막에 의해 확장된 접합영역을 갖는 반도체 소자 및그의 제조방법 |
| US7692225B2 (en) | 2005-12-28 | 2010-04-06 | Dongbu Electronics Co., Ltd. | CMOS image sensor |
| KR101035452B1 (ko) * | 2006-03-10 | 2011-05-18 | 텍사스 인스트루먼츠 인코포레이티드 | 드레인 확장 반도체 장치 및 대칭 드레인 확장 반도체 장치를 제조하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100486643B1 (ko) | 2005-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8502283B2 (en) | Strained fully depleted silicon on insulator semiconductor device | |
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| JP4110085B2 (ja) | 二重ゲート型電界効果トランジスタの製造方法 | |
| US7071515B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US20180108574A1 (en) | Finfet device and fabrication method thereof | |
| US5733709A (en) | Semiconductor processing method of forming a field effect transistor | |
| US6579750B1 (en) | Manufacturing method for fully depleted silicon on insulator semiconductor device | |
| US6518134B2 (en) | Method for fabricating a semiconductor device with an air tunnel formed in the lower part of a transistor channel | |
| US7442612B2 (en) | Nitride-encapsulated FET (NNCFET) | |
| US7394120B2 (en) | Semiconductor device having a shaped gate electrode and method of manufacturing the same | |
| US11764060B2 (en) | Field-effect transistors with a body pedestal | |
| US7135379B2 (en) | Isolation trench perimeter implant for threshold voltage control | |
| KR100486643B1 (ko) | 모스전계효과 트랜지스터의 제조 방법 | |
| JP4532857B2 (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| KR100234692B1 (ko) | 트랜지스터 및 그 제조방법 | |
| KR0175041B1 (ko) | 반도체 장치의 트렌치형 소자분리 방법 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 | |
| US6160277A (en) | Field effect transistor assemblies and transistor gate block stacks | |
| Lin et al. | Investigation of the novel attributes of a vertical MOSFET with internal block layer (bVMOS): 2-D simulation study | |
| KR940010568B1 (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| JPH09199716A (ja) | 半導体装置およびその製造方法 | |
| KR100523608B1 (ko) | 반도체 소자의 ｍｏｓｆｅｔ 제조 방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR20040046074A (ko) | 반도체 소자의 전계효과 트랜지스터 형성방법 | |
| KR19990038113A (ko) | 모스 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |